WO2010100674A1

WO2010100674A1 - イコライザ回路およびそれを用いた試験装置

Info

Publication number: WO2010100674A1
Application number: PCT/JP2009/000988
Authority: WO
Inventors: 小島昭二
Original assignee: 株式会社アドバンテスト
Priority date: 2009-03-04
Filing date: 2009-03-04
Publication date: 2010-09-10
Also published as: US8320440B2; JPWO2010100674A1; JP5274543B2; US20110051798A1

Abstract

　イコライザ回路１０は、伝送線路を介して伝送すべきＮ番目（Ｎは非負整数）の信号の振幅レベルを示すデジタルの振幅データＡ［Ｎ］と信号の周期を示すデジタルのタイミングデータＴ［Ｎ］を受け、波形整形する。イコライザ回路１０は、Ｍ個（Ｍは自然数）の計算ユニットＥＣＵ_１～ＥＣＵ_Ｍと、Ｍ個の計算ユニットＥＣＵ_１～ＥＣＵ_Ｍの出力データＤ_１［Ｎ］～Ｄ_Ｍ［Ｎ］と振幅データＡ［Ｎ］を加算し、イコライズされた振幅データＤ［Ｎ］を発生する加算器ＡＤＤ１と、を備える。　伝送線路のステップ応答波形Ｒ_ＳＴＥＰ（ｔ）を、時間ｔを引数とするＭ個（Ｍは２以上の整数）の関数ｆ_ｊ（ｔ）（１≦ｊ≦Ｍ）およびステップ波形Ｓ_ＳＴＥＰ（ｔ）を用いて、　Ｒ_ＳＴＥＰ（ｔ）＝Ｓ_ＳＴＥＰ（ｔ）・（１－Σ_{ｊ＝１：Ｍ}ｆ_ｊ（ｔ））で近似する。関数ｆ_ｊ（ｔ）の範囲ｔ＝Ｔ１～Ｔ２の間の代表値を関数ｇ_ｊ（Ｔ１，Ｔ２）と書く。計算ユニットＥＣＵ_ｊは、Ｎ番目の信号に対して、　Ｄ_ｊ［Ｎ］＝Σ_{ｎ＝０：Ｎ}［（Ａ［ｎ］－Ａ［ｎ－１］）・ｇ_ｊ（ｔ_Ｎ－ｔ_ｎ，ｔ_Ｎ＋１－ｔ_ｎ）］　で与えられる出力データＤ_ｊ［Ｎ］を計算する。

Description

イコライザ回路およびそれを用いた試験装置

　本発明は、イコライザ回路に関する。

　送信デバイス（トランスミッタ）から受信デバイス（レシーバ）に伝送線路を介してシングルエンドあるいは差動の電気信号を送信すると、伝送線路の損失（伝搬損失）に起因した波形歪みが発生する。伝搬損失は伝搬線路の長さ（伝搬長）が長くなるほど顕著となり、一般的には近似的にローパスフィルタとして信号に作用する。したがってたとえばトランスミッタから矩形波の信号を送信した場合、レシーバの受信端においては、なまった波形が観測される。

　そこで、トランスミッタには、伝搬損失による波形歪みをキャンセルするように、送信波形を修正（プリエンファシス、あるいはプリディストーションとも称される）するイコライザ回路が設けられる場合がある。プリエンファシスの一例としては、送信すべき元の信号の高周波数成分を抽出して強調成分を生成し、これを元の信号に重畳するなどの処理が行われる。

　送信信号の１周期（以下、ユニットインターバルＵＩとも称する）よりも、波形なまりによる時定数の方が長い場合、ＵＩごとに強調成分を加算する離散時間（Discrete Time）イコライザが有効である。バイナリの送信信号をイコライジングする場合、ビット列のＵＩが一定であれば、簡単な回路でイコライザをインプリメントできる。
国際公開第０５／１２１８２７号パンフレット

　半導体デバイスを試験する自動試験装置（Automatic Test Equipment）は、タイミングコントローラと称されるユニットを備えており、被試験デバイス（ＤＵＴ）に対して与える信号のエッジのタイミング、すなわちＵＩを、リアルタイムでビットごとに任意に変化させる機能が実現される。これをＲＴＴＣ（Real Time Timing Control）、あるいはオンザフライオペレーションと称する。ＲＴＴＣと類似する機能として、ＡＴＥは、たとえば特許文献１で開示されているような、ジッタインジェクション機能を備える場合もある。ジッタインジェクション機能は、ＤＵＴのジッタ耐性を評価するために、ＡＴＥから既知のジッタを含んだ信号をＤＵＴに与え、ＤＵＴがその信号を正しく受信可能かを判定するものである。ジッタインジェクションも、ＲＴＴＣと同様の考え方で、信号のエッジに与える遅延をダイナミックに変化させることで実現できる。

　ＲＴＴＣ機能を有するＡＴＥでは、ＵＩをリアルタイムにダイナミックに変化させることから、従来のＵＩが一定であることを前提とする離散時間イコライザを用いることができない。

　本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、リアルタイムに変化するＵＩに対応するイコライザの提供にある。

　本発明のある態様は、伝送線路を介して伝送すべきＮ番目（Ｎは非負整数）の信号の振幅レベルを示す振幅データＡ［Ｎ］と信号の周期を示すタイミングデータＴ［Ｎ］を受け、波形整形するイコライザ回路に関する。イコライザ回路は、Ｍ個（Ｍは自然数）の計算ユニットと、Ｍ個の計算ユニットの出力データＤ_１［Ｎ］～Ｄ_Ｍ［Ｎ］と振幅データＡ［Ｎ］を加算し、イコライズされた振幅データＤ［Ｎ］を発生する第１加算器と、を備える。
　伝送線路のステップ応答波形Ｒ_ＳＴＥＰ（ｔ）を、時間ｔを引数とするＭ個の関数ｆ_ｊ（ｔ）（１≦ｊ≦Ｍ）およびステップ波形Ｓ_ＳＴＥＰ（ｔ）を用いて、
　Ｒ_ＳＴＥＰ（ｔ）＝Ｓ_ＳＴＥＰ（ｔ）・（１－Σ_{ｊ＝１：Ｍ}ｆ_ｊ（ｔ））
で近似する。関数ｆ_ｊ（ｔ）の範囲ｔ＝Ｔ１～Ｔ２の間の代表値を関数ｇ_ｊ（Ｔ１，Ｔ２）と書く。
　ｊ番目（１≦ｊ≦Ｍ）の計算ユニットは、Ｎ番目の信号に対して、
　Ｄ_ｊ［Ｎ］＝Σ_{ｎ＝０：Ｎ}［（Ａ［ｎ］－Ａ［ｎ－１］）・ｇ_ｊ（ｔ_Ｎ－ｔ_ｎ，ｔ_Ｎ＋１－ｔ_ｎ）］
　で与えられる出力データＤ_ｊ［Ｎ］を計算する。

　この態様によれば、ユニットインターバルＴ［Ｎ］がサイクルごとに変動する場合であっても、その変動に追従して好ましいイコライジングが実現できる。

　本発明の別の態様は、トランスミッタに関する。
　トランスミッタは、振幅データＡ［Ｎ］とタイミングデータＴ［Ｎ］を発生するパターン発生器と、上述のイコライザ回路と、イコライザ回路によりイコライズされた振幅データＤ［Ｎ］を、タイミングデータＴ［Ｎ］でリタイミングする波形整形部と、波形整形部の出力データを多値信号に変換するドライバと、を備える。
　この態様によれば、送信データのＵＩよりも長い時定数の伝送線路の波形歪みに対しても好ましいイコライジングを行うことができるため、受信側においてデシジョンフィードバックイコライザなどの複雑な受信イコライザが不要になるという利点がある。

　本発明の別の態様は、被試験デバイスに試験データを供給する試験装置に関する。この試験装置は、振幅データＡ［Ｎ］とタイミングデータＴ［Ｎ］を発生するパターン発生器と、タイミングデータＴ［Ｎ］を受け、その値に応じたタイミングでエッジを発生させるタイミング発生器と、上述のイコライザ回路と、イコライザ回路によりイコライズされた振幅データＤ［Ｎ］を、タイミング発生器により生成されたエッジでリタイミングする波形整形部と、波形整形部の出力データを多値信号に変換するドライバと、を備える。
　この態様によれば、ＵＩが変化する信号に対しても好ましいイコライジングが行えるため，ＲＴＴＣ機能やジッタインジェクション機能とイコライジングを両立させることができ、あるいはイコライジング量を故意的に変化させてＤＵＴの性能を検査できる。

　なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

　本発明のある態様によれば、信号の周期変動に追従した波形整形が実現できる。

実施の形態に係るイコライザ回路の構成を示すブロック図である。図１のイコライザ回路の動作を示すタイムチャートの一例である。図３（ａ）、（ｂ）はそれぞれ、ある伝送線路に理想的なステップ波形の信号を伝搬させたときの出力波形、ならびにイコライザ回路から出力すべき波形を示すシミュレーション波形図である。連続するデータ列をステップ波形の和に分解する様子を示す図である。分解されたステップ波形のイコライジング波形を示す波形図である。図５の各波形を重ね合わせた波形を示す図である。連続時間系のイコライジング波形と、離散時間系のイコライジング波形を示す図である。計算ユニットの第１の構成例を示す回路図である。計算ユニットの第２の構成例を示す回路図である。第１の変形例に係る計算ユニットの構成を示す回路図である。第２の変形例に係る計算ユニットの構成を示す回路図である。第３の変形例に係る計算ユニットの構成を示す回路図である。第４の変形例に係る計算ユニットの構成を示す回路図である。図１４（ａ）、（ｂ）はそれぞれ、第６、第７の変形例に係るイコライザ回路の構成を示すブロック図である。

符号の説明

１００…インタフェース回路、１０２…伝送線路、１…パターン発生器、２…タイミング発生器、３…波形整形器、４…ドライバ、１０…イコライザ回路、ＥＣＵ…計算ユニット、Ｕ１…第１ユニット、Ｕ２…第２ユニット、Ｍ１…第１乗算器、Ｍ２…第２乗算器、Ｍ３…第３乗算器、Ｍ４…第４乗算器、Ｍ５…第５乗算器、Ｍ６…第６乗算器、Ｍ７…第７乗算器、Ｍ８…第８乗算器、ＡＤＤ１…第１加算器、ＡＤＤ２…第２加算器、ＡＤＤ３…第３加算器、ＡＤＤ４…第４加算器、ＡＤＤ５…第５加算器、ＡＤＤ６…第６加算器、ＤＬＹ１…第１遅延回路、ＤＬＹ２…第２遅延回路、ＦＵＮＣ１…第１関数ユニット、ＦＵＮＣ２…第２関数ユニット、ＦＵＮＣ３…第３関数ユニット、ＦＵＮＣ４…第４関数ユニット、ＦＵＮＣ５…第５関数ユニット、ＦＵＮＣ６…第６関数ユニット、ＩＮＶ１…逆数発生器。

　以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

　本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

　図１は、実施の形態に係るイコライザ回路１０の構成を示すブロック図である。図１は、イコライザ回路１０が、ＡＴＥもしくは一般的な半導体デバイスのインタフェース回路１００に組み込まれた状態を示している。

　まず、インタフェース回路１００全体の構成を説明する。インタフェース回路１００は図示しないレシーバ回路と接続され、伝送線路１０２を介してデータを送信する。送信されるデータはバイナリであってもよいし、４値、８値など任意の多値信号でもよい。

　パターン発生器（ＰＧ）１は、送信すべき信号の振幅を示す振幅データＡ［Ｎ］と、周期を示すタイミングデータＴ［Ｎ］を発生する。Ｎは、０から順にインクリメントされる。つまり、データの振幅は、データの先頭から順に、Ａ［０］、Ａ［１］、Ａ［２］、・・・と生成され、データの周期は先頭から順に、Ｔ［０］、Ｔ［１］、Ｔ［２］、・・・と生成されていく。

　イコライザ回路１０は、各サイクルＮごとの振幅データＡ［Ｎ］、タイミングデータＴ［Ｎ］を受け、伝送線路１０２の伝搬損失に起因する波形歪みが受信端においてキャンセルされるように波形整形、すなわち振幅データＡ［Ｎ］を補正し、イコライズされた振幅データＤ［Ｎ］を生成する。

　タイミング発生器２は、サイクルＮごとのタイミングデータＴ［Ｎ］を受け、その値に応じたタイミングでエッジを発生させる。波形整形器３は、イコライザ回路１０によりイコライズされた振幅データＤ［Ｎ］を、タイミング発生器２により生成されたエッジでリタイミングする。ドライバ４は、波形整形部の出力データをデジタル／アナログ変換し、多値信号を出力する。タイミング発生器２、波形整形器３、ドライバ４による信号処理にはさまざまな公知技術が存在するため、それらを利用すればよい。

　以下、イコライザ回路１０の構成について説明する。

　イコライザ回路１０は、Ｍ個（Ｍは自然数）の計算ユニットＥＣＵ_１～ＥＣＵ_Ｍ（Equalizing Calculation Unit）と、第１加算器ＡＤＤ１を備える。
　伝送線路１０２の電気的特性（電気長、伝搬損失やインピーダンス）は予め測定あるいはシミュレーションによって取得されており、そのステップ応答波形Ｒ_ＳＴＥＰ（ｔ）が既知であることを前提とする。
　そして、そのステップ応答波形Ｒ_ＳＴＥＰ（ｔ）を、時間ｔを引数とするＭ個の関数ｆ_ｊ（ｔ）（１≦ｊ≦Ｍ）およびステップ波形Ｓ_ＳＴＥＰ（ｔ）を用いて、
　Ｒ_ＳＴＥＰ（ｔ）＝Ｓ_ＳＴＥＰ（ｔ）・（１－Σ_{ｊ＝１：Ｍ}ｆ_ｊ（ｔ））
で近似する。

　ｊ番目（１≦ｊ≦Ｍ）の計算ユニットＥＣＵ_ｊは、Ｎ番目の信号に対して、
　Ｄ_ｊ［Ｎ］＝Σ_{ｎ＝０：Ｎ}［（Ａ［ｎ］－Ａ［ｎ－１］）・ｇ_ｊ（ｔ_Ｎ－ｔ_ｎ，ｔ_Ｎ＋１－ｔ_ｎ）］
で与えられる出力データＤ_ｊ［Ｎ］を計算する。ここで、関数ｇ_ｊ（Ｔ１，Ｔ２）は、関数ｆ_ｊ（ｔ）の範囲Ｔ１からＴ２の間の代表値（Representative value）を示すものとする。

　第１加算器ＡＤＤ１は、Ｍ個の計算ユニットＥＣＵ_１～ＥＣＵ_Ｍの出力データＤ_１［Ｎ］～Ｄ_Ｍ［Ｎ］と、元の振幅データＡ［ｎ］を加算し、イコライズされた振幅データＤ［Ｎ］を発生する。
　Ｄ［Ｎ］＝Ａ［Ｎ］＋Σ_{ｊ＝１：Ｍ}（Ｄ_ｊ［Ｎ］）

　以上がイコライザ回路１０の構成である。図２は、図１のイコライザ回路１０の動作を示すタイムチャートの一例である。上段がＡ［Ｎ］、Ｔ［Ｎ］に対応する原波形を、下段がイコライズされたＤ［Ｎ］とＴ［Ｎ］に対応する信号波形を示す。イコライズされた信号を伝送線路１０２を介して伝搬させると、受信端において、上段に示される原波形に近い波形が観測される。

この実施の形態によれば、サイクルＮごとに周期Ｔ［Ｎ］が変化した場合であっても、波形歪みを好適にキャンセルすることができる。

　このイコライザ回路１０をＡＴＥに用いた場合、ＲＴＴＣ機能やジッタインジェクション機能と、イコライジング機能を共存させることができる。

　また、イコライザ回路１０を半導体デバイスのトランスミッタ回路に用いた場合、データレートがダイナミックに変化する通信方式において、あるいは振幅方向と時間方向の両方に変調をかける（データを載せる）通信方式において、イコライジング機能を実現できる。

　以下、その原理、イコライザ回路１０の具体的なインプリメンテーションを順に説明する。

（原理）
　まず、連続時間系のイコライザ（Countinuous Time Equalizer）を出発点とする。ステップ波形Ｓ_ＳＴＥＰ（ｔ）は、振幅Ａの波形であり、式（１）で表される。

　ここで、関数Ｕ（ｔ）は単位ステップ関数であり、ｔ＜０においてＵ（ｔ）＝０、０≦ｔにおいてＵ（ｔ）＝１である。

　図３（ａ）、（ｂ）はそれぞれ、ある伝送線路に理想的なステップ波形Ｓ_ＳＴＥＰ（ｔ）の信号を伝搬させたときの出力波形Ｒ_ＳＴＥＰ（ｔ）、ならびにイコライザ回路から出力すべき波形Ｄ_ＥＱ（ｔ）を示すシミュレーション波形図である。伝搬線路の電気的特性は、現実のプリント基板上に形成された長さ１ｍの差動線路にフィッティングされている。波形Ｒ_ＳＴＥＰ（ｔ）は、ステップ応答に他ならない。

　第１ステップとして、波形Ｒ_ＳＴＥＰ（ｔ）を、Ｍ個の関数ｆ_１（ｔ）、ｆ_２（ｔ）、…ｆ_Ｍ（ｔ）を利用して近似展開する。Ｍは自然数である。
　Ｒ_ＳＴＥＰ（ｔ）＝Ｓ_ＳＴＥＰ（ｔ）・（１－Σ_{ｊ＝１：Ｍ}ｆ_ｊ（ｔ））　　…（Ａ）
　Σ_{ｊ＝１：Ｍ}（）は、（）内の要素を変数ｊを１からＭまで加算することを示す。

　関数ｆ_１（ｔ）、ｆ_２（ｔ）、…ｆ_Ｍ（ｔ）は、全く異なる形式であってもよいが、好ましくは互いに同じ形式で定義される。これはハードウェアによるインプリメンテーションを簡素化するためである。

　そして波形Ｄ_ＥＱ（ｔ）は、もとの波形Ｓ_ＳＴＥＰ（ｔ）に波形Ｒ_ＳＴＥＰ（ｔ）を反転したものを加算すればよいため、
　Ｄ_ＥＱ（ｔ）＝Ｓ_ＳＴＥＰ（ｔ）・［１＋Σ_{ｊ＝１：Ｍ}ｆ_ｊ（ｔ）］　　…（Ｂ）
で表される。

　一般的な伝送線路の場合、たとえば波形Ｒ_ＳＴＥＰ（ｔ）は、式（２）で近似することができる。

　すなわち、ｊ番目の関数ｆ_ｊ（ｔ）は、パラメータα_ｊ、τ_ｊを用いて、
　ｆ_ｊ（ｔ）＝α_ｊ・ｅｘｐ（－ｔ／τ_ｊ）　　…（Ｃ）
で定義される。

　たとえば、図３（ａ）のステップ応答を有する伝送線路に対しては、Ｍ＝４程度で十分な近似が可能である。このときのフィッティングパラメータは、
　α_１＝０．９０　　τ_１＝６５ｐｓ
　α_２＝０．２６　　τ_２＝４００ｐｓ
　α_３＝０．１０　　τ_３＝２０００ｐｓ
　α_４＝０．１４　　τ_４＝１０００００ｐｓ
が例示される。自然数Ｍは、回路面積とフィッティングの精度（イコライジングの精度）の間のトレードオフを考慮して決めればよいが、現実的なインプリメンテーションを考慮すると、Ｍ＝１～５の範囲が好ましい。

　この場合、図３（ｂ）の波形Ｄ_ＥＱ（ｔ）は、

で近似される。

　第２ステップとして、第１ステップのステップ波形に対するイコライジング処理を、連続したデータ列に拡張する。一般に、伝送線路はパッシブデバイスであり、非線形な振る舞いをしないため、線形回路網における「重ねの理」が成り立つと考えてよい。

　そこで、原波形Ｓ（ｔ）を、式（４）を用いてステップ波形の和に分解する。

　ただし、
　ＳＡ_ｎ（ｔ）＝（Ａ［ｎ］－Ａ［ｎ－１］）・Ｕ（ｔ－ｔ_ｎ）　　…（４ａ）

　図４は、連続するデータ列Ｓ（ｔ）をステップ波形の和に分解する様子を示す図である。図４では、２値のデータを例示するが、３値以上であっても成立する。

　ステップ１で説明したイコライジング処理を、式（４）の右辺の各項に対して施せば、連続データ列に対するイコライジング波形ＤＡ_ｎ（ｔ）が得られる。ＤＡ_ｎ（ｔ）は式（Ｂ）のＳ_ＳＴＥＰ（ｔ）をＳＡ_ｎ（ｔ）に置き換え、ｔを（ｔ－ｔ_ｎ）に置き換える時間シフトを行うことで式（Ｄ）のように求められる。
　ＤＡ_ｎ（ｔ）＝ＳＡ_ｎ（ｔ）・［１＋Σ_{ｊ＝１：Ｍ}ｆ_ｊ（ｔ－ｔ_ｎ）］　　…（Ｄ）

　関数ｆ_ｊを式（Ｃ）で近似する場合、式（Ｄ）に式（４ａ）と式（Ｃ）を適用すれば、式（５）を得る。

　図５は、分解されたステップ波形のイコライジング波形を示す波形図である。

　分解されたイコライジング波形ＤＡ_ｎ（ｔ）を足し合わせることで、ｔ_Ｎ＜ｔ＜ｔ_Ｎ＋１の範囲における原波形Ｓ（ｔ）に対するイコライジング波形Ｄ_ＣＴ（ｔ）を得ることができる。

　ただし、ｔ_Ｎ＜ｔ＜ｔ_Ｎ＋１

　図６は、図５の各波形を重ね合わせた波形を示す図である。

　式（６）に式（５）を代入し、式（４）を適用すると、式（７）を得る。

　式（７）において、ｔ_Ｎ＜ｔ＜ｔ_Ｎ＋１であるから、Ｓ（ｔ）＝Ａ［Ｎ］、Ｕ（ｔ－ｔ_Ｎ）＝１としてよいから、式（８）を得る。

　式（８）を関数ｆ_ｊ（ｔ）を用いて表せば、式（Ｅ）を得る。
　Ｄ_ＣＴ（ｔ）＝Ａ［Ｎ］＋Σ_{ｎ＝０：Ｎ}［（Ａ［ｎ］－Ａ［ｎ－１］）・Σ_{ｊ＝１：Ｍ}ｆ_ｊ（ｔ）］
　　　　　　　　…（Ｅ）

　なお、時間ｔ_ｎとタイミングデータＴ［Ｎ］には以下の関係式（９）、（１０）が成り立つ。

　第２ステップは、連続時間系での議論であった。続く第３ステップでは、離散時間（Discrete Time）イコライザ回路について考察する。図６に示す連続時間系のイコライジング波形Ｄ_ＣＴ（ｔ）は、各周期内においてそのレベルが変化する。これに対して、離散時間イコライザでは、各周期においてイコライジング波形は一定の値をとる。図７は、連続時間系のイコライジング波形Ｄ_ＣＴ（ｔ）と、離散時間系のイコライジング波形Ｄ_ＤＴ（ｔ_ｎ）を示す図である。

　つまり離散時間イコライザでは、波形Ｄ_ＣＴ（ｔ）が、サイクルごとに量子化される。言い換えれば、波形Ｄ_ＣＴ（ｔ_ｎ）の値は、波形Ｄ_ＣＴ（ｔ）の期間ｔ_ｎ～ｔ_ｎ＋１の代表値である。

　式（Ｅ）において、関数ｆ_ｊ（ｔ）の範囲ｔ＝Ｔ１～Ｔ２の間の代表値が、関数ｇ_ｊ（Ｔ１，Ｔ２）で与えられるとする。そうすると、離散時間系では、式（Ｅ）は、式（Ｆ）に書き換えることができる。
　Ｄ_ＤＴ［Ｎ］＝Ａ［Ｎ］＋Σ_{ｎ＝０：Ｎ}［（Ａ［ｎ］－Ａ［ｎ－１］）・Σ_{ｊ＝１：Ｍ}ｇ_ｊ（ｔ_Ｎ－ｔ_ｎ，ｔ_Ｎ＋１－ｔ_ｎ）］　　…（Ｆ）

　式（Ｆ）が離散時間系のイコライザ回路が生成すべきイコライジング波形である。

　代表値としては、期間Ｔ１～Ｔ２の積分平均（面積平均）を用いてもよい。関数ｆ_ｊ（ｔ）が式（Ｃ）で定義される場合、関数ｇ_ｊ（Ｔ１，Ｔ２）は、式（１１）で与えられる。

　式（１１）を離散時間イコライザの式（Ｆ）に代入すると、式（１２）を得る。

　式（１２）に式（９）、（１０）を代入すると、式（１３）を得る。

　以上がイコライザ回路の原理である。すなわち、イコライザ回路１０は、式（Ｆ）で表現される信号処理を行うことにより、受信端で歪みの少ない波形を観測することが可能となる。図１において、イコライザ回路１０の出力データＤ［Ｎ］の値は、式（Ｆ）のＤ_ＤＴ［Ｎ］と一致しているため、波形歪みがキャンセルできることが裏付けられる。

　ある具体的な実施例では、式（１３）で表される信号処理を実行すれば、波形歪みをキャンセルすることができる。

（インプリメンテーション）
　続いて、式（１３）で与えられる信号処理を実現するための具体的な回路の構成を説明する。

　式（１３）は式（１４）に変形できる。

　ここで、式（１５）、式（１６）の置き換えを行うと、式（１４）は式（１７）の形式で表現できる。

　図１を参照すると、各計算ユニットＥＣＵ_ｊはそれぞれ、式（１７）の
　［Ｆ_Ｔ（α_ｊ，τ_ｊ，Ｔ［Ｎ］）・Ｆ_Ａ（τ_ｊ，Ａ［Ｎ］，Ｔ［ｎ］）］
の項を計算すればよい。

　図８は、計算ユニットＥＣＵ_ｊの第１の構成例を示す回路図である。計算ユニットＥＣＵ_ｊは、第１ユニットＵ１、第２ユニットＵ２、第１乗算器Ｍ１を備える。
　第１ユニットＵ１、第２ユニットＵ２はそれぞれ、式（１６）のＦ_Ａ［Ｎ］、式（１５）のＦ_Ｔ［Ｎ］の演算を行う。第１乗算器Ｍ１は、第１ユニットＵ１の出力データＦ_Ａ［Ｎ］と、第２ユニットＵ２の出力データＦ_Ｔ［Ｎ］を乗算し、Ｄ_ｊ［Ｎ］として出力する。

　第１ユニットＵ１について考察する。Ａ［ｎ］－Ａ［ｎ－１］＝Ａ’［ｎ］とおいて、式（１６）を展開し、ホーナー法と呼ばれる演算手法を利用すると式（１８）を得る。

　式（１８）を演算する第１ユニットＵ１は、図８に示すように循環形式フィルタでインプリメントしてもよい。この正当性は、以下の式（１９）により裏付けられる。

　具体的には、第１ユニットＵ１は、第２乗算器Ｍ２、第３乗算器Ｍ３、第１関数ユニットＦＵＮＣ１、第２加算器ＡＤＤ２、第３加算器ＡＤＤ３、第１遅延回路ＤＬＹ１、第２遅延回路ＤＬＹ２を含む。

　第２乗算器Ｍ２は、Ｔ［Ｎ］に定数（－１／τ_ｊ）を乗算する。第１関数ユニットＦＵＮＣ１は、第２乗算器Ｍ２の出力データ（－Ｔ［Ｎ］／τ_ｊ）を受け、ｅｘｐ（－Ｔ［Ｎ］／τ_ｊ）なるデータを出力する。

　第１遅延回路ＤＬＹ１は、データＡ［Ｎ］を時系列Ｎに応じた１周期遅延させ、Ａ［Ｎ－１］を生成する。第２加算器ＡＤＤ２は、Ａ［Ｎ］からＡ［Ｎ－１］を減算する。

　第３乗算器Ｍ３は、第１データＦ_Ａ［Ｎ］に、第１関数ユニットＦＵＮＣ１の出力データｅｘｐ（－Ｔ［Ｎ］／τ_ｊ）を乗算する。

　第２遅延回路ＤＬＹ２は、第３乗算器Ｍ３の出力データを、時系列Ｎに応じた１周期遅延させる。第３加算器ＡＤＤ３は、第２遅延回路ＤＬＹ２の出力データと第２加算器ＡＤＤ２の出力データを加算し、第１データＦ_Ａ［Ｎ］を生成する。

　第２ユニットＵ２は、逆数発生器ＩＮＶ１、第４乗算器Ｍ４～第６乗算器Ｍ６、第２関数ユニットＦＵＮＣ２、第４加算器ＡＤＤ４を含む。
　逆数発生器ＩＮＶ１は、データＴ［Ｎ］の逆数（１／Ｔ［Ｎ］）を発生する。第４乗算器Ｍ４は、逆数発生器ＩＮＶ１の出力データ（１／Ｔ［Ｎ］）に定数（α_ｊ・τ_ｊ）を乗算する。

　第５乗算器Ｍ５は、Ｔ［Ｎ］に定数（－１／τ_ｊ）を乗算する。第２関数ユニットＦＵＮＣ２は、第５乗算器Ｍ５の出力データ（－Ｔ［Ｎ］／τ_ｊ）を受け、ｅｘｐ（－Ｔ［Ｎ］／τ_ｊ）なるデータを出力する。

　第４加算器ＡＤＤ４は、定数１から第２関数ユニットＦＵＮＣ２の出力データを減算する。第６乗算器Ｍ６は、第４乗算器Ｍ４の出力データと第４加算器ＡＤＤ４の出力データを乗算し、第２データＦ_Ｔ［Ｎ］を生成する。

　乗算器のいくつかは、ビットシフトで実現してもよい。逆数発生器ＩＮＶ１や、第１関数ユニットＦＵＮＣ１、第２関数ユニットＦＵＮＣ２は演算ユニットでもよいし、ルックアップテーブルであってもよい。

　なお、第１ユニットＵ１の第２乗算器Ｍ２と第１関数ユニットＦＵＮＣ１と、第２ユニットＵ２の第５乗算器Ｍ５と第２関数ユニットＦＵＮＣ２は、共通の項を演算するため、図８に示すように共用することが望ましい。これにより回路面積や演算コストを削減できる。

　図９は、計算ユニットＥＣＵ_ｊの第２の構成例を示す回路図である。式（１６）を展開すると、
　Ｆ_Ａ［Ｎ］＝Ａ’[Ｎ］
　　　＋Ａ’[Ｎ－１]・ｅｘｐ（－１／τ_ｊ・Ｔ［Ｎ－１］）
　　　＋Ａ’[Ｎ－２]・ｅｘｐ（－１／τ_ｊ・（Ｔ［Ｎ－１］＋Ｔ［Ｎ－２］））
　　　＋Ａ’[Ｎ－３]・ｅｘｐ（－１／τ_ｊ・（Ｔ［Ｎ－１］＋Ｔ［Ｎ－２］＋Ｔ［Ｎ－３］））＋・・・・　　　…（１６ａ）
　となる。図９の第１ユニットＵ１ａは、式（１６ａ）を第Ｌ項（Ｌは自然数）まで加算するＬ次のＦＩＲフィルタ形式で構成される。

　以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
　上述の実施例では、関数ｆ_ｊ（ｔ）の代表値ｇ_ｊとして、積分平均を利用する場合を説明したが、積分平均に代えて、時刻Ｔ１と時刻Ｔ２の中央のタイミングにおける値を用いてもよい。つまり、
　ｇ_ｊ（Ｔ１，Ｔ２）＝ｆ_ｊ（（Ｔ１＋Ｔ２）／２）
であってもよい。

　この場合、式（２０）が成立する。

　式（Ｆ）に式（２０）を適用すると、式（２１ａ）～（２１ｃ）を得る。

　図１０は、第１の変形例に係る計算ユニットＥＣＵ_ｊの構成を示す回路図である。第２ユニットＵ２ｂは、式（２１ｃ）の
　Ｆ_Ｔ’［Ｎ］＝α_ｊ・ｅｘｐ（－Ｔ［Ｎ]／（２・τ_ｊ））｝
なる第３データＦ_Ｔ’［Ｎ］を演算する。具体的には第２ユニットＵ２ｂは、シリーズに接続された、第５乗算器Ｍ５、第７乗算器Ｍ７、第３関数ユニットＦＵＮＣ３、第８乗算器Ｍ８を含む。第５乗算器Ｍ５は、Ｔ［Ｎ］に定数（－１／τ_ｊ）を乗算する。第７乗算器Ｍ７は、第５乗算器Ｍ５の出力データに定数（１／２）を乗算する。第３関数ユニットＦＵＮＣ３は、第７乗算器Ｍ７の出力データｘを受け、ｅｘｐ（ｘ）を出力する。第８乗算器Ｍ８は、第３関数ユニットＦＵＮＣ３の出力データに定数α_ｊを乗算する。

　第１ユニットＵ１は、図８のそれと同様である。第１乗算器Ｍ１は、第１データＦ_Ａ［Ｎ］と第３データＦ_Ｔ’［Ｎ］を乗算する。

　この変形例によれば、図８や図９の計算ユニットＥＣＵ_ｊに比べて、逆数発生器が不要となり、回路規模を抑制できる。

（第２の変形例）
　図１１は、第２の変形例に係る計算ユニットＥＣＵ_ｊの構成を示す回路図である。図１１の回路は、図９の第１ユニットＵ１aと図１０の第２ユニットＵ２ｂの組合せである。かかる変形例も本発明として有効である。

（第３の変形例）
　図１２は、第３の変形例に係る計算ユニットＥＣＵ’_ｊの構成を示す回路図である。図１２においては、図８の計算ユニットＥＣＵの第１遅延回路ＤＬＹ１および第２加算器ＡＤＤ２が、複数の計算ユニットＥＣＵ_１～ＥＣＵ_Ｍで共有される。この変形例では、インタフェース回路１００ｄ全体の面積を、図８に比べて削減できる。

（第４の変形例）
　図１３は、第４の変形例に係る計算ユニットＥＣＵ_ｊの構成を示す回路図である。図１３は、図１０の回路の一部をＬＯＧ変換回路を用いて構成したものである。すなわち、
　Ａ×Ｂ＝ｅｘｐ（ｌｏｇ_ｅＡ＋ｌｏｇ_ｅＢ）
なる関係式を、式（２１ｃ）の
　Ｆ_Ｔ’［Ｎ］＝α_ｊ・ｅｘｐ（－Ｔ［Ｎ]／（２・τ_ｊ））｝
に適用すると、式（２２）を得る。

　図１３の計算ユニットＥＣＵ_ｊは、式（２２）に従った演算を行う。具体的には、計算ユニットＥＣＵ_ｊは、加算器ＡＤＤ２、ＡＤＤ３、ＡＤＤ５、ＡＤＤ６、遅延回路ＤＬＹ１、ＤＬＹ２、関数ユニットＦＵＮＣ４～ＦＵＮＣ６、乗算器Ｍ５、Ｍ７を含む。

　第５乗算器Ｍ５は、Ｔ［Ｎ］に係数（－１／τ_ｊ）を掛ける。第７乗算器Ｍ７は、第５乗算器Ｍ５の出力データに（１／２）を掛ける。第４関数ユニットＦＵＮＣ４は、入力されたデータｘの対数ｌｏｇ_ｅ（ｘ）を発生する。第６加算器ＡＤＤ６は、第７乗算器Ｍ７の出力データと第４関数ユニットＦＵＮＣ４と定数（ｌｏｇ_ｅ（α_ｊ））を加算する。第６関数ユニットＦＵＮＣ６は、第６加算器ＡＤＤ６の出力データｘを受け、ｅｘｐ（ｘ）を出力する。

　第５加算器ＡＤＤ５は、第５乗算器Ｍ５の出力データと、第４関数ユニットＦＵＮＣ４の出力データを加算する。第５関数ユニットＦＵＮＣ５は、第５加算器ＡＤＤ５の出力データｘを受け、ｅｘｐ（ｘ）を出力する。第２遅延回路ＤＬＹ２は、第５関数ユニットＦＵＮＣ５の出力データを時系列Ｎに応じた１周期遅延させる。第３加算器ＡＤＤ３は、第２遅延回路ＤＬＹ２の出力データと第２加算器ＡＤＤ２の出力データを加算し、第４関数ユニットＦＵＮＣ４に出力する。

　図１３の変形例によれば、図１０の構成に比べて必要な乗算器の個数を減らすことができる。

（第５の変形例）
　関数ｆ_ｊ（ｔ）の代表値ｇ_ｊとして、時刻Ｔ１と時刻Ｔ２の値の加算平均値を用いてもよい。
　ｇ_ｊ（Ｔ１，Ｔ２）＝｛ｆ_ｊ（Ｔ１）＋ｆ_ｊ（Ｔ２）｝／２
　当業者であれば、この式にもとづいても、具体的な回路が構成できよう。

（第６、第７の変形例）
　図１４（ａ）、（ｂ）はそれぞれ、第６、第７の変形例に係るイコライザ回路１０ｅ、１０ｆの構成を示すブロック図である。

（第８の変形例）
　上述の実施の形態では、デジタル信号処理を例に説明したが、その一部あるいは全部をアナログ演算で実現してもよい。

　第６の変形例において、イコライザ回路１０ｅは、複数の計算ユニットＥＣＵに代えて、メモリ１１を備える。この変形例では、図１の計算ユニットＥＣＵ_１～ＥＣＵ_Ｍと等価な手法により、各データＡ［Ｎ］、Ｔ［Ｎ］に対応するイコライジング量Σ_{ｊ＝１：Ｍ}Ｄ_ｊ［Ｎ］が予め計算され、メモリ１１に格納されている。第１加算器ＡＤＤ１は、Ａ［Ｎ］と、メモリ１１に格納されたイコライジング量を加算する。

　第７の変形例において、イコライザ回路１０ｆはメモリである。すなわち、式（Ｆ）で与えられるイコライジング波形そのものが予め計算されており、メモリに格納されている。

　第６、第７の変形例は、送信すべきデータが予測できないデータ通信に適用することは難しいが、半導体試験装置のように、予め定められたパターンデータをＤＵＴに供給するようなアプリケーションに好適に利用できる。

　実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。

　本発明は、通信技術に利用できる。

Claims

　伝送線路を介して伝送すべきＮ番目（Ｎは非負整数）の信号の振幅レベルを示す振幅データＡ［Ｎ］と前記信号の周期を示すタイミングデータＴ［Ｎ］を受け、波形整形するイコライザ回路であって、
　Ｍ個（Ｍは自然数）の計算ユニットと、
　前記Ｍ個の計算ユニットの出力データと前記振幅データＡ［Ｎ］を加算し、イコライズされた振幅データを発生する第１加算器と、
　を備え、
　前記伝送線路のステップ応答波形Ｒ_ＳＴＥＰ（ｔ）を、時間ｔを引数とするＭ個の関数ｆ_ｊ（ｔ）（１≦ｊ≦Ｍ）およびステップ波形Ｓ_ＳＴＥＰ（ｔ）を用いて、
　Ｒ_ＳＴＥＰ（ｔ）＝Ｓ_ＳＴＥＰ（ｔ）・（１－Σ_{ｊ＝１：Ｍ}ｆ_ｊ（ｔ））
で近似し、前記関数ｆ_ｊ（ｔ）の範囲Ｔ１からＴ２の間の代表値が関数ｇ_ｊ（Ｔ１，Ｔ２）で与えられるとき、
　ｊ番目（１≦ｊ≦Ｍ）の前記計算ユニットは、Ｎ番目の信号に対して、
　Ｄ_ｊ［Ｎ］＝Σ_{ｎ＝０：Ｎ}［（Ａ［ｎ］－Ａ［ｎ－１］）・ｇ_ｊ（ｔ_Ｎ－ｔ_ｎ，ｔ_Ｎ＋１－ｔ_ｎ）］
で与えられる出力データＤ_ｊ［Ｎ］を計算することを特徴とするイコライザ回路。
　異なる自然数ｊに対する関数ｆ_ｊ（ｔ）は互いに同じ形式で定義され、前記Ｍ個の計算ユニットは互いに同じ構成を有することを特徴とする請求項１に記載のイコライザ回路。
　前記関数ｆ_ｊ（ｔ）は、パラメータα_ｊ、τ_ｊを用いて、
　ｆ_ｊ（ｔ）＝α_ｊ・ｅｘｐ（－ｔ／τ_ｊ）
で定義されることを特徴とする請求項２に記載のイコライザ回路。
　ｊ番目（１≦ｊ≦Ｍ）の前記計算ユニットは、
　Σ_{ｎ＝０：Ｎ}［（Ａ［ｎ］－Ａ［ｎ－１］）・ｅｘｐ（－１／τ_ｊ・Σ_{ｋ＝ｎ：Ｎ－１}Ｔ［ｋ］）］
なる第１データを演算する第１ユニットと、
　α_ｊ・τ_ｊ／Ｔ［Ｎ］・｛１－ｅｘｐ（－Ｔ［Ｎ]／τ_ｊ）｝
なる第２データを演算する第２ユニットと、
　前記第１データと前記第２データを乗算する第１乗算器と、
　を含むことを特徴とする請求項３に記載のイコライザ回路。
　前記第１ユニットは、
　Ｔ［Ｎ］に定数（－１／τ_ｊ）を乗算する第２乗算器と、
　前記第２乗算器の出力データ（－Ｔ［Ｎ］／τ_ｊ）を受け、ｅｘｐ（－Ｔ［Ｎ］／τ_ｊ）なるデータを出力する第１関数ユニットと、
　Ａ［Ｎ］を時系列Ｎに応じた１周期遅延させ、Ａ［Ｎ－１］を生成する第１遅延回路と、
　Ａ［Ｎ］からＡ［Ｎ－１］を減算する第２加算器と、
　前記第１データに前記第１関数ユニットの出力データを乗算する第３乗算器と、
　前記第３乗算器の出力データを、時系列Ｎに応じた１周期遅延させる第２遅延回路と、
　前記第２遅延回路の出力データと前記第２加算器の出力データを加算し、前記第１データを生成する第３加算器と、
　を含むことを特徴とする請求項４に記載のイコライザ回路。
　前記第２ユニットは、
　Ｔ［Ｎ］の逆数（１／Ｔ［Ｎ］）を発生する逆数発生器と、
　前記逆数発生器の出力データ（１／Ｔ［Ｎ］）に定数（α_ｊ・τ_ｊ）を乗算する第４乗算器と、
　Ｔ［Ｎ］に定数（－１／τ_ｊ）を乗算する第５乗算器と、
　前記第５乗算器の出力データ（－Ｔ［Ｎ］／τ_ｊ）を受け、ｅｘｐ（－Ｔ［Ｎ］／τ_ｊ）なるデータを出力する第２関数ユニットと、
　定数１から前記第２関数ユニットの出力データを減算したデータを出力する第４加算器と、
　前記第４乗算器の出力データと前記第４加算器の出力データを乗算し、前記第２データを生成する第６乗算器と、
　を含むことを特徴とする請求項４に記載のイコライザ回路。
　前記第１ユニットは、
　　（Ａ[Ｎ]－Ａ［Ｎ－１］）
　＋（Ａ[Ｎ－１]－Ａ［Ｎ－２］）・ｅｘｐ（－１／τ_ｊ・Ｔ［Ｎ－１］）
　＋（Ａ[Ｎ－２]－Ａ［Ｎ－３］）・ｅｘｐ（－１／τ_ｊ・（Ｔ［Ｎ－１］＋Ｔ［Ｎ－２］））
　＋（Ａ[Ｎ－３]－Ａ［Ｎ－４］）・ｅｘｐ（－１／τ_ｊ・（Ｔ［Ｎ－１］＋Ｔ［Ｎ－２］＋Ｔ［Ｎ－３］））＋・・・・
　を第Ｌ項（Ｌは自然数）まで加算するＬ次のＦＩＲフィルタ形式で構成されることを特徴とする請求項４に記載のイコライザ回路。
　ｊ番目（１≦ｊ≦Ｍ）の前記計算ユニットは、
　Σ_{ｎ＝０：Ｎ}［（Ａ［ｎ］－Ａ［ｎ－１］）・ｅｘｐ（－１／τ_ｊ・Σ_{ｋ＝ｎ：Ｎ－１}Ｔ［ｋ］）］
なる第１データを演算する第１ユニットと、
　α_ｊ・ｅｘｐ（－Ｔ［Ｎ]／（２・τ_ｊ））｝
なる第３データを演算する第２ユニットと、
　前記第１データと前記第３データを乗算する第１乗算器と、
　を含むことを特徴とする請求項３に記載のイコライザ回路。
　前記第１ユニットは、
　　（Ａ[Ｎ]－Ａ［Ｎ－１］）
　＋（Ａ[Ｎ－１]－Ａ［Ｎ－２］）・ｅｘｐ（－１／τ_ｊ・Ｔ［Ｎ－１］）
　＋（Ａ[Ｎ－２]－Ａ［Ｎ－３］）・ｅｘｐ（－１／τ_ｊ・（Ｔ［Ｎ－１］＋Ｔ［Ｎ－２］））
　＋（Ａ[Ｎ－３]－Ａ［Ｎ－４］）・ｅｘｐ（－１／τ_ｊ・（Ｔ［Ｎ－１］＋Ｔ［Ｎ－２］＋Ｔ［Ｎ－３］））
　＋・・・・
　を第Ｌ項（Ｌは自然数）まで加算するＬ次のＦＩＲフィルタ形式で構成されることを特徴とする請求項８に記載のイコライザ回路。
　振幅データＡ［Ｎ］とタイミングデータＴ［Ｎ］を発生するパターン発生器と、
　請求項１から９のいずれかに記載のイコライザ回路と、
　前記イコライザ回路によりイコライズされた振幅データＤ［Ｎ］を、前記タイミングデータＴ［Ｎ］でリタイミングする波形整形部と、
　前記波形整形部の出力データを多値信号に変換するドライバと、
　を備えることを特徴とするトランスミッタ。
　被試験デバイスに試験データを供給する試験装置であって、
　振幅データＡ［Ｎ］とタイミングデータＴ［Ｎ］を発生するパターン発生器と、
　前記タイミングデータＴ［Ｎ］を受け、その値に応じたタイミングでエッジを発生させるタイミング発生器と、
　請求項１から９のいずれかに記載のイコライザ回路と、
　前記イコライザ回路によりイコライズされた振幅データＤ［Ｎ］を、前記タイミング発生器により生成されたエッジでリタイミングする波形整形部と、
　前記波形整形部の出力データを多値信号に変換するドライバと、
　を備えることを特徴とする試験装置。
　伝送線路を介して伝送すべき信号の波形を送信側において整形する方法であって、
　前記伝送線路のステップ応答波形Ｒ_ＳＴＥＰ（ｔ）を、時間ｔを引数とするＭ個（Ｍは自然数）の関数ｆ_ｊ（ｔ）（１≦ｊ≦Ｍ）およびステップ波形Ｓ_ＳＴＥＰ（ｔ）を用いて、
　Ｒ_ＳＴＥＰ（ｔ）＝Ｓ_ＳＴＥＰ（ｔ）・（１－Σ_{ｊ＝１：Ｍ}ｆ_ｊ（ｔ））
で近似し、前記関数ｆ_ｊ（ｔ）の範囲Ｔ１からＴ２の間の代表値が関数ｇ_ｊ（Ｔ１，Ｔ２）で与えられるとき、
　前記方法は、
　Ｎ番目（Ｎは非負整数）の前記信号の振幅レベルを示す振幅データＡ［Ｎ］と前記信号の周期を示すタイミングデータＴ［Ｎ］をＮをインクリメントしながら順次発生する第１ステップと、
　Ｄ_ＤＴ［Ｎ］＝Ａ［Ｎ］＋Σ_{ｎ＝０：Ｎ}［（Ａ［ｎ］－Ａ［ｎ－１］）・Σ_{ｊ＝１：Ｍ}ｇ_ｊ（ｔ_Ｎ－ｔ_ｎ，ｔ_Ｎ＋１－ｔ_ｎ）］
　で与えられるイコライズされた振幅Ｄ_ＤＴ［Ｎ］を出力する第２ステップと、
　を備えることを特徴とする方法。
　関数ｆ_１（ｔ）、ｆ_２（ｔ）、…ｆ_Ｍ（ｔ）は同じ形式で定義されることを特徴とする請求項１２に記載の方法。
　前記関数ｆ_ｊ（ｔ）は、パラメータα_ｊ、τ_ｊを用いて、
　ｆ_ｊ（ｔ）＝α_ｊ・ｅｘｐ（－ｔ／τ_ｊ）
で定義されることを特徴とする請求項１３に記載の方法。
　前記関数ｇ_ｊ（Ｔ１，Ｔ２）は、前記関数ｆ_ｊ（ｔ）の時刻Ｔ１から時刻Ｔ２の間の積分平均であることを特徴とする請求項１２または１３に記載の方法。
　前記関数ｇ_ｊ（Ｔ１，Ｔ２）は、
　ｇ_ｊ（Ｔ１，Ｔ２）＝｛ｆ_ｊ（Ｔ１）＋ｆ_ｊ（Ｔ２）｝／２
であることを特徴とする請求項１２または１３に記載の方法。
　前記関数ｇ_ｊ（Ｔ１，Ｔ２）は、
　ｇ_ｊ（Ｔ１，Ｔ２）＝ｆ_ｊ（（Ｔ１＋Ｔ２）／２）
であることを特徴とする請求項１２または１３に記載の方法。