KR20000023351A - 복수의 클록신호를 이용한 난수발생방법 및 장치 - Google Patents
복수의 클록신호를 이용한 난수발생방법 및 장치 Download PDFInfo
- Publication number
- KR20000023351A KR20000023351A KR1019990040715A KR19990040715A KR20000023351A KR 20000023351 A KR20000023351 A KR 20000023351A KR 1019990040715 A KR1019990040715 A KR 1019990040715A KR 19990040715 A KR19990040715 A KR 19990040715A KR 20000023351 A KR20000023351 A KR 20000023351A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- generating
- driving
- power supply
- random number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
| N1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 |
| N2 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| N3 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| N4 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
Claims (9)
- 서로 상이한 주파수의 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 단계,상기 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 단계, 및상기 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 단계를 구비하는 것을 특징으로 하는 난수발생방법.
- 서로 상이한 전압의 n 개의 구동전력에 대응되는 서로 상이한 주파수의 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 단계,상기 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 단계, 및상기 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 단계를 구비하는 것을 특징으로 하는 난수발생방법.
- 소정 전압을 갖는 1 개의 구동전력을 발생시키는 단계,소정 전압을 갖는 1 개의 구동전력으로부터 서로 상이한 전압을 갖는 n 개의 구동전력을 발생시키는 단계,서로 상이한 전압을 갖는 n 개의 구동전력에 대응되는 서로 상이한 주파수를 갖는 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 단계,상기 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 단계, 및상기 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 단계를 구비하는 것을 특징으로 하는 난수발생방법.
- 서로 상이한 주파수를 갖는 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 클록발생수단,상기 클록발생수단에 의해 발생된 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 클록래치수단, 및상기 클록래치수단에 의해 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 난수출력수단을 구비하는 것을 특징으로 하는 난수발생장치.
- 제 4 항에 있어서,상기 클록발생수단은,공급된 구동전력의 전압에 대응되는 주파수의 클록신호를 발생시키는 n 개의 클록발생회로 및상기 n 개의 클록발생회로에 서로 상이한 전압을 갖는 n 개의 구동전력을 개별적으로 공급하는 전력공급수단을 포함하는 것을 특징으로 하는 난수발생장치.
- 제 5 항에 있어서,상기 전력공급수단은,소정 전압의 구동전력을 발생시키는 1 개의 구동전원,상기 구동전원에 의해 발생된 소정 전압의 1 개의 구동전력으로부터 서로 상이한 전압을 갖는 n 개의 구동전력을 발생시키는 n 개의 저항소자, 및상기 저항소장에 의해 발생된 n 개의 구동전력을 상기 n 개의 클록발생회로에 개별적으로 공급하는 전력공급배선을 포함하는 것을 특징으로 하는 난수발생장치.
- 서로 상이한 주파수를 갖는 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 클록발생부,상기 클록발생부에 의해 발생된 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 래치회로, 및상기 래치회로에 의해 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 난수출력부를 구비하는 것을 특징으로 하는 난수발생장치.
- 제 7 항에 있어서,상기 클록발생부는,공급된 구동전력의 전압에 대응되는 주파수의 클록신호를 발생시키는 n 개의 클록발생회로 및서로 상이한 전압을 갖는 n 개의 구동전력을 n 개의 클록발생회로에 개별적으로 공급하는 전력공급부를 포함하는 것을 특징으로 하는 난수발생장치.
- 제 8 항에 있어서,상기 전력공급부는,소정 전압의 구동전력을 발생시키는 1 개의 구동전원,상기 구동전원에 의해 발생된 소정 전압의 1 개의 구동전력으로부터 서로 상이한 전압을 갖는 n 개의 구동전력을 발생시키는 n 개의 저항소자, 및상기 저항소자에 의해 발생된 n 개의 구동전력을 상기 n 개의 클록발생회로에 개별적으로 공급하는 전력공급배선을 구비하는 것을 특징으로 하는 난수발생장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10273658A JP2000105685A (ja) | 1998-09-28 | 1998-09-28 | 乱数発生装置 |
| JP98-273658 | 1998-09-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000023351A true KR20000023351A (ko) | 2000-04-25 |
Family
ID=17530760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990040715A Ceased KR20000023351A (ko) | 1998-09-28 | 1999-09-21 | 복수의 클록신호를 이용한 난수발생방법 및 장치 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0990982A1 (ko) |
| JP (1) | JP2000105685A (ko) |
| KR (1) | KR20000023351A (ko) |
| CN (1) | CN1249462A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574730B1 (ko) * | 2001-09-26 | 2006-04-28 | 가부시끼가이샤 도시바 | 난수 발생 회로 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947960B2 (en) * | 2002-02-21 | 2005-09-20 | Koninklijke Philips Electronics N.V. | Randomness test utilizing auto-correlation |
| US7031991B2 (en) * | 2002-04-17 | 2006-04-18 | Koninklijke Philips Electronics N.V. | Hadamard-transform on-line randomness test |
| JP4491706B2 (ja) | 2002-04-19 | 2010-06-30 | ソニー株式会社 | 暗号化復号化装置およびデータ受信装置 |
| US7124155B2 (en) * | 2002-07-25 | 2006-10-17 | Koninklijke Philips Electronics N.V. | Latching electronic circuit for random number generation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2390047B1 (ko) * | 1977-05-06 | 1982-09-17 | Aerospatiale | |
| US4665502A (en) * | 1984-06-01 | 1987-05-12 | William Kreisner | Random lottery computer |
| US5706218A (en) * | 1996-05-15 | 1998-01-06 | Intel Corporation | Random number generator |
-
1998
- 1998-09-28 JP JP10273658A patent/JP2000105685A/ja active Pending
-
1999
- 1999-09-21 KR KR1019990040715A patent/KR20000023351A/ko not_active Ceased
- 1999-09-22 EP EP99118707A patent/EP0990982A1/en not_active Withdrawn
- 1999-09-28 CN CN99119767A patent/CN1249462A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574730B1 (ko) * | 2001-09-26 | 2006-04-28 | 가부시끼가이샤 도시바 | 난수 발생 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000105685A (ja) | 2000-04-11 |
| EP0990982A1 (en) | 2000-04-05 |
| CN1249462A (zh) | 2000-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959832A (en) | Parallel pseudorandom pattern generator with varying phase shift | |
| US5090035A (en) | Linear feedback shift register | |
| KR910006735A (ko) | 디지탈 집적회로에 있어서의 테스트 용이화 회로 | |
| JPH0682528A (ja) | 制御可能な重み付き2進シーケンスを発生するための回路 | |
| JPH0515092B2 (ko) | ||
| JP2823475B2 (ja) | テスト・パターン発生装置 | |
| US10922055B2 (en) | Random number generator and method for generating random numbers | |
| EP0318140A2 (en) | Pseudo-random generator and check sum circuitry for VLSI chip | |
| KR20000023351A (ko) | 복수의 클록신호를 이용한 난수발생방법 및 장치 | |
| CN1914847B (zh) | 使用数字逻辑产生随机数的装置和方法 | |
| JP3626105B2 (ja) | 疑似ランダム信号発生回路 | |
| US4813043A (en) | Semiconductor test device | |
| KR940011036B1 (ko) | 시프트 레지스터 | |
| US20040054703A1 (en) | Method and device for generating a pseudo-random sequence using a discrete logarithm | |
| Sony et al. | Design and analysis of multi-bit linear feedback shift register based prng with fpga implementation using different primitive polynomials | |
| HK1023632A (en) | Random-number generation using a plurality of clock signals | |
| US6958617B1 (en) | Electromechanical module, for holding IC-chips in a chip testing system, that synchronizes and translates test signals to the IC-chips | |
| Hollmann | Design of test sequences for VLSI self-testing using LFSR | |
| JPH11126158A (ja) | 乱数発生装置および方法、回路評価装置および方法、情報記憶媒体 | |
| Geethu et al. | Design of an Adaptive Correlation LFSR for Low-Power BIST & Cryptographic Applications | |
| US20060116834A1 (en) | Test method and test apparatus for digital-analog converter | |
| KR20000059512A (ko) | 집적회로의 테스트스캔 회로 | |
| KR0157153B1 (ko) | 난수발생 장치 | |
| JPH0773695A (ja) | Ramのセルフテスト回路 | |
| KR100444763B1 (ko) | 내장된 자체테스트 기법을 위한 결정패턴 생성기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990921 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20020430 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20020930 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20020430 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |