KR20000023351A - 복수의 클록신호를 이용한 난수발생방법 및 장치 - Google Patents

복수의 클록신호를 이용한 난수발생방법 및 장치 Download PDF

Info

Publication number
KR20000023351A
KR20000023351A KR1019990040715A KR19990040715A KR20000023351A KR 20000023351 A KR20000023351 A KR 20000023351A KR 1019990040715 A KR1019990040715 A KR 1019990040715A KR 19990040715 A KR19990040715 A KR 19990040715A KR 20000023351 A KR20000023351 A KR 20000023351A
Authority
KR
South Korea
Prior art keywords
clock
generating
driving
power supply
random number
Prior art date
Application number
KR1019990040715A
Other languages
English (en)
Inventor
하마사꼬슈끼
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000023351A publication Critical patent/KR20000023351A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/588Random number generators, i.e. based on natural stochastic processes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

난수발생장치가 1 개의 구동전원에 의해 발생된 소정 전압으로부터 n 개의 저항소자에 의해 n(n 은 2 보다 큰 정수) 개의 전압을 발생시키며, 이 n 개의 전압을 n 개의 클록회로에 개별적으로 공급하여 n 개의 주파수의 클록신호를 발생시킨다. 1 개의 클록래치회로는 소정 주파수의 이 클록 신호들을 래치하여 n 개의 2 진 데이터를 1 개의 n 비트 수치로서 순차적으로 출력한다. 이 순차적으로 출력된 수치들은 난수들로서, 이들은 n 개의 클록 주파수와 1 개의 래치 주파수 사이의 관계에 기초하여 발생되므로 무작위성이 매우 우수하다.

Description

복수의 클록신호를 이용한 난수발생방법 및 장치 {METHOD AND APPARATUS FOR GENERATING RANDOM-NUMBERS USING A PLURALITY OF CLOCK SIGNALS}
본 발명은 난수(random noise)발생방법 및 장치에 관한 것으로, 특히 노이즈 정정회로의 성능평가에 사용되는 난수발생방법 및 장치에 관한 것이다.
종래, 신호 노이즈를 정정하는 통신장치에, 정정 LSI(Large Scale Integration) 등의 노이즈 정정회로가 사용되어 왔다. 난수발생장치는 노이즈 정정회로의 성능을 평가하는 회로평가장치로서 사용된다.
노이즈 정정회로는 노이즈가 삽입된 신호를 적정한 상태로 정정하므로, 회로평가장치는 신호에 삽입하는 노이즈로서 난수발생장치에 의해 발생된 난수를 이용한다. 회로발생장치 등에 사용된 난수발생장치는 입력된 클록신호에 따라서 의사 난수를 반복하여 발생시키므로, 난수발생은 보통 시프트 레지스터를 이용하여 형성된다.
이하, 도 1 을 참조하여 이러한 난수발생장치의 종래예를 설명한다.
도시된 난수발생장치(1)는 직렬로 접속된 m 개의 레지스터 회로를 포함하고 있는 시프트 레지스터(2)를 주요 부재로서 구비한다.
m 개의 레지스터 회로(3)는 각각 m 비트 난수 출력단자(4)에 병렬로 접속된 출력단자(O) 및 1 개의 클록 입력단자(5)에 공통접속된 제어단자(I)를 갖는다.
시프트 레지스터(2)의 특정한 2 개의 레지스터 회로(3)의 출력단자(O)는 연산회로(6)의 한쌍의 입력단자에 XOR 회로의 형태로 접속되어 있다. 이 연산회로(6)의 1 개의 출력단자는 시프트 레지스터(2)의 제 1 레지스터 회로(3)의 입력단자(I)에 접속되어 있다.
이러한 구성을 갖는 난수발생장치(1)는 입력된 클록신호에 대응되는 의사 난수를 반복하여 발생시킨다. 구체적으로는, 시프트 레지스터(2)의 m 개의 레지스터 회로(3)는 개별적으로 2 진 데이터를 유지하고 있으며, m 개의 2 진 데이터는 클록신호의 입력시마다 1 씩 시프트되어, m 개의 2 진 데이터가 난수출력단자(4)에 m 디지트 2 진수로서 병렬로 출력되게 된다.
이 때, 2 개의 레지스터 회로(3)에 유지되고 있는 2 개의 2 진 데이터는 연산회로(6)에서 XOR 되어 제 1 레지스터 회로(3)에 입력되므로, 난수출력단자(4)에 출력된 m 디지트 2 진수는 클록의 입력시마다 변경되어, 의사 난수를 반복하여 발생시키게 된다.
그러나, 이렇게 발생된 난수들은 이전의 수치의 2 진 데이터를 1 씩 시프트하여 단지 1 개의 신규 2 진 데이터를 헤드에 삽입함으로써 얻어지므로, 이 난수들은 이전 수치와의 높은 상관성 및 낮은 무작위성을 갖는다.
예를들어, m = 15 로 하여 난수발생장치(1)에서 난수를 발생시켜, 이 난수의 계열에 대하여 고속 푸리에 변환(fast Fourier Transform)을 행하여 주파수 성분의 파워 스펙트럼을 구해보면, 도 2 에 나타낸 바와 같이, 파워 스펙트럼은 균일하게 분포되지 않고 주파수에 대하여 편중되는 것을 알 수 있다.
그 결과, 전술한 난수발생장치(1)를 회로평가장치에 이용하여도, 평가대상인 노이즈 정정회로에 입력되는 신호에 다양한 노이즈를 삽입하는 것이 불가능하며, 신호에 삽입하는 노이즈에 편중되기 때문에, 노이즈 정정회로의 평가시험을 양호하게 실행할 수 없다.
또한, 전술한 난수발생장치(1)에서는 난수의 패턴을 변경할 수 없다. 이 때문에, 전술한 난수발생장치(1)를 회로평가장치에 이용하여도, 매번 동일한 노이즈를 삽입할 수 밖에 없으며, 시험을 다양하게 실행할 수 없다.
본 발명은 무작위성이 우수하며 패턴의 변경도 용이한 난수를 간단한 구조에 의해 난수발생방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 난수발생장치는, 클록발생수단, 클록래치수단 및 난수출력수단을 구비한다.
클록발생수단은 클록래치수단에 의하여 소정의 주파수에서 동시에 래치되는 서로 상이한 주파수의 n 개의 클록신호를 발생시킨다. 난수출력수단은 이 래치된 n 개의 2 진 데이터를 난수인 n 비트의 1 개의 수치로서 출력한다. 이 난수들은 n 개의 클록신호의 주파수와 래치의 주파수 사이의 관계에 따라서 발생되며, 2 진 데이터의 연산에 기초하여 발생된 종래의 난수들에 비하여 더 우수한 무작위성을 갖는다.
본 발명의 일 실시형태에 따르면, 클록발생수단은 n 개의 클록발생회로 및 전원수단을 구비한다.
전원수단이 서로 상이한 전압을 각각 갖는 n 개의 구동전력을 n 개의 클록발생회로에 공급하면, n 개의 클록발생회로는 공급된 구동전력의 전압에 대응하는 주파수를 갖는 클록신호를 발생시키게 되어 클록발생수단이 서로 상이한 주파수를 갖는 n 개의 클록신호를 발생시키게 된다. 이 n 개의 주파수들은 아날로그 소자인 n 개의 전압으로부터 발생되므로, n 개의 주파수간의 상관성을 감소시켜 난수의 무작위성을 높일 수 있다. n 개의 전압은 n 개의 주파수를 발생시키는데 이용되므로, 구동전력의 전압에 대응하여 변화하는 주파수를 갖는 클록신호를 발생시키는 n 개의 클록발생회로는 동일한 구조로서, 난수발생장치의 생산성을 향상시킨다.
본 발명의 또 다른 실시형태에 따르면, 전력공급수단이 1 개의 구동전원, 적어도 n 개의 저항소자 및 전원배선을 구비한다.
이 경우, 1 개의 구동전원이 소정 전압의 구동전력을 발생시켜, 이 소정 전압의 1 개의 구동전력으로부터 적어도 n 개의 저항소자에 의해 전압이 서로 상이한 n 개의 구동전력이 발생된다. 이렇게 발생된 n 개의 구동전력을 전력공급배선이 n 개의 클록발생회로에 각각 공급되므로, 이에 의해 전력공급수단은 n 개의 클록발생회로에 전압이 서로 상이한 n 개의 구동전력을 각각 공급하게 된다. 1 개의 구동전력의 전압으로부터 아날로그 소자인 저항소자에 의해 전압이 상이한 n 개의 구동전력을 생성하므로, n 개의 전압의 상관성이 저하되게 된다. 서로 상이한 전압의 n 개의 구동전력을 간단한 구조로써 n 개의 클록발생회로에 개별적으로 공급하는 전력공급수단을 실현할 수 있게 되므로, 난수발생장치의 생산성이 향상된다.
본 발명에서 말하는 각종 수단은 그 기능을 실현하도록 형성되어 있다면 어떤 수단이더라도 좋다. 예컨대, 이 수단들이 전용 하드웨어, 적절한 기능이 프로그램에 의해 제공되는 컴퓨터, 적절한 프로그램에 의해 컴퓨터내부에 실현된 기능 또는 이들을 조합하여 구현될 수 있다.
또한, 본 발명에서 말하는 각각의 난수들은 복수의 2 진 데이터를 1 개의 수치로 통합하여 얻어지 것으로서, 소위 랜덤 노이즈와 동일한 의미이다. 또한, 본 발명에서 말하는 난수들은 주기적으로 반복되는 의사 시퀀스일 수도 있으며 실제로 완전히 랜덤할 필요는 없다.
본 발명에 따른 목적, 특성 및 장점들은 본 발명에 따른 실시예를 나타내고 있는 첨부도면을 참조한 이하의 설명으로부터 명백하게 될 것이다.
도 1 은 종래기술의 난수발생장치를 나타낸 블록도.
도 2 는 난수열에 대해 푸리에 변환(Fourier transform)을 행하여 얻은 주파수 성분의 파워 스팩트럼을 나타낸 그래프.
도 3 은 본 발명의 실시형태에 따른 난수발생장치를 나타낸 블록도.
도 4 는 복수개의 클록신호와 1 개의 래치신호 사이의 일치성을 나타내는 타이밍 차트.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 난수발생장치 12 : 구동전원
13 내지 17 : 저항소자 18 : 접지단자
21 내지 24 : 전력공급배선 25 : 전력공급부
26 내지 29 : 클록발생회로 30 : 클록발생부
31 : 래치회로 32 : 난수출력부
도 3 은 본 발명의 실시형태에 따른 난수발생장치(11)를 나타내며, 이 난수발생장치(11)는 구동전원(12), 5 개의 저항소자(13 내지 17), 접지단자(18), 4 개의 전원공급배선(21 내지 24), 4 개의 클록발생회로(26 내지 29), 클록래치수단의 기능을 하는 래치회로(31) 및 난수출력수단의 기능을 하는 난수출력부(32)를 구비한다.
구동전원(12)은 직렬로 접속된 저항소자(13 내지 17)를 통하여 접지단자(18)에 접속되어 있다. 저항소자(13 내지 17)는 4 개의 전력배선(21 내지 24)에 각기 접속된 4 개의 콘택을 가지며, 전력공급수단의 기능을 하는 전력공급부(25)를 형성한다.
구동전원(12)은 전형적인 정전압원으로서 소정의 구동전압을 발생시킨다. 저항소자(13 내지 17)는 상이한 저항값을 가지며, 구동전원(12)에서 발생된 소정의 구동전압으로부터 4 개의 상이한 구동전압(V1, V2, V3 및 V4)을 발생시킨다.
각각의 전력공급배선(21 내지 24)은 저항소자(13 내지 17)에 의해 발생된 4 개의 구동전압을 전송한다. 그러면, 전력공급부(25)는 4 개의 상이한 구동전압(V1, V2, V3 및 V4)을 병렬로 공급한다.
클록발생회로(26 내지 29)는 전력공급부(25)의 4 개의 전력공급배선(21 내지 24)에 각기 접속되어, 전력공급부(25)와 결합되어 클록공급수단의 기능을 하는 클록발생부(30)를 형성한다.
클록발생회로(26 내지 29)는 동일한 구조를 갖도록 구성되며 공급된 구동전압에 대응되는 주파수의 클록신호를 발생시킨다. 전력공급부(25)는 각각의 구동전압(V1 내지 V4)을 클록발생회로(26 내지 29)에 공급한다. 그러면, 클록발생부(30)는 상이한 주파수를 갖는 4 개의 클록신호(C1, C2, C3 및 C4)를 병렬로 공급한다.
래치회로(31)는 소정의 래치신호 주파수의 클록발생회로(26 내지 29)에 의해 발생된 4 개의 주파수(C1 내지 C4)의 클록신호를 래치한다. 난수출력부(32)는 래치된 4 개의 2 진 데이터(N1 내지 N4)를 1 개의 4 비트 수치로서 공급한다.
이하, 본 발명의 난수발생장치(11)를 이용한 난수발생을 설명한다.
먼저, 구동전원(12)은 소정의 구동전압을 발생시키며, 이 소정의 구동전압으로부터 저항소자(13 내지 17)에 의하여 4 개의 구동전압(V1 내지 V4)이 발생된다.
그 후, 구동전압(V1 내지 V4)은 전력공급배선(21 내지 24)을 통하여 클록발생회로(26 내지 29)에 각각 공급된 다음, 공급된 구동전압(V1 내지 V4)에 대응되는 주파수(C1 내지 C4)의 클록신호를 발생시킨다.
도 4 에 나타낸 바와 같이, 래치회로(31)는 이렇게 발생된 주파수(C1 내지 C4)의 4 개의 신호들을 소정 주파수의 래치신호로써 동시에 래치한다. 그 결과, 아래의 표 1 에 나타낸 바와 같이, 이렇게 래치된 4 개의 2 진 데이터(N1 내지 N4)로부터 4 비트의 1 개의 수치가 산출된다.
N1 1 0 0 1 0 1 1
N2 1 1 0 0 1 1 0
N3 1 0 0 1 0 0 1
N4 1 0 1 0 1 0 1
위의 표 1 에 나타낸 바와 같이, 난수발생장치(1)에 의해 연속적으로 산출된 4 비트의 수치들은 난수들이다. 이들 난수는 4 개의 클록신호의 주파수(C1 내지 C4)와 래치신호의 주파수 사이의 관계에 기초하여 발생되기 때문에, 이들은 2 진 데이터의 연산에 의해 발생된 종래의 난수들에 비하여 더 우수한 무작위성을 갖는다.
본 발명의 회로평가장치(미도시)의 실시형태인 난수발생장치(11)의 사용은 난수발생장치(11)에 의해 발생된 난수를 이용하여 극히 랜덤한 노이즈를 적합한 신호에 삽입하는 것을 가능하게 하여, 에러정정 LSI(미도시)의 평가시험을 만족스럽게 수행할 수 있도록 한다.
또한, 본 실시형태의 난수발생장치(11)에서, 4 개의 구동전압(V1 내지 V4)은 1 개의 구동전원(12)에 의해 발생된 구동전압으로부터 아날로그 소자인 저항소자(13 내지 17)에 의해 발생되므로, 낮은 상관성을 갖는다.
또한, 4 개의 주파수(C1 내지 C4)는 이렇게 발생된 4 개의 구동전압(V1 내지 V4)으로부터 발생되므로, 이들 4 개의 주파수(C1 내지 C4)도 상관성이 낮다. 그 결과, 난수를 형성하는 4 개의 2 진 데이터(N1 내지 N4)는 충분히 낮은 상관성을 가지며, 그 결과로서 난수들도 우수한 무작위성을 갖는다.
또한, 본 실시형태의 난수발생장치(11)에서, 4 개의 구동전압(V1 내지 V4)는 전술한 바와 같이 4 개의 주파수(C1 내지 C4)에서 클록신호를 발생시키기 위하여 4 개의 클록발생회로(26 내지 29)에 각각 공급된다. 따라서, 클록발생회로(26 내지 29)는 동일한 구조로 형성될 수 있으므로 동일 부품을 회로소자로서 사용할 수 있게 되어, 난수발생장치(11)의 구현을 용이하게 한다.
전술한 실시형태가 클록발생회로(26 내지 29)를 나타내었지만, 클록발생회로가 2 개 이상이라면 원하는대로 변경될 수 있다.
또한, 전술한 실시형태가 상이한 저항값을 갖는 저항소자(13 내지 17)를 나타내고 있지만, 복수의 저항소자가 동일한 저항값을 가질 수도 있다. 복수의 저항소자가 동일한 저항값을 갖는 경우에는, 난수의 무작위성이 저하되기는 하지만 동일 부품을 회로소자로서 사용할 수 있기 때문에 난수발생장치의 생산성이 향상된다.
복수의 저항소자(13 내지 17)의 저항값이 상이한 경우, 난수발생장치(11)의 생산성이 저하되기는 하지만 난수의 무작위성이 향상된다는 것을 주목해야 한다. 따라서, 저항소자(13 내지 17)의 저항값을 동일하게 할 것인지 상이하게 할 것인지를 결정하는 데 있어서, 난수발생장치에 요구되는 성능 및 비용을 고려한 다음 선택하는 것이 바람직하다.
또한, 전술한 실시형태는 복수의 저항소자(13 내지 17)가 고정 저항값을 가지며, 난수들은 고정된 패턴을 갖고 반복적으로 발생된다. 그러나, 발생되는 난수들의 패턴은 저항소자 등의 가변저항을 이용하거나, 또는 구동전원(12)에 의해 발생된 전압을 변경함으로써 변경될 수 있다.
본 발명의 바람직한 실시형태를 특정 용어를 사용하여 설명하였지만, 이러한 설명은 단지 설명을 위한 것일 뿐이며, 이하의 청구범위의 사상 및 범주를 벗어나지 않고, 각종의 변경 및 수정이 가능하다.
전술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
본 발명의 난수발생장치에 따른 난수발생방법은, 주파수가 서로 상이한 n 개의 클록신호를 클록발생수단이 발생시키며, 이렇게 발생된 n 개의 클록신호를 클록 래치수단이 소정의 주파수에서 동시에 래치하며, 이렇게 래치된 n 개의 2 진 데이터를 난수출력수단이 1 개의 n 비트 수치로서 출력함으로써,
n 개의 클록신호의 주파수와 래치의 주파수 사이의 상대관계에 의해 아날로그적으로 난수를 발생시키므로, 무작위성이 매우 양호한 난수를 발생시킬 수 있다.
전술한 난수발생장치에서, 전력공급수단이 n 개의 래치발생회로에 전압이 서로 상이한 n 개의 구동전력을 각각 공급하며, n 개의 클록발생회로가 공급된 구동전력의 전압에 대응되는 주파수에서 클록신호를 발생시킴으로써,
주파수가 서로 상이한 n 개의 클록신호를 발생시키는 클록발생수단을 간단한 구조에 의해 실현할 수 있으며, 아날로그적인 소자인 n 개의 전압으로부터 n 개의 주파수를 발생시키므로, n 개의 난수의 상관성을 저하시켜 난수의 무작위성을 향상시킬 수 있으며, n 개의 주파수를 생성하기 위해 n 개의 전압을 이용하므로, n 개의 클록발생회로는 동일한 구조이면 되고, 난수발생장치의 생산성을 향상시킬 수 있다.
전술한 난수발생장치에서, 1 개의 구동전원이 소정 전압의 구동전력을 발생시키며, 이 소정 전압의 1 개의 구동전력으로부터 적어도 n 개의 저항소자에 의해 전압이 서로 상이한 n 개의 구동전력이 발생되며, 이렇게 발생된 n 개의 구동전력을 전력공급배선이 n 개의 클록발생회로에 각각 공급함으로써,
n 개의 클록발생회로에 전압이 서로 상이한 n 개의 구동전력을 각각 공급하는 전력공급수단을 간단한 구조에 의해 실현할 수 있으며, 1 개의 구동전력의 전압으로부터 아날로그적인 소자인 저항소자에 의해 전압이 서로 상이한 n 개의 구동전력을 생성하므로, n 개의 전압의 상관성이 저항되며 난수의 무작위성을 향상시킬 수 있다.

Claims (9)

  1. 서로 상이한 주파수의 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 단계,
    상기 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 단계, 및
    상기 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 단계를 구비하는 것을 특징으로 하는 난수발생방법.
  2. 서로 상이한 전압의 n 개의 구동전력에 대응되는 서로 상이한 주파수의 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 단계,
    상기 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 단계, 및
    상기 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 단계를 구비하는 것을 특징으로 하는 난수발생방법.
  3. 소정 전압을 갖는 1 개의 구동전력을 발생시키는 단계,
    소정 전압을 갖는 1 개의 구동전력으로부터 서로 상이한 전압을 갖는 n 개의 구동전력을 발생시키는 단계,
    서로 상이한 전압을 갖는 n 개의 구동전력에 대응되는 서로 상이한 주파수를 갖는 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 단계,
    상기 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 단계, 및
    상기 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 단계를 구비하는 것을 특징으로 하는 난수발생방법.
  4. 서로 상이한 주파수를 갖는 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 클록발생수단,
    상기 클록발생수단에 의해 발생된 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 클록래치수단, 및
    상기 클록래치수단에 의해 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 난수출력수단을 구비하는 것을 특징으로 하는 난수발생장치.
  5. 제 4 항에 있어서,
    상기 클록발생수단은,
    공급된 구동전력의 전압에 대응되는 주파수의 클록신호를 발생시키는 n 개의 클록발생회로 및
    상기 n 개의 클록발생회로에 서로 상이한 전압을 갖는 n 개의 구동전력을 개별적으로 공급하는 전력공급수단을 포함하는 것을 특징으로 하는 난수발생장치.
  6. 제 5 항에 있어서,
    상기 전력공급수단은,
    소정 전압의 구동전력을 발생시키는 1 개의 구동전원,
    상기 구동전원에 의해 발생된 소정 전압의 1 개의 구동전력으로부터 서로 상이한 전압을 갖는 n 개의 구동전력을 발생시키는 n 개의 저항소자, 및
    상기 저항소장에 의해 발생된 n 개의 구동전력을 상기 n 개의 클록발생회로에 개별적으로 공급하는 전력공급배선을 포함하는 것을 특징으로 하는 난수발생장치.
  7. 서로 상이한 주파수를 갖는 n(n 은 1 보다 큰 정수) 개의 클록신호를 발생시키는 클록발생부,
    상기 클록발생부에 의해 발생된 n 개의 클록신호를 소정의 주파수에서 동시에 래치하는 래치회로, 및
    상기 래치회로에 의해 래치된 n 개의 2 진 데이터를 1 개의 n 비트의 수치로서 공급하는 난수출력부를 구비하는 것을 특징으로 하는 난수발생장치.
  8. 제 7 항에 있어서,
    상기 클록발생부는,
    공급된 구동전력의 전압에 대응되는 주파수의 클록신호를 발생시키는 n 개의 클록발생회로 및
    서로 상이한 전압을 갖는 n 개의 구동전력을 n 개의 클록발생회로에 개별적으로 공급하는 전력공급부를 포함하는 것을 특징으로 하는 난수발생장치.
  9. 제 8 항에 있어서,
    상기 전력공급부는,
    소정 전압의 구동전력을 발생시키는 1 개의 구동전원,
    상기 구동전원에 의해 발생된 소정 전압의 1 개의 구동전력으로부터 서로 상이한 전압을 갖는 n 개의 구동전력을 발생시키는 n 개의 저항소자, 및
    상기 저항소자에 의해 발생된 n 개의 구동전력을 상기 n 개의 클록발생회로에 개별적으로 공급하는 전력공급배선을 구비하는 것을 특징으로 하는 난수발생장치.
KR1019990040715A 1998-09-28 1999-09-21 복수의 클록신호를 이용한 난수발생방법 및 장치 KR20000023351A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-273658 1998-09-28
JP10273658A JP2000105685A (ja) 1998-09-28 1998-09-28 乱数発生装置

Publications (1)

Publication Number Publication Date
KR20000023351A true KR20000023351A (ko) 2000-04-25

Family

ID=17530760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040715A KR20000023351A (ko) 1998-09-28 1999-09-21 복수의 클록신호를 이용한 난수발생방법 및 장치

Country Status (4)

Country Link
EP (1) EP0990982A1 (ko)
JP (1) JP2000105685A (ko)
KR (1) KR20000023351A (ko)
CN (1) CN1249462A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574730B1 (ko) * 2001-09-26 2006-04-28 가부시끼가이샤 도시바 난수 발생 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031991B2 (en) * 2002-04-17 2006-04-18 Koninklijke Philips Electronics N.V. Hadamard-transform on-line randomness test
JP4491706B2 (ja) 2002-04-19 2010-06-30 ソニー株式会社 暗号化復号化装置およびデータ受信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2390047B1 (ko) * 1977-05-06 1982-09-17 Aerospatiale
US4665502A (en) * 1984-06-01 1987-05-12 William Kreisner Random lottery computer
US5706218A (en) * 1996-05-15 1998-01-06 Intel Corporation Random number generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574730B1 (ko) * 2001-09-26 2006-04-28 가부시끼가이샤 도시바 난수 발생 회로

Also Published As

Publication number Publication date
CN1249462A (zh) 2000-04-05
JP2000105685A (ja) 2000-04-11
EP0990982A1 (en) 2000-04-05

Similar Documents

Publication Publication Date Title
US4959832A (en) Parallel pseudorandom pattern generator with varying phase shift
US5090035A (en) Linear feedback shift register
KR910006735A (ko) 디지탈 집적회로에 있어서의 테스트 용이화 회로
JPH0682528A (ja) 制御可能な重み付き2進シーケンスを発生するための回路
US5297151A (en) Adjustable weighted random test pattern generator for logic circuits
EP0318140A2 (en) Pseudo-random generator and check sum circuitry for VLSI chip
KR20000023351A (ko) 복수의 클록신호를 이용한 난수발생방법 및 장치
KR940011036B1 (ko) 시프트 레지스터
US4813043A (en) Semiconductor test device
US10922055B2 (en) Random number generator and method for generating random numbers
US6067359A (en) PN sequence generator with bidirectional shift register and Eulerian-graph feedback circuit
JPH04313119A (ja) 疑似乱数パタン発生器
US20070150531A1 (en) Apparatus and method for generating random number using digital logic
JP3626105B2 (ja) 疑似ランダム信号発生回路
KR100261019B1 (ko) 시그너츄어 압축 방법 및 회로
US20060116834A1 (en) Test method and test apparatus for digital-analog converter
JP2017183944A (ja) 固有情報生成装置
JPH11126158A (ja) 乱数発生装置および方法、回路評価装置および方法、情報記憶媒体
CN111044887B (zh) 一种ddr2/3 phy bist命令通道测试向量生成方法
Sony et al. Design and Analysis of Multi-Bit Linear Feedback Shift Register based PRNG with FPGA Implementation using different Primitive Polynomials
US20230067363A1 (en) Random number generation circuit
JPH0773695A (ja) Ramのセルフテスト回路
KR100444763B1 (ko) 내장된 자체테스트 기법을 위한 결정패턴 생성기
JPH0798995A (ja) リニアフィードバックシフトレジスタ
JP2001125483A (ja) スクランブラ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application