KR100343404B1

KR100343404B1 - Ｐｗｍ 신호 생성용 타이머 어셈블리

Info

Publication number: KR100343404B1
Application number: KR1019990048572A
Authority: KR
Inventors: 바바야스시
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1998-11-04
Filing date: 1999-11-04
Publication date: 2002-07-11
Also published as: EP0999491A2; JP2000152640A; KR20000035234A; JP3039781B1; US6597735B1

Abstract

소규모의 타이머 어셈블리는, 다수의 클럭소스중 하나를 선택하기 위한 선택기(102), 선택된 클럭소스에 기초하여 카운트하여 오버플로우 신호(107)를 전송하기 위한 타이머(104), 타이머(104)내의 카운트를 설정값과 비교하여 일치신호(108)를 전송하기 위한 비교기(105), 및 오버플로우 신호(107) 및 일치신호(108)에 기초하여 PWM 신호(111)를 생성하기 위한 신호 처리기(109)를 구비하며, 카운트 제어기(30)는 오버플로우 신호(107)의 수를 카운트하여 선택기가 다른 클럭소스를 선택할 수 있게 한다. PWM 신호는 정현파 신호의 생성에 이용된다.

Description

ＰＷＭ 신호 생성용 타이머 어셈블리{TIMER ASSEMBLY FOR GENERATING A PWM SIGNAL}

본 발명은 타이머 어셈블리에 관한 것으로, 좀더 구체적으로는 펄스폭변조(pulse-width-modulated ; PWM) 신호를 출력하는 기능을 갖는 타이머 어셈블리에 관한 것이다.

PWM 신호는 원하는 주파수를 갖는 정현파 신호의 생성을 요구하는 다양한 모터의 구동 등의 기술분야에 일반적으로 이용되고 있다.

일본국 특개소 61-251484 호 공보에는, 디지털 회로 소자에 의해 수행되는 인버터에 적용되는 종래의 PWM 제어기술이 개시되어 있다. 일본국 특개평 7-231688 호 공보에는, 동기처리 및 PWM 처리를 이용하여 기준 클럭에 기초하여 출력 클럭 신호를 생성하기 위한 PWM 신호 생성기를 구비한 PLL(phase locked loop) 회로가 개시되어 있다.

도 1 은 PWM 신호의 생성에 이용되는 타이머 어셈블리의 전형적인 구성을 도시한 것이다. 타이머 어셈블리는 레지스터(601), 선택기(602), 타이머(604), 비교기(605), 버퍼 레지스터(606), 및 신호 처리기(609)를 포함한다.

레지스터(601)는 원하는 특정의 클럭 신호를 구체화 함으로써 타이머 어셈블리의 분해능을 정의하는 분해능에 대한 설정값을 수신 및 저장한다.선택기(602)는 레지스터(601)에 저장된 설정값에 기초하여 다수의 클럭소스(CS1 내지 CSn)중 하나를 선택하여, 타이머(604)가 기초하여 카운트하는 특정 클럭신호(카운트 클럭신호)를 제공한다.

타이머(604)는 클럭신호(603)에 기초하여 카운트하여 카운트신호를 비교기(605)로 전송하고 또한 타이머(604)의 카운트가 타이머 설정값을 초과하면, 오버플로우신호(607)를 신호 처리기(609) 및 버퍼 레지스터(606)로 전송한다.

버퍼 레지스터(606)는, 타이머 어셈블리로부터의 출력으로써 신호 처리기(609)로부터 공급되는 PWM 신호의 듀티를 구체화하는 듀티 설정값을 수신하고 저장한다. 비교기(605)는 타이머(604)에 의한 카운트를 버퍼 레지스터(606)로부터 공급된 듀티 설정값과 비교하여, 타이머(604)의 카운트가 듀티 설정값과 일치할 때 일치신호(608)를 신호처리기(609)로 전송한다. 버퍼 레지스터(606)는 오버플로우 신호(607)에 응답하여 듀티 설정값을 비교기(605)로 전송한다.

신호 처리기(609)는 오버플로우 신호(607) 및 일치신호(608)에 응답하여 PWM 신호를 생성하고, 출력 단자(610)를 통해 결과적인 PWM 신호를, PWM 신호에 기초하여 정현파 신호를 생성하는 외부회로로 전송한다.

도 2a 및 도 2b 는 도 1 에 도시된 타이머 어셈블리의 타이밍 차트를 도시한 것이다. 타이머 어셈블리의 동작에 있어서, 타이머(604)는 레지스터(601)의 설정값에 기초하여 선택기(602)에 의해 선택된 클럭신호(603)를 카운트한다. 이들 도면의 실시예에서, 타이머 설정값은 7 로 설정되어 있는 것으로 도시되어 있다.

클럭신호(603)에 기초하여 타이머(604)에 의한 카운트는 0 으로부터 시작하여 타이머 설정값(7)까지 이르고, 카운트가 타이머 설정값을 초과하면, 다음 카운트를 위해 0 으로 되돌아온다. 타이머(604)는 0 카운트와 타이머 설정값 사이에서 카운트를 반복하여, 0 카운트와 타이머(604)에 의한 타이머 설정값 사이의 시간 간격과 동일한 출력 PWM 신호의 반복주기(단순히 주기로 지칭)를 구체화한다. PWM 신호의 듀티는 일치신호의 타임 인스탄트(time instant)와 오버플로우 신호의 타임 인스탄트 사이의 시간간격에 의해 정의된다.

도 2a 및 도 2b 의 예에 있어서, 버퍼 레지스터(606)의 듀티 설정값이 1 로 설정됨으로써, 비교기(605)가 타이머(604)의 카운트 '1'에서 일치신호를 전송한다. 버퍼 레지스터(606)는 타이머(604)가 오버플로우 신호(608)를 전송할 때마다 다음 듀티 설정값을 업데이트하고, 다음 설정값을 비교기(605)로 전송한다. PWM 신호의 듀티는 인터럽트 신호로써의 오버플로우 신호에 응답하는 마이크로컴퓨터 등의 외부장치에 의해 원하는 타이밍에서 업데이트된다.

상술된 바와 같이, 도 1 의 타이머 어셈블리에 있어서, 연속적인 PWM 펄스에 의해 정현파 신호가 생성되는 경우, 소정의 정현파 신호의 일시적인 진폭에 기초하여 각 PWM 펄스의 듀티를 구체화하기 위해 마이크로컴퓨터는 데이터 테이블을 이용한다. 정현파 신호의 주파수가 변화하면, 마이크로컴퓨터는 각각의 주파수를 갖는 여러 정현파 신호들 중 상기 정현파 신호의 주파수에 대한 데이터에 기초하여버퍼 레지스터(606)의 듀티 설정값을 제공한다. 여러 정현파 신호에 대한 데이터는 큰 저장용량의 타이머 어셈블리를 필요로 한다.

또한, 출력 PWM 신호의 주기를 바꾸기 위해, 출력 PWM 신호와 동기하여 선택기(602)에 의해 클럭신호의 선택을 바꾸기는 어렵다. 보다 구체적으로 설명하면, 클럭신호간의 전환에서 실제 타이밍 차트 및 원하는 타이밍 차트를 각각 도시하는 도 2a 및 도 2b 로부터 이해될 수 있듯이, 클럭신호간의 전환 타이밍은 도 2a 에서 약간 지연되기 때문에, PWM 신호의 파형은 상기 전환의 지연에 의존하여 변한다. 따라서, PWM 신호에 의해 구체화된 정현파 신호의 주파수도 변하며, 이는 바람직하지 못하다.

또한, 정현파 신호의 주파수가 변하면, 마이크로컴퓨터에 의해 인터럽트 동작의 소프트웨어를 이용하여 오버플로우 신호를 검출하여 주기의 끝부분이 모니터되어야 하며, 이는 많은 시간을 소비한다.

도 3a 및 도 3b 는 PWM 신호의 파형과 저주파수와 고주파수를 각각 갖는 결과적인 정현파 신호의 각 조합을 도시한다. 도 3a 및 도 3b 로부터 이해될 수 있듯이, 클럭신호(603)는 종래의 타이머 어셈블리에서 고정되기 때문에 PWM 신호의 주파수는 고정되며, 이는 정현파신호의 다른 주파수들 간에는 정현파 신호의 일 주기내의 펄스의 숫자를 다르도록 한다. 따라서, 고주파수 정현파 신호의 경우에는, 정밀한 정현파 파형을 PWM 펄스로부터 얻을 수 없게 된다.

결국, 종래의 타이머 어셈블리는, 큰 규모의 타이머 어셈블리 회로를 수반하지 않고는 다수의 정현파 파형의 생성용으로 다양한 PWM 신호를 제공할 수 없으며,고주파수를 갖는 정현파 신호에 대해 정밀한 파형을 제공할 수 없다.

따라서, 본 발명의 목적은, 큰 규모의 타이머 어셈블리 회로를 수반하지 않고 다수의 정현파 파형의 생성용으로 다양한 PWM 신호를 제공할 수 있으며, 고주파수의 PWM 신호의 경우에도 정밀한 파형을 제공할 수 있는 타이머 어셈블리를 제공하는 것이다.

도 1 은 종래 타이머 어셈블리의 블럭 다이어그램.

도 2a 및 도 2b 는 클럭신호의 전환 타이밍을 도시하는 도 1 의 타이머 어셈블리의 타이밍 차트.

도 3a 및 도 3b 는 도 1 의 타이머 어셈블리의 출력으로써 공급된 각 PWM 펄스로부터 생성된 정현파 신호의 고주파수 및 저주파수 각각을 도시하는 파형 다이어그램.

도 4 는 본 발명의 실시예에 따른 타이머 어셈블리의 기능 블럭 다이어그램.

도 5 는 도 4 의 타이머 어셈블리의 상세한 기능 블럭 다이어그램.

도 6 은 도 4 의 타이머 어셈블리의 타이밍 차트.

도 7a 및 도 7b 는 도 6 의 타이머 어셈블리의 출력으로써 공급된 각 PWM 펄스로부터 생성된 정현파 신호의 고주파수 및 저주파수 각각을 도시하는 파형 다이어그램.

도 8 은 도 1 의 타이머 어셈블리의 흐름도.

*도면의 주요부분에 대한 부호의 설명*

10 : PWM 신호 생성기

30 : 카운트 제어기

102 : 선택기

104 : 타이머

105 : 비교기

본 발명은, 제어신호에 기초하여 다수의 클럭소스중 하나를 선택하기 위한 선택기를 포함하는 PWM 신호 생성기, 클럭소스중 선택된 클럭소스내의 클럭 펄스를 카운트하여 타이머 내의 카운트가 설정값을 초과하는 경우, 오버플로우 신호 및 타이머 내의 카운트를 나타내는 카운트 신호를 전송하기 위한 타이머, 적어도 상기 오버플로우 신호에 기초한 PWM 신호를 생성하기 위한 신호 처리기, 및 상기 오버플로우 신호에 응답하여 연속적인 오버플로우 신호의 수가 특정 수를 초과하는 경우 제어신호를 전송하는 카운트 제어기를 포함하는 타이머 어셈블리를 제공한다.

본 발명의 타이머 어셈블리에 따르면, 카운트 제어기가 특정수의 오버플로우 신호가 생성될 때 마다 제어신호를 전송하기 때문에, PWM 신호로부터 생성되는 정현파 신호의 단일 주기의 끝부분에 대응할 수도 있는 PWM 신호의 소망의 타이밍에서 클럭신호가 변화될 수 있다. 이는, 클럭신호가 PWM 신호와 동기되어 변화됨으로써, 고주파수 정현파에 대해 정밀한 파형을 얻을 수 있는 구성을 제공한다.

첨부된 도면을 참조한 상세한 설명으로부터, 본 발명의 상기의 목적과 다른목적, 특징 및 장점들이 보다 명확해질 것이다.

도 4 를 참조하면, 본 발명의 실시예에 따른 타이머 어셈블리는 신호 처리기(10) 및 연결된 카운트 제어기(30)를 포함한다. 카운트 제어기(30)는 신호 처리기(10)에 제어신호를 공급한다. 신호 처리기(10)는 카운트 제어기(30)로부터 공급된 제어신호(116)에 응답하여 외부로부터 공급된 클럭소스(CS1 내지 CSn)중 하나를 선택한다. 그후, 신호 처리기(10)는 선택된 클럭소스(또는 카운트 클럭신호)에 기초하여 카운트하고, 그 카운트에 기초하여 오버플로우 신호(107)를 카운트 제어기(30)로 전송하고 PWM 신호(111)를 타이머 어셈블리 외부로 전송한다.

오버플로우 신호(107)는 카운트가 특정 설정값을 초과하면 생성되고, 선택된 클럭신호는 타이머 어셈블리의 분해능을 결정한다.

카운트 제어기(30)는 신호 처리기(10)로부터 공급된 오버플로우 신호(107)에 응답하고, 생성된 연속적인 오버플로우 신호의 수의 카운트에 기초하여 다른 제어신호(116)를 전송함으로써, 신호 처리기(10)가 다른 클럭소스(CS1 내지 CSn)를 선택하는 것을 가능하게 한다.

도 5 는 도 4 의 타이머 어셈블리의 상세한 각 구성요소를 도시한다. 신호 처리기(10)는 클럭 레지스터(101), 클럭 선택기(102), 타이머(104), 제 1 비교기(105), 제 1 버퍼 레지스터(106) 및 신호 처리기(109)를 포함한다. 클럭 레지스터(101)는 제어신호(116)에 응답하여 클럭 선택기(102)에 의해 선택된 클럭신호에 대한 설정값을 저장한다.

클럭 선택기(102)는 클럭 레지스터(101)의 설정값에 기초하여 클럭신호(CS1 내지 CSn) 중 하나를 선택함으로써 타이머(104)에 선택된 클럭신호(103)를 제공한다. 타이머(104)는 선택된 클럭신호(103)에 기초하여 카운트한다.타이머(104)는 상기 카운트에 기초하여 카운트 신호를 제 1 비교기(105)에 전송하고 오버플로우 신호(107)를 신호 처리기(109) 및 제 1 버퍼 레지스터(106)에 전송한다.

제 1 비교기(105)는 그 내부에 제 1 버퍼 레지스터(106)로부터 공급되는 듀티 설정값을 저장하기 위한 내부 레지스터를 구비하고, PWM 신호의 현재 듀티를 결정한다. 제 1 비교기(105)는 타이머(104)에 의한 카운트를 내부 레지스터에 저장된 설정값과 비교하여, 타이머(104)에 의한 카운트가 듀티 설정값과 일치할 때 일치신호(108)를 생성한다.

일치신호(108)는 신호 처리기(109)로 공급된다. PWM 신호의 다음 듀티를 결정하는 제 1 버퍼 레지스터(106)의 설정값은 마이크로컴퓨터 등의 외부 신호 처리기를 이용하여 원하는 타이밍에서 업데이트 된다. 제 1 버퍼 레지스터(106)는 오버플로우 신호(107)의 생성시 다음 듀티의 설정값을 전송한다. 버퍼 레지스터는 PWM 신호용 듀티 데이터를 저장하기 위한 ROM 에 의해 이행된다.

출력단자(111)를 통해 외부 회로로 공급된 PWM 신호는 원하는 정현파 신호의 생성에 이용된다.

카운트 제어기(30)는 오버플로우 카운터(112), 제 2 비교기(113), 및 제 2 버퍼 레지스터(115)를 포함한다. 오버플로우 카운터(112)는 타이머(107)로부터 공급된 오버플로우 신호(107)에 응답하여, 연속적인 오버플로우 신호의 수를 카운트한다. 오버플로우 카운터(112)는 제 2 비교기(113)로부터 공급된 클럭전환 신호(다른 클럭신호를 선택하라는 지시)(114)에 의해 리셋되며, 제 2 비교기(113)는 오버플로우 카운터(112)에 의한 카운트를 제 2 비교기(113)내의 특정값과 비교하고 그 사이에 일치신호가 검출되면 클럭전환 신호(114)를 전송한다. 제 2 비교기(113)의 특정값은 소망의 정현파 신호의 단일 주기를 형성하는 PWM 펄스의 수와 동일하다.

제 2 버퍼 레지스터(115)는 클럭전환 신호(114)에 응답하여 제어신호(116)를 클럭소스(CS1 내지 CSn)들 중 클럭신호를 구체화하기 위한 클럭 레지스터(101)에 전송한다.

클럭신호용 설정값은, 클럭 선택기(102)에 의해 카운트 클럭신호(103)로써 선택되는 클럭소스(CS1 내지 CSn)들 중 하나의 순차적인 숫자를 제공한다. 선택된 클럭소스(CSm (1 ≤m ≤n))는 출력 PWM 신호로부터 생성된 원하는 정현파 신호의 주파수에 대응한다.

도 6 을 참조하면, 도 5 의 타이머 어셈블리의 동작에 있어서, 타이머(104)는 클럭 선택기(102)에 의해 클럭소스(CS1 내지 CSn)로부터 선택된 카운트 클럭신호(103)의 클럭펄스를 카운트한다. 타이머(104)는 본 예에서는 카운트 클럭신호(103)의 클럭펄스의 상승엣지에 응답한다. 타이머(104)는 타이머(104)에 의한 카운트의 오버플로우시, 즉 타이머(104)에 의한 카운트가 타이머(104)의 최대 카운트 'FF' 를 초과할 때, 오버플로우 신호(107)를 전송한다. 그후, 타이머(104)는 카운트 클럭신호(103)에 기초하여 '00' 으로부터 'FF'까지 카운트를 반복한다.

제 1 비교기(105)는 타이머(104)내의 카운트가 'FF' 에서 '00' 으로 떨어지는 타이밍에서 일치신호(108)를 전송하며, 그렇게 함으로써, 제 1 비교기(105)는 타이머(104)내의 카운트가 제 1 버퍼 레지스터(106)로부터 공급된 듀티 설정값을 초과할 때 일치신호를 생성한다.

제 1 버퍼 레지스터(106)는 오버플로우 신호(107)에 응답하여 다음 듀티에 대한 설정값을 제 1 비교기(105)로 전송함으로써, 제 1 비교기(105)의 내부 레지스터의 설정값을 업데이트 한다.

신호 처리기(109)는 오버플로우 신호(107) 및 일치신호(108)에 응답하여, PWM 신호(111)의 파형을 생성한다. PWM 신호(111)의 듀티는 정현파 신호의 일시적인 진폭에 해당한다.

오버플로우 카운터(112)도 그 카운트업을 위한 오버플로우 신호(107)의 상승엣지에 응답하고, 오버플로우 카운터(112)내의 카운트는 오버플로우 신호(107)의 상승엣지에서 증분된다.

제 2 비교기(113)는, 오버플로우 카운터(112)에 의해 카운터가 도 6 의 숫자 (10)₁₆으로써 예로 도시된 제 2 비교기(113)내의 설정값과 일치할 때 타임 인스탄트(T1)에서 클럭전환 신호(114)를 전송하며, (10)₁₆은 16 진법에서 10 이 카운트 되었음을 의미한다. 그후, 클럭전환 신호(114)는, 카운터(114)에 의한 카운트가 다음 오버플로우 신호(107)에 의해 증분될 때, 타임 인스탄트(T2)에서 하강한다.

제 2 버퍼 레지스터(115)는 클럭전환 신호(114)의 하강엣지에 응답하여, 다음 클럭신호(CSm)를 구체화하는 제어신호(116)를 클럭 레지스터(101)에 전송한다.

오버플로우 카운터(112)는 클럭전환 신호(114)의 하강엣지에 응답하여 오버플로우 신호(107)의 카운트를 리셋하고, 0 카운트로부터 오버플로우 신호(107)의 숫자를 카운트함으로써 다음 카운트업을 시작한다.

클럭 레지스터(101)는 제어신호(116)에 응답하여 타임 인스탄트(T2)에서 클럭소스(CSm)를 선택하기 위한 설정값을 변환한다. 따라서, T2 에서 클럭전환 신호(114)의 하강엣지와 동기하여 선택된 클럭신호(103)로써 클럭소스(CS1 내지 CSn)중 하나가 선택된다.

클럭소스(CS1 내지 CSn)중 하나를 선택하기 위한 설정값은, 제 2 버퍼 레지스터에 저장되기 전 적절한 타이밍에서 마이크로컴퓨터 등의 외부 장치에 의해 전환된다.

상기 실시예의 변형에 있어서, 제 2 버퍼 레지스터(115)의 설정값은 클럭전환 신호(114)의 상승엣지에서 클럭 레지스터(101)로 전송될 수도 있다. 이 경우에, 오버플로우 카운터(112)의 카운트가 (10)₁₆으로부터 (00)₁₆으로 변화되는 타임 인스탄트(T2)에서 클럭전환 신호(114)가 상승하고, 제 2 버퍼 레지스터의 설정값을 업데이트하기 위해, 오버플로우 카운터(112)는 클럭전환 신호(114)의 상승에 동기하여 리셋된다.

본 실시예의 타이머 어셈블리로부터의 PWM 신호(111) 출력을 이용하여 원하는 주파수를 갖는 정현파 신호의 파형을 생성하기 위해서는, PWM 신호는 단일 주기에 대한 정현파 신호의 파형에 대응하는 다수의 펄스 및 주기를 가져야 한다.

제 2 비교기(113)내의 설정값으로써 단일 주기에서 정현파 신호의 파형에 해당하는 PWM 펄스의 숫자를 구체화 함으로써, 정현파 신호의 단일 주기에 해당하는 다수의 PWM 펄스의 생성이 완료될 때 클럭전환 신호(114)가 생성된다.

따라서, 클럭전환 신호(114)는 정현파 신호의 각 주기에 대해 전송되어, 클럭소스 또는 다른 클럭소스를 선택한다. 원하는 타이밍에서 카운트 클럭신호(103)에 대한 설정값을 변경함으로써, 선택된 클럭신호(103) 뿐만 아니라 PWM 신호의 주기도 원하는 타이밍에서 변환될 수 있다.

또한, 원하는 PWM 펄스의 숫자에 해당하는 데이터를 제 1 비교기(105)에 제 1 버퍼 레지스터(106)를 통해 제공함으로써, 함께 도시되고 선택된 클럭신호(103)에 대응하는 출력 PWM 펄스로부터 도 7a 및 도 7b 에 도시된 정현파를 얻을 수 있다.

본 실시예에 따른 타이머 어셈블리로부터의 PWM 신호(111)는 클럭 선택기(102)에 의해 선택된 카운트 클럭신호(103)에 대응하는 연속적인 파형을 갖는다. 이는, 본 실시예의 타이머 어셈블리는 카운트를 위해 선택된 클럭신호가 변화하는 동안에 실시간으로 PWM 신호를 전송할 수 있다는 것을 의미한다.

타이머 어셈블리로부터의 PWM 신호 출력내의 PWM 펄스는, 실질적으로 도 4b 에 도시된 것과 같은 열화 없이 정밀한 파형을 갖는 고주파수의 정현파 신호를 제공한다.

제 1 버퍼 레지스터(106)는, 정현파 신호의 단일 주기에 대한 단일 정현파 신호의 일시적인 진폭에 기초하여 각 PWM 펄스의 듀티를 구체화 하는데 이용되는 데이터 테이블을 저장하기 위한 ROM 을 갖는다. 상기 데이터 테이블은 정현파 신호의 단일 주기에 대한 일시적인 진폭에 연관된 PWM 신호의 듀티 또는 펄스폭의 데이터를 테이블화 한다. 이와 관련하여, 종래의 타이머 어셈블리는, ROM 으로부터 듀티를 검색하면, ROM 내의 원하는 정현파 신호의 파형의 수에 대응하는 숫자의 데이터 테이블을 가져야만 한다. 본 실시예에 있어서는, 다른 주파수의 정현파 신호에 대응하는 클럭소스(CS1 내지 CSn)의 숫자가 공급되기만 하면, 본 실시예의 타이머 어셈블리는 단일 파형에 대한 데이터 테이블을 갖는것으로도 충분하다.

도 8 은 본 실시예의 타이머 어셈블리의 흐름도를 도시한다. 본 실시예에 있어서, 공정은 제 1 버퍼 레지스터(106)의 ROM 내에 메모리셀을 구체화하기 위한 어드레스를 증분하는 단계, ROM 으로부터 PWM 펄스의 듀티에 대한 데이터를 검색하는 단계, 및 검색된 데이터를 제 1 비교기(105)에 저장하는 단계를 포함한다. 종래의 타이머 어셈블리에 있어서는, PWM 신호의 단일 주기의 끝부분을 검출하는 단계 및 듀티 신호의 어드레스에 대한 변수를 계산하는 단계가 듀티 신호의 어드레스를 계산하는 단계 이전에 수행되었다. 본 실시예에 있어서는, 카운트 제어기(30)의 하드웨어 구조로 인해, PWM 신호의 단일 주기의 끝부분을 검출하는 단계가 필요하지 않다. 또한, 정현파 신호의 일시적인 진폭에 대응하는 PWM 신호의 듀티가 ROM 에 저장되어 있기 때문에, 오버플로우 신호(107)에 기초하여 이전 어드레스의 증분에 의해 ROM 의 어드레스를 얻을 수 있다. 이는 ROM 에 저장되어야 하는 데이터의 양이 적기 때문이다.

상기 실시예는 예로써만 개시되었기 때문에, 본 발명은 본 발명의 범위를 벗어나지 않는 범위내에서 당업자에 의해 용이하게 실시될 수 있는 상기 실시예 및 다양한 변형예에 제한되지 않는다.

본 발명에 따르면, 큰 규모의 타이머 어셈블리 회로를 수반하지 않고 다수의 정현파 파형의 생성용으로 다양한 PWM 신호를 제공할 수 있으며, PWM 신호의 더 높은 주파수의 경우에도 정밀한 파형을 제공할 수 있는 타이머 어셈블리가 제공된다.

Claims

제어신호 (116) 에 기초하여 복수의 클럭소스들 중 하나를 선택하기 위한 선택기 (102); 및 상기 클럭소스들 중 선택된 하나에서 클럭 펄스들을 카운트하여, 타이머 내의 카운트를 나타내는 카운트 신호 및 타이머내의 상기 카운트가 설정값을 초과하는 경우에는 오버플로우 신호 (107) 를 전송하는 타이머 (104) 를 구비하는 PWM 신호 생성기 (10) 를 포함하는 타이머 어셈블리에 있어서,

적어도 상기 오버플로우 신호 (107) 에 기초하여 PWM 신호 (111) 를 생성하는 신호 처리기 (109); 및

연속적인 상기 오버플로우 신호 (107) 의 수가 특정 수를 초과하는 경우에, 상기 오버플로우 신호 (107) 에 응답하여 상기 제어신호 (116) 를 전송하기 위한 카운트 제어기 (30) 를 포함하고,

상기 카운트 제어기(30)는 연속적인 오버플로우 신호 (107) 들을 카운트하기 위한 카운터(112), 상기 카운터 (112) 내의 카운트를 설정값과 비교하여 클럭전환 신호 (114) 를 전송하기 위한 비교기 (113), 및 상기 클럭전환 신호 (114) 에 응답하여 상기 제어신호 (116) 를 전송하기 위한 레지스터 (115) 를 구비하는 것을 특징으로 하는 타이머 어셈블리.
제 1 항에 있어서,

상기 PWM 신호 생성기 (10) 는, 상기 PWM 신호 (111) 내의 PWM 펄스들의 듀티들을 나타내는 듀티 데이터를 저장하기 위한 버퍼 레지스터 (106), 및

상기 타이머(104)내의 카운트와 상기 듀티 데이터를 비교하여, 상기 타이머 (104) 내의 카운트가 상기 듀티 데이터와 일치하는 경우 일치신호 (108) 를 전송하는 비교기(105)를 더 구비하고,

상기 신호 처리기 (109) 는 추가적으로 상기 일치신호에 기초하여 상기 PWM 신호를 생성하여 상기 PWM 신호의 듀티를 결정하는 것을 특징으로 하는 타이머 어셈블리.
제 2 항에 있어서,

상기 PWM 신호내의 PWM 펄스의 듀티는 상기 타이머(104)내의 0 카운트의 타임 인스탄트와 일치신호(108) 생성의 타임 인스탄트 사이의 시간 길이에 대응하는 것을 특징으로 하는 타이머 어셈블리.
삭제
제 1 항에 있어서,

상기 타이머(104)내의 상기 설정값은, 상기 PWM 신호로부터 생성된 정현파 신호의 단일 주기에 대응하는 상기 PWM 신호(111)내의 PWM 펄스들의 수와 동일한 것을 특징으로 하는 타이머 어셈블리.
제 1 항에 있어서,

상기 클럭소스들 중 상기 선택된 하나의 클럭소스가 상기 타이머(104)의 분해능 (Resolution) 을 결정하는 것을 특징으로 하는 타이머 어셈블리.
제 1 항에 있어서,

상기 PWM 신호의 주기는, 상기 타이머(104)내의 0 카운트의 타임 인스탄트와 상기 오버플로우 신호(107) 생성의 타임 인스탄트 사이의 시간 길이에 대응하는 것을 특징으로 하는 타이머 어셈블리.
제 1 항에 있어서,

상기 클럭소스들 중 상기 하나의 클럭소스의 선택은 상기 PWM 신호(111)와 동기되는 것을 특징으로 하는 타이머 어셈블리.