SU702506A1 - Широкодиапазонный калибратор фазовых сдвигов - Google Patents

Description

(54) ШИРОКОДИАПАЗОННЫЙ КАЛИБРАТОР ФАЗОВНХ СДВИГОВ

ство управлени  задаваемой разностью фаз, масштабные, сумматоры, к входам которых подключены выходы пересчетных схем и триггеры, входы раздельных запусков которых соединены с выходами разр дов пересчетных схем. Фазовый сдвиг между выходными сигнала ..., этого калибратора устанавливаетс  йзмен ениём кода, записываемого в Ьдин из делителей частоты, по отношению к другому. Выходнь квазисинусои- ... дальные напр жени  калибратора формируютс  методом суймй ЬтванйМ ссо6твёт , ствующими весами выходных напр жений : триггеров с раздельными запусками 2

Недостатком данного калибратора  вл етс  возмозкность изменени  фазового сдвига только дискретными ступен ми , при этом максимальна  частота выходных сигналов определ етс  выражением 2 .

Целью изобретени   вл етс  расшй- 20 рение частотногодиапазона при одновременном уменьшении дискретности установки фазового сдвига и расширение, функциональных возможностей.

Поставленна  цель достигаетс  тем, 25 что в калибратор фазовых сдвигов, содержащий широкодиапазонный генератор, выход которого подключен ко входам первого и второго делителей частоты, выходы которых поразр дно подключены 30 ко входам соответствующих цифро-ана оговых преобразователей, выход первого из которых  вл етс  первым выходом устройства, блок установки и контрол  фазового сдвига, вход син- 35 хронизации которого соединен с выхо- . дом первого делител  частоты, управл ющие входы блока установки и контрол  фазового сдвига подключены к установочным входам второго делител  часто- дд ты, введены блок синхронизации, сум-т матором, дополнительные делитель частоты , цифро-аналоговый преобразователь и блок установки фазового сдвига, причем промежуточный выход второго делител  частоты через последователь- 5 но соединенные блок синхронизации, дополнительные делитель частоты и цифро-аналоговый преобразователь соединен с первым входом сумматора, второй вход которого соединен с выходом 50 второго цифро-аналогового преобразовател , выходы дополнительного блока установки фазового сдвига подключены к управл ющим входам сумматора, выход которого  вл етс  вторым выходом уст- 55 ройства, кодовые выходы второго делител  частоты поразр дно подключены к соответствующим входам блока установки и контрол  фазового сдвига.

На чертеже представлена структур- 0 на  схема устройства. Широкодиапазонный калибратор фазовых сдвигрё содер-г жит широкодиапазонный генератор 1, делители 2, 3, частоты, дополнительный делитель 4 частоты, блрк 5 уста- 5

новки и контрол  фазового сдвига, состо щий из блока б установки фазового сдвига, регистра пам ти 7 и блока 8 сравнени  кодов, дополнительный блок 9 установки фазового сдвига, блок 10 синхронизации, цифро-аналоговые преобразователи 11, 12, дополнительный цифро-аналоговый преобразователь 13, сумматор 14.

Устройство работает следующим образом .. .

Сигнал частотой ff с выхода генератора 1 поступает на входы делите лей 2, 3 частоты, имеющих коэффициен делени  36-10, где п 0, 1, 2...Н выходах делителей 2 частоты формируюс , например, с помощью волнового деЛител , последовательности пр моуголных импульсов частоты з. / сдвинутые между собой во времени на целое число периодов сигнала генератора 1, Эти последовательности импульсов поступают на входы цифро-аналогового преобразовател  11, последовательно измен   уровень его выходного напр жени . В результате этого на выходе цифро-аналогового преобразовател  11 формируетс  синусоидальное напр жение и , поступающее на первый выход калибратора. Фаза этого напр жени  соответствует коду делител  частоты 2.

Аналогично формируетс  синусоидальное напр жение и. v-it sin

(llq. t + Чт) на выходе цифро-а налогового преобразовател  12. (4ц,.- фазовый сдвиг напр жени  Ug. по отношению к напр жению U). В момент переполнени  Делител  2, что соответствует нулевому значению фазы синусоидального напр жени  U. на первом выходе калибратора, код делител  частоты 3, равный фазе выходного сигнала U цифро-аналогового преобразовател  12, записываетс  в регистр пам ти 7 и с помощью блока 8 сравнени  кодов, сравниваетс  с кодом, задаваемым блоком установки фазовых сдвигов 6. Если коды не совпадают, то в момент переполнени  делител  частоты 2 производитс  установка кода, требуемого значени  фазового сдвига в делителе 3./

Фазовый сдвиг Ч,, между напр жени ми и, и цифро-аналоговых преобразователей 11 и 12 равен .

0;

код фазового сдвига, задаваемый блоком 6 установки фазового сдвига и измен ющийс  в пределах от О до 36-10 - 1;

Claims (2)

1.Авторское свидетельство СССР 371527, кл. G 01 R 25/00, 1971.

2.Авторское свидетельство СССР № 434332, кл. G 01 R 25/04, 1972.

П

Вых /

.

12

/J

j,

tL

I