CN109802637A - 一种具有正交差分输出的低功耗注入锁定二分频器 - Google Patents
一种具有正交差分输出的低功耗注入锁定二分频器 Download PDFInfo
- Publication number
- CN109802637A CN109802637A CN201910068108.7A CN201910068108A CN109802637A CN 109802637 A CN109802637 A CN 109802637A CN 201910068108 A CN201910068108 A CN 201910068108A CN 109802637 A CN109802637 A CN 109802637A
- Authority
- CN
- China
- Prior art keywords
- latch
- phase inverter
- divider
- power consumption
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种具有正交差分输出的低功耗注入锁定二分频器，涉及集成电路技术领域，包括第一锁存器Latch1、第二锁存器Latch2、第一电容C1、第二电容C2、电流源Idc、第一晶体管M1、第一电阻R1、第二电阻R2；第一锁存器Latch1、第二Latch2分别通过同相连接和反相连接的方式构成两级差分环振；第一晶体管M1的栅极和漏极相连后与电流源Idc的负极相连，源极接地；电阻R1、R2的一端分别与电流源Idc的负极相连，另一端与锁存器Latch1、Latch2的输入端相连；电容C1、C2的一端分别与输入信号Vin_p、Vin_n相连，另一端分别与锁存器Latch1、Latch2的输入端相连。本发明具有较低功耗、较低成本、较高输出电压幅度和较宽输入频率范围。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种具有正交差分输出的低功耗注入锁定二分频器。
背景技术
正交变频收发机中的混频器需要一组高频差分正交的I差分信号和Q差分信号，以用于频率转换，一般在射频锁相环产生的稳定频率信号基础上，通过二分频器产生正交的I差分信号和Q差分信号。常见二分频器需要满足以下几个要求：
(1)具有较低的功耗；
(2)具有较高的输出电压幅度；
(3)占用面积越小越好；
(4)输入频率范围较宽，可以补偿工艺角、电压、温度变化导致的输入频率范围偏移。
目前常用电流态逻辑(CML，Current Mode Logic)二分频器产生正交二分频信号，可承受的输入频率较高，但是输出电压幅度仅为几百毫伏，且功耗较高。带电感的注入锁定(Injection locked)二分频器具有较低功耗，但是需要高品质因数的片上电感，大面积电感无疑增加制造成本。就输入频率范围和输出幅度而言，常见二分频器都能满足蓝牙5.0收发机的指标要求，芯片功耗和成本是限制蓝牙5.0的主要瓶颈。
因此，本领域的技术人员致力于开发一种具有正交差分输出的低功耗注入锁定二分频器，使其具有较低功耗、较低成本、较高输出电压幅度和较宽输入频率范围。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是如何改进现有设计的不足，降低功耗，降低芯片制造成本，提高输出电压幅度，并使其具有较宽的输入频率范围以满足BLE 5.0的要求。
为实现上述目的，本发明提供了一种具有正交差分输出的低功耗注入锁定二分频器，其特征在于，包括第一锁存器Latch1、第二锁存器Latch2、第一电容C1、第二电容C2、电流源Idc、第一晶体管M1、第一电阻R1、第二电阻R2；
所述第一锁存器Latch1、所述第二锁存器Latch2分别通过同相连接和反相连接的方式构成两级差分环振；所述第一锁存器Latch1的von、vop端分别连接所述第二锁存器Latch2的vip、vin端，所述第一锁存器Latch1的vip、vin端分别连接所述第二锁存器Latch2的vop、von端；
所述晶体管M1的栅极和漏极相连后与所述电流源Idc的负极相连，所述晶体管M1的源极接地；
所述第一电阻R1的一端接所述电流源Idc的负极，另一端接所述第二锁存器Latch2的CLK端；所述第二电阻R2的一端接所述电流源Idc的负极，另一端接所述第一锁存器Latch1的CLK端；
所述第一电容C1的一端接第一输入信号Vin_p，另一端接所述第一锁存器Latch1的CLK端；所述第二电容C2的一端接第二输入信号Vin_n，另一端接所述第二锁存器Latch2的CLK端。
进一步地，所述第一电阻R1和所述第二电阻R2被设置为提供偏置电流。
进一步地，所述第一锁存器Latch1和所述第二锁存器Latch2的组成结构相同，均包括第二晶体管M2、第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4。
进一步地，所述第一反相器inv1、所述第二反相器inv2、所述第三反相器inv3、所述第四反相器inv4均包括PMOS晶体管和NMOS晶体管。
进一步地，所述第一输入信号Vin_p和所述第二输入信号Vin_n均为差分电压信号。
进一步地，所述第一输入信号Vin_p和所述第二输入信号Vin_n分别通过所述第一电容C1、所述第二电容C2耦合到所述第二晶体管M2的栅极，转换为差分电流信号。
进一步地，所述第一反相器inv1和所述第二反相器inv2构成放大对。
进一步地，所述第三反相器inv3和所述第四反相器inv4连接成交叉耦合形式的锁存对。
进一步地，所述第一反相器inv1、所述第二反相器inv2、所述第三反相器inv3、所述第四反相器inv4的宽长比均为2:1。
进一步地，所述第二晶体管M2被设置为在分频时工作在饱和区和亚阈值区的边缘。
与现有技术方案相比，本发明的有益技术效果在于：
(1)相比电流态逻辑分频器，本发明的二分频器不需要静态电流维持晶体管直流点的稳定，功耗较低。
(2)不需要高品质因数电感，结构简单，生产成本低；
(3)采用差分注入形式，比单端注入效率更高，有效输入频率范围更宽，且输出电压幅度接近电源电压。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是本发明的一个较佳实施例的电路结构图；
图2是本发明的一个较佳实施例的第一锁存器电路结构图；
图3是本发明的一个较佳实施例中第一反相器inv1和第二反相器inv4对应的电路交流小信号等效电路；
图4是本发明的一个较佳实施例中第二反相器inv2和第三反相器inv3对应的电路交流小信号等效电路。
具体实施方式
以下参考说明书附图介绍本发明的多个优选实施例，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。为了使图示更清晰，附图中有些地方适当夸大了部件的厚度。
如图1所示，本发明提出的一种具有正交差分输出的低功耗注入锁定二分频器包括第一锁存器Latch1、第二锁存器Latch2、第一电容C1、第二电容C2、电流源Idc、第一晶体管M1、第一电阻R1、第二电阻R2；
所述第一锁存器Latch1、所述第二锁存器Latch2分别通过同相连接和反相连接的方式构成两级差分环振；所述第一锁存器Latch1的von、vop端分别连接所述第二锁存器Latch2的vip、vin端，所述第一锁存器Latch1的vip、vin端分别连接所述第二锁存器Latch2的vop、von端；
所述晶体管M1的栅极和漏极相连后与所述电流源Idc的负极相连，所述晶体管M1的源极接地；
所述第一电阻R1的一端接所述电流源Idc的负极，另一端接所述第二锁存器Latch2的CLK端；所述第二电阻R2的一端接所述电流源Idc的负极，另一端接所述第一锁存器Latch1的C LK端；
所述第一电容C1的一端接第一输入信号Vin_p，另一端接所述第一锁存器Latch1的CLK端；所述第二电容C2的一端接第二输入信号Vin_n，另一端接所述第二锁存器Latch2的CLK端。
其中，电阻R1、R2提供直流偏置。所述第一输入信号Vin_p和所述第二输入信号Vin_n分别通过所述第一电容C1、所述第二电容C2耦合到所述第二晶体管M2的栅极，转换为差分电流信号。两级锁存器(Latch1和Latch2)分别通过同相连接和反相连接的方式构成两级差分环振，是分频器的核心，VO_IP、VO_IN与VO_QP、VO_QN分别是两组差分输出信号，具有正交正交相位关系。
如图2所示，是锁存器的电路结构。所述第一锁存器Latch1和所述第二锁存器Latch2的组成结构相同，均包括第二晶体管M2、第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4。所述第一反相器inv1、所述第二反相器inv2、所述第三反相器inv3、所述第四反相器inv4均包括PMOS晶体管和NMOS晶体管。所述第一反相器inv1和所述第二反相器inv2构成放大对，将vip、vin放大到von、vop输出。所述第三反相器inv3和所述第四反相器inv4连接成交叉耦合形式的锁存对，加快电平翻转并提供负阻使两级差分环振能够起振，起振保证了注入锁定二分频器能够稳定工作。
本发明所提技术方案的工作过程如下：
直流偏置网络给注入管M2提供栅极偏置电压，使其处于亚阈值和饱和区的边缘状态，差分电压输入信号Vin_p、Vin_n通过电容C1、C2耦合到注入管M2的栅极，转换为差分电流信号。由于两级锁存器(Latch1和Latch2)构成的差分环形振荡器通过电流维持振荡，振荡器频率最终锁定到差分电压信号的二分之一频率。由于差分环振采用了放大对和锁存对，振荡器内部节点电压可以接近电源电压，实现接近0～VDD输出摆幅，这对后级混频器工作在理想开关状态较为有利。
放大对(inv1和inv2)和锁存对(inv3和inv4)内部的晶体管宽长越大，驱动后级负载的能力越强，输入频率范围增加，但功耗增加。为实现较低功耗，在满足负载驱动能力的前提下，放大对和锁存对内的反相器晶体管应保持较小宽长比，且将放大对和锁存对的宽长关系设成2:1即可。
第二晶体管M2在分频时处于大信号周期稳定态，为降低功耗，应工作在饱和区和亚阈值区的边缘。如果晶体管宽长较大，到地的漏端寄生电容增加，注入信号的一部分通过电容流走，注入效率降低；但晶体管宽长比增加，电流镜导致的电流加大，两级环振的自谐振频率增加，注入锁定二分频器的输入频率范围整体往高频偏移。
本发明所提技术方案在工作时的功耗来源于两点：1.关键节点(包括四个正交输出节点)电平转换需要的充放电功耗；2.反相器内部PMOS和NMOS晶体管同时导通时电源到地的电流损耗。这两方面导致的总功耗远低于电流态逻辑二分频器。
本发明所提注入锁定二分频器的锁定范围和电流态逻辑二分频器的架构基本相似，以下针对锁定范围进行分析。第一锁存器Latch1和第二锁存器Latch2的电路交流小信号等效电路完全一致，以第一锁存器Latch1为例进行分析。如图3所示，是第一反相器inv1和第二反相器inv4对应的电路交流小信号等效电路。如图4所示，是第二反相器inv2和第三反相器inv3对应的电路交流小信号等效电路。其中，vip、vin是差分输入信号，vop、von是差分输出信号。Gm1是inv1中PMOS和NMOS的等效跨导，Gm2是inv4中PMOS和NMOS的等效跨导，Ro1是inv1中PMOS和NMOS的等效电阻，Ro2是inv4中PMOS和NMOS的等效电阻。
vop＝-(Gm2gvon+Gm1gvin)g(Ro1||Ro2)
von＝-(Gm2gvop+Gm1gvip)g(Ro1||Ro2)
A＝-(vop-von)/(vip-vin) (1)
则忽略节点电容时的单级锁存器增益为
A＝-Gm1(Ro1||Ro2)/[1+Gm2(Ro1||Ro2)] (2)
考虑到输出节点的电容Ctot最大，得到两级锁存器的传输函数为
注入锁定分频器的锁定频率范围是
其中，Δω表示锁定频率范围，也是注入锁定分频器的有效分频范围，ω0表示注入锁定分频器自谐振频率，Iin表示注入锁定分频器注入电流，Iosc表示注入锁定分频器自谐振电流。
对开环传输系统，有
上述式中，|H(jω)|是开环传输函数增益，φ(ω)是开环传输函数相位。。
将式(2)、式(4)、式(5)代入式(3)即得到锁定频率范围。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
Claims (10)
1.一种具有正交差分输出的低功耗注入锁定二分频器，其特征在于，包括第一锁存器Latch1、第二锁存器Latch2、第一电容C1、第二电容C2、电流源Idc、第一晶体管M1、第一电阻R1、第二电阻R2；
所述第一锁存器Latch1、所述第二锁存器Latch2分别通过同相连接和反相连接的方式构成两级差分环振；所述第一锁存器Latch1的von、vop端分别连接所述第二锁存器Latch2的vip、vin端，所述第一锁存器Latch1的vip、vin端分别连接所述第二锁存器Latch2的vop、von端；
所述晶体管M1的栅极和漏极相连后与所述电流源Idc的负极相连，所述晶体管M1的源极接地；
所述第一电阻R1的一端接所述电流源Idc的负极，另一端接所述第二锁存器Latch2的CLK端；所述第二电阻R2的一端接所述电流源Idc的负极，另一端接所述第一锁存器Latch1的CLK端；
所述第一电容C1的一端接第一输入信号Vin_p，另一端接所述第一锁存器Latch1的CLK端；所述第二电容C2的一端接第二输入信号Vin_n，另一端接所述第二锁存器Latch2的CLK端。
2.如权利要求1所述的具有正交差分输出的低功耗注入锁定二分频器，其特征在于，所述第一电阻R1和所述第二电阻R2被设置为提供偏置电流。
3.如权利要求1所述的具有正交差分输出的低功耗注入锁定二分频器，其特征在于，所述第一锁存器Latch1和所述第二锁存器Latch2的组成结构相同，均包括第二晶体管M2、第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4。
4.如权利要求3所述的具有正交差分输出的低功耗注入锁定二分频器，其特征在于，所述第一反相器inv1、所述第二反相器inv2、所述第三反相器inv3、所述第四反相器inv4均包括PMOS晶体管和NMOS晶体管。
5.如权利要求3所述的具有正交差分输出的低功耗注入锁定二分频器，其特征在于，所述第一输入信号Vin_p和所述第二输入信号Vin_n均为差分电压信号。
6.如权利要求6所述的具有正交差分输出的低功耗注入锁定二分频器，其特征在于，所述第一输入信号Vin_p和所述第二输入信号Vin_n分别通过所述第一电容C1、所述第二电容C2耦合到所述第二晶体管M2的栅极，转换为差分电流信号。
7.如权利要求3所述的具有正交差分输出的低功耗注入锁定二分频器，其特征在于，所述第一反相器inv1和所述第二反相器inv2构成放大对。
8.如权利要求3所述的具有正交差分输出的低功耗注入锁定二分频器，其特征在于，所述第三反相器inv3和所述第四反相器inv4连接成交叉耦合形式的锁存对。
9.如权利要求3所述的具有正交差分输出的低功耗注入锁定二分频器，其特征在于，所述第一反相器inv1、所述第二反相器inv2、所述第三反相器inv3、所述第四反相器inv4的宽长比均为2:1。
10.如权利要求3所述的具有正交差分输出的低功耗注入锁定二分频器，其特征在于，所述第二晶体管M2被设置为在分频时工作在饱和区和亚阈值区的边缘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910068108.7A CN109802637A (zh) | 2019-01-24 | 2019-01-24 | 一种具有正交差分输出的低功耗注入锁定二分频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910068108.7A CN109802637A (zh) | 2019-01-24 | 2019-01-24 | 一种具有正交差分输出的低功耗注入锁定二分频器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109802637A true CN109802637A (zh) | 2019-05-24 |
Family
ID=66560349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910068108.7A Pending CN109802637A (zh) | 2019-01-24 | 2019-01-24 | 一种具有正交差分输出的低功耗注入锁定二分频器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109802637A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111726139A (zh) * | 2020-06-17 | 2020-09-29 | 广州昂瑞微电子技术有限公司 | 一种除二分频电路及蓝牙收发机 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777871A (zh) * | 2009-01-09 | 2010-07-14 | 复旦大学 | 一种注入锁定分频器 |
| CN102291103A (zh) * | 2011-07-05 | 2011-12-21 | 浙江大学 | 动态体偏置型c类反相器及其应用 |
| CN202178757U (zh) * | 2011-08-18 | 2012-03-28 | 天津朗波微电子有限公司 | 一种用于本振产生电路的除二分频器 |
| CN104202048A (zh) * | 2014-08-27 | 2014-12-10 | 中国科学技术大学 | 一种宽带全集成锁相环频率综合器 |
| WO2015042814A1 (en) * | 2013-09-25 | 2015-04-02 | Huawei Technologies Co., Ltd. | Wideband injection locked frequency multipliers, oscillators and dividers using higher order lc resonant tank |
| CN104620503A (zh) * | 2013-06-11 | 2015-05-13 | 华为技术有限公司 | 高速锁存器 |
-
2019
- 2019-01-24 CN CN201910068108.7A patent/CN109802637A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777871A (zh) * | 2009-01-09 | 2010-07-14 | 复旦大学 | 一种注入锁定分频器 |
| CN102291103A (zh) * | 2011-07-05 | 2011-12-21 | 浙江大学 | 动态体偏置型c类反相器及其应用 |
| CN202178757U (zh) * | 2011-08-18 | 2012-03-28 | 天津朗波微电子有限公司 | 一种用于本振产生电路的除二分频器 |
| CN104620503A (zh) * | 2013-06-11 | 2015-05-13 | 华为技术有限公司 | 高速锁存器 |
| WO2015042814A1 (en) * | 2013-09-25 | 2015-04-02 | Huawei Technologies Co., Ltd. | Wideband injection locked frequency multipliers, oscillators and dividers using higher order lc resonant tank |
| CN104202048A (zh) * | 2014-08-27 | 2014-12-10 | 中国科学技术大学 | 一种宽带全集成锁相环频率综合器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111726139A (zh) * | 2020-06-17 | 2020-09-29 | 广州昂瑞微电子技术有限公司 | 一种除二分频电路及蓝牙收发机 |
| CN111726139B (zh) * | 2020-06-17 | 2022-02-01 | 广州昂瑞微电子技术有限公司 | 一种除二分频电路及蓝牙收发机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8933745B2 (en) | Transconductance-enhancing passive frequency mixer | |
| CN103066942B (zh) | 一种超低功耗快速启动晶体振荡器电路 | |
| US7656205B2 (en) | Dual-injection locked frequency dividing circuit | |
| US7961058B2 (en) | Frequency divider using an injection-locking-range enhancement technique | |
| JP2006121435A (ja) | 発振器、通信装置 | |
| CN103095217A (zh) | 低相位噪声压控振荡器 | |
| CN109802637A (zh) | 一种具有正交差分输出的低功耗注入锁定二分频器 | |
| WO2018010180A1 (zh) | 一种振荡器 | |
| CN101931396B (zh) | 带钟控晶体管的预分频器 | |
| LU101285B1 (en) | Switchable dual-core injection-locked frequency divider with wide locking range | |
| Motoyoshi et al. | 43μW 6GHz CMOS Divide-by-3 Frequency Divider based on three-phase harmonic injection locking | |
| Neeraja et al. | Review of Ultra Low Power Receiver Front-end Designs | |
| Zhang et al. | A 27.9–53.5-GHz transformer-based injection-locked frequency divider with 62.9% locking range | |
| Wu et al. | Divide-by-three injection-locked frequency divider combined with divide-by-two locking | |
| CN107395124A (zh) | 一种太赫兹平衡式二倍频器 | |
| CN107070405A (zh) | 一种振荡器装置 | |
| CN102710260B (zh) | 一种低功耗宽锁定范围的除四注入锁定分频器电路 | |
| CN204013484U (zh) | 一种新型低电压分频器 | |
| CN214959450U (zh) | 基于改进体偏置技术的差分Colpitts FBAR振荡器电路 | |
| CN207926527U (zh) | 一种可变结构压控振荡器 | |
| CN113114168A (zh) | 基于改进体偏置技术的差分colpitts FBAR振荡器电路及方法 | |
| CN207184425U (zh) | 一种太赫兹平衡式二倍频器 | |
| Jang et al. | Current reused 8: 1 injection locked frequency divider using unbalanced ring oscillator frequency divider | |
| CN105743496A (zh) | 一种工作在近阈值电源电压下的数控振荡器 | |
| CN217240688U (zh) | 二分频闩锁及二分频器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |