CN107743025B - 一种用于芯片电路的超低压两级环形压控振荡器 - Google Patents

一种用于芯片电路的超低压两级环形压控振荡器 Download PDF

Info

Publication number
CN107743025B
CN107743025B CN201711197763.XA CN201711197763A CN107743025B CN 107743025 B CN107743025 B CN 107743025B CN 201711197763 A CN201711197763 A CN 201711197763A CN 107743025 B CN107743025 B CN 107743025B
Authority
CN
China
Prior art keywords
nmos transistor
voltage
pmos transistors
controlled oscillator
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711197763.XA
Other languages
English (en)
Other versions
CN107743025A (zh
Inventor
蔡水河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Xinsheng Semiconductor Technology Co ltd
Original Assignee
Changzhou Xinsheng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Xinsheng Semiconductor Technology Co ltd filed Critical Changzhou Xinsheng Semiconductor Technology Co ltd
Priority to CN201711197763.XA priority Critical patent/CN107743025B/zh
Publication of CN107743025A publication Critical patent/CN107743025A/zh
Priority to KR1020180038735A priority patent/KR102001902B1/ko
Priority to US15/944,811 priority patent/US10411679B2/en
Priority to JP2018001414U priority patent/JP3217818U/ja
Application granted granted Critical
Publication of CN107743025B publication Critical patent/CN107743025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种用于芯片电路的超低压两级环形压控振荡器，其特征在于，包括两级延迟单元，所述振荡器包括两个首尾相接的延迟单元，通过调节延迟单元的延迟时间调整工作频率；延迟单元包括PMOS晶体管M1、M2、M3、M4，NMOS管M5、M6、M7、M8，及负载电容CL。本发明两级环形压控振荡器，采用衬底前馈偏置结构，降低晶体管阈值电压，降低电源电压，减小功耗，同时具有较大的调谐范围，特别适合于低电源电压工作的系统。

Description

一种用于芯片电路的超低压两级环形压控振荡器
技术领域
本发明涉及振荡器技术领域，更具体地说，涉及一种用于芯片电路的超低压两级环形压控振荡器。
背景技术
压控振荡器是模拟电路和数字电路的重要组成模块。压控振荡器有很多种不同的实现方式，环形振荡器与传统的LC振荡器相比，占用更小的芯片面积并且具有更大的调节范围。如果环形振荡器由两级延迟构成，那么它能够在高频下工作，并且提供正交输出。
现代CMOS工艺中，技术特征尺寸和电源电压需要成比例缩小以维持器件的稳定性。对于环形振荡器来说，由于晶体管的高阈值电压，它很难在0.5V的电源电压下正常工作。MOS晶体管的衬底连接正向偏置是降低晶体管阈值电压的有效方法。在设计中，衬底正向偏置技术被应用于带有局部正反馈的延迟单元中。
因此，现有技术亟待有很大的进步。
发明内容
本发明解决的技术问题在于，针对现有技术的上述的缺陷，提供一种用于芯片电路的超低压两级环形压控振荡器，包括：包括两个首尾相接的延迟单元，所述振荡器通过调节延迟单元的延迟时间调整工作频率；延迟单元包括PMOS晶体管M1、M2、M3、M4，NMOS管M5、M6、M7、M8，及负载电容CL。
在本发明所述的超低压两级环形压控振荡器中，PMOS晶体管M2、M4的衬底接地，PMOS晶体管M1、M3的衬底连接控制电压Vc，PMOS晶体管M1、M3的栅极接地，PMOS晶体管M1、M3源极接VDD，PMOS晶体管M1、M3漏极连接PMOS晶体管M2、M4的栅极和漏极；NMOS晶体管M5和NMOS晶体管M6分别作为延迟单元的正相和反相差分输入端，NMOS晶体管M7和NMOS晶体管M8的源漏极分别与NMOS晶体管M5和NMOS晶体管M6的源漏极相连，NMOS晶体管M7栅极接NMOS晶体管M6的漏极，NMOS晶体管M8的栅极接NMOS晶体管M5的漏极；NMOS晶体管M5的漏极作为反相输出端，NMOS晶体管M6的漏极作为正相输出端，输出端接负载电容CL；NMOS晶体管的衬底端连接偏置电压VB。
实施本发明的用于芯片电路的超低压两级环形压控振荡器，具有以下有益效果：采用衬底正向偏置结构，降低晶体管阈值电压，降低电源电压，减小功耗；两级结构，电路结构简单，面积较小，易于实现与集成；与LC振荡器结构相比，两级环形振荡器电路具有大的调谐范围。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1MOS管阈值电压随衬底偏置电压变化示意图；
图2为超低压两级环形压控振荡器VCO结构图；
图3为超低压两级环形压控振荡器延迟单元结构图；
图4为压控振荡器频率随控制电压变化示意图。
具体实施方式
请参阅图1，为MOS管阈值电压随衬底偏置电压变化示意图。衬底正向偏置技术可以有效降低了MOS晶体管的阈值电压。
以0.18um RF CMOS工艺为例，NMOS和PMOS晶体管的阈值电压约+/-0.5V，当电源电压为0.5V时，这个阈值电压会大大限制电路的性能。通过正向偏置MOS晶体管的衬底能够降低阈值电压。在0.18um RF CMOS工艺下，通过使用深N阱来将敏感的模拟电路与衬底噪声隔离，所以不管是衬底连接的NMOS晶体管还是PMOS晶体管都可以通过衬底正向偏置降低阈值电压。
衬底正向偏置的PMOS晶体管阈值电压(Vthp)可以表示为：
|Vthp0|是源衬电压(Vsb)为0时的|Vthp|,γ是体效应系数,是费米势。因此，阈值电压|Vth|随着Vsb的增加而减小，PMOS晶体管阈值电压随衬底偏置电压变化如图1所示。由图1可知，当PMOS晶体管的衬底偏置电压从500mV到0V变化时，PMOS晶体管的阈值电压从-500mV到-366mV变化。当NMOS晶体管的衬底偏置电压Vc从0V到0.5V变化时，NMOS晶体管的阈值电压(Vthn)从531mV到423mV变化。这对MOS晶体管工作在超低电源电压下十分有效。
请参阅图2，为超低压两级环形压控振荡器VCO结构图，由两个首尾相接的、相同的延迟单元组成。
请参阅图3，为超低压两级环形压控振荡器延迟单元结构图。延迟单元包括PMOS晶体管M1、M2、M3、M4，NMOS管M5、M6、M7、M8，及负载电容CL。本发明提出设计的环形振荡器，具体实施时基于0.18um RF工艺进行设计。PMOS晶体管M2、M4的衬底接地，PMOS晶体管M1、M3的衬底连接控制电压Vc，PMOS晶体管M1、M3的栅极接地，PMOS晶体管M1、M3源极接VDD，PMOS晶体管M1、M3漏极连接PMOS晶体管M2、M4的栅极和漏极；NMOS晶体管M5和NMOS晶体管M6分别作为延迟单元的正相和反相差分输入端，NMOS晶体管M7和NMOS晶体管M8的源漏极分别与NMOS晶体管M5和NMOS晶体管M6的源漏极相连，NMOS晶体管M7栅极接NMOS晶体管M6的漏极，NMOS晶体管M8的栅极接NMOS晶体管M5的漏极；NMOS晶体管M5的漏极作为反相输出端，NMOS晶体管M6的漏极作为正相输出端，输出端接负载电容CL；NMOS晶体管的衬底端连接偏置电压VB。
请参阅图4，为压控振荡器频率随控制电压变化示意图。图4给出了控制电压变化时，压控振荡器的频率变化范围。从图4可以看出，当控制电压Vc从0V到0.5V变化时，该VCO的工作频率调节范围是从392MHz到88MHz，VCO增益为-608MHz/V。
本发明通过以上实施例的设计，可以做到采用衬底正向偏置结构，降低晶体管阈值电压，降低电源电压，减小功耗；两级结构，电路结构简单，面积较小，易于实现与集成。
本发明是根据特定实施例进行描述的，但本领域的技术人员应明白在不脱离本发明范围时，可进行各种变化和等同替换。此外，为适应本发明技术的特定场合，可对本发明进行诸多修改而不脱离其保护范围。因此，本发明并不限于在此公开的特定实施例，而包括所有落入到权利要求保护范围的实施例。

Claims (1)

1.一种用于芯片电路的超低压两级环形压控振荡器，其特征在于，包括两个首尾相接的延迟单元，所述振荡器通过调节延迟单元的延迟时间调整工作频率；延迟单元包括PMOS晶体管M1、M2、M3、M4，NMOS管M5、M6、M7、M8，及负载电容CL；其中，PMOS晶体管M2、M4的衬底接地，PMOS晶体管M1、M3的衬底连接控制电压Vc，PMOS晶体管M1、M3的栅极接地，PMOS晶体管M1、M3源极接VDD，PMOS晶体管M1、M3漏极连接PMOS晶体管M2、M4的栅极和漏极；NMOS晶体管M5和NMOS晶体管M6分别作为延迟单元的正相和反相差分输入端，NMOS晶体管M7和NMOS晶体管M8的源漏极分别与NMOS晶体管M5和NMOS晶体管M6的源漏极相连，NMOS晶体管M7栅极接NMOS晶体管M6的漏极，NMOS晶体管M8的栅极接NMOS晶体管M5的漏极；NMOS晶体管M5的漏极作为反相输出端，NMOS晶体管M6的漏极作为正相输出端，输出端接负载电容CL；NMOS晶体管的衬底端连接偏置电压VB。
CN201711197763.XA 2017-11-27 2017-11-27 一种用于芯片电路的超低压两级环形压控振荡器 Active CN107743025B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201711197763.XA CN107743025B (zh) 2017-11-27 2017-11-27 一种用于芯片电路的超低压两级环形压控振荡器
KR1020180038735A KR102001902B1 (ko) 2017-11-27 2018-04-03 칩 회로용 초저압 이단 환형 전압 제어 발진기
US15/944,811 US10411679B2 (en) 2017-11-27 2018-04-04 Ultra-low voltage two-stage ring voltage-controlled oscillator applied to chip circuit
JP2018001414U JP3217818U (ja) 2017-11-27 2018-04-17 チップ回路用の超低圧二段リング型電圧制御発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711197763.XA CN107743025B (zh) 2017-11-27 2017-11-27 一种用于芯片电路的超低压两级环形压控振荡器

Publications (2)

Publication Number Publication Date
CN107743025A CN107743025A (zh) 2018-02-27
CN107743025B true CN107743025B (zh) 2024-07-12

Family

ID=61239013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711197763.XA Active CN107743025B (zh) 2017-11-27 2017-11-27 一种用于芯片电路的超低压两级环形压控振荡器

Country Status (4)

Country Link
US (1) US10411679B2 (zh)
JP (1) JP3217818U (zh)
KR (1) KR102001902B1 (zh)
CN (1) CN107743025B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108768389B (zh) * 2018-04-26 2020-06-05 清华大学 一种用于锁相环中的多频带两级环形压控振荡器
CN112886927B (zh) * 2021-01-11 2022-12-06 西安电子科技大学 宽频带注入锁定分频器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104202048A (zh) * 2014-08-27 2014-12-10 中国科学技术大学 一种宽带全集成锁相环频率综合器
CN207442806U (zh) * 2017-11-27 2018-06-01 常州欣盛微结构电子有限公司 一种用于芯片电路的超低压两级环形压控振荡器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283992A (ja) * 1992-04-01 1993-10-29 Nec Ic Microcomput Syst Ltd 遅延回路
KR100657839B1 (ko) * 2004-05-31 2006-12-14 삼성전자주식회사 전원 전압의 노이즈에 둔감한 딜레이 셀
US8610478B1 (en) * 2006-09-19 2013-12-17 Cypress Semiconductor Corporation Differential delay cell with low power, low jitter, and small area
JP4871753B2 (ja) * 2007-02-20 2012-02-08 エルピーダメモリ株式会社 電圧制御発振回路
TW200840226A (en) * 2007-03-22 2008-10-01 Univ Nat Taiwan Science Tech Injection locked frequency divider
JP5536584B2 (ja) * 2010-08-06 2014-07-02 オリンパス株式会社 時間検出回路、ａｄ変換器、および固体撮像装置
JP2010273386A (ja) * 2010-08-16 2010-12-02 Renesas Electronics Corp 電圧制御発振器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104202048A (zh) * 2014-08-27 2014-12-10 中国科学技术大学 一种宽带全集成锁相环频率综合器
CN207442806U (zh) * 2017-11-27 2018-06-01 常州欣盛微结构电子有限公司 一种用于芯片电路的超低压两级环形压控振荡器

Also Published As

Publication number Publication date
KR102001902B1 (ko) 2019-10-01
US10411679B2 (en) 2019-09-10
CN107743025A (zh) 2018-02-27
KR20190062116A (ko) 2019-06-05
JP3217818U (ja) 2018-09-06
US20190165772A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
US9431959B2 (en) Crystal oscillator
CN106100633B (zh) 一种晶体振荡器驱动电路
CN108306637B (zh) 一种采用双路电压控制压控振荡器的电荷泵锁相环
CN107743025B (zh) 一种用于芯片电路的超低压两级环形压控振荡器
US20150214932A1 (en) Duty ratio correction circuit and phase synchronization circuit
CN106961277B (zh) 一种低功率高性能的vco电路
CN109104155B (zh) 一种流控松弛振荡器
CN108449083B (zh) 一种自适应易启动的振荡器幅度控制电路
CN113162707A (zh) 一种应用于射频信号接收机的中频直流失调校准dcoc电路
CN108983858B (zh) 一种高电源抑制比耗尽基准电压源
TWI653821B (zh) 用於芯片電路的超低壓環形壓控震盪器
WO2022100755A1 (zh) 一种低温漂环形振荡器、芯片及通信终端
CN112953416B (zh) 一种宽工作电压的cmos射频放大器
CN207442806U (zh) 一种用于芯片电路的超低压两级环形压控振荡器
Wu et al. A low-voltage and temperature compensated ring VCO design
US7928810B2 (en) Oscillator arrangement and method for operating an oscillating crystal
TWM567999U (zh) Ultra-low voltage toroidal voltage controlled oscillator for chip circuits
Dani et al. Design and characterization of bulk driven MOS varactor based VCO at near threshold regime
Lozada et al. A charge pump with a 0.32% of current mismatch for a high speed PLL
CN110719070A (zh) 一种基于动态阈值技术的低功耗压控振荡器
Nimeesha et al. Power efficient high speed adaptive biased operational amplifier
CN112241190B (zh) 一种中高频晶体驱动电路
CN109981081B (zh) 振荡电路及振荡器
US7994869B2 (en) Current-controlled hysteretic oscillator
Zhang et al. High-Gain and Fast-Setting OTA for high Speed and high Resolution ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 213000 No. 51-1 Dongfang East Road, Wujin District, Changzhou City, Jiangsu Province

Applicant after: Changzhou Xinsheng Semiconductor Technology Co.,Ltd.

Address before: 213000 No. 51-1 Dongfang East Road, Wujin District, Changzhou City, Jiangsu Province

Applicant before: Changzhou Xinsheng Semiconductor Co.,Ltd.

Address after: 213000 No. 51-1 Dongfang East Road, Wujin District, Changzhou City, Jiangsu Province

Applicant after: Changzhou Xinsheng Semiconductor Co.,Ltd.

Address before: 213000 No. 51-1 Dongfang East Road, Changzhou City, Jiangsu Province

Applicant before: APLUS SEMICONDUCTOR TECHNOLOGIES Co.,Ltd.

GR01 Patent grant
GR01 Patent grant