CN109981081B - 振荡电路及振荡器 - Google Patents
振荡电路及振荡器 Download PDFInfo
- Publication number
- CN109981081B CN109981081B CN201910263655.0A CN201910263655A CN109981081B CN 109981081 B CN109981081 B CN 109981081B CN 201910263655 A CN201910263655 A CN 201910263655A CN 109981081 B CN109981081 B CN 109981081B
- Authority
- CN
- China
- Prior art keywords
- switch tube
- switch
- inverter
- control
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/021—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of more than one type of element or means, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
Landscapes
- Amplifiers (AREA)
Abstract
Description
技术领域
本申请涉及电路技术领域,特别是涉及一种振荡电路及振荡器。
背景技术
振荡电路是一种可以产生固定频率的时钟电路,CMOS(Complementary MetalOxide Semiconductor,互补金属氧化物半导体)环形振荡电路具有结构简单、易于集成和调谐范围宽等优点,被广泛应用于各种片上集成系统。随着CMOS工艺水平的不断提高,越来越低的供电电压和深亚微米效应的影响对CMOS环形振荡电路的设计带来更大的挑战。
振荡电路的线性度和控制电压调节范围两个指标是相互矛盾的,在传统的振荡电路中,若要获得较高的控制电压调节范围则会使振荡电路的线性度降低,这与人们所追求的高线性度和宽控制电压调节范围相违背。因此,传统的振荡电路具有线性度低的缺点。
发明内容
基于此,有必要针对传统的振荡电路输出可靠性差的问题,提供一种振荡电路及振荡器。
一种振荡电路,包括:运算放大电路、电阻R1、电阻R2、电阻R3、开关管M1、开关管M2、电容C1和延迟电路,所述运算放大电路的正向输入端用于连接外部电源,所述运算放大电路的输出端连接所述开关管M1的控制端,所述开关管M1的输入端连接所述电阻R1的一端,所述电阻R1的另一端用于连接外部电源,所述开关管M1的输出端连接所述电阻R2的一端且公端连接所述运算放大电路的反向输入端,所述电阻R2的另一端接地,所述电容C1的一端连接所述开关管M2的控制端,所述电容C1的另一端连接所述电阻R1的另一端,所述开关管M2的输入端连接所述电阻R3的一端,所述电阻R3的另一端连接所述电容C1的另一端,所述开关管M1的控制端连接所述开关管M2的控制端,所述开关管M2的输出端连接所述延迟电路。
在一个实施例中,所述运算放大电路包括偏置电路和放大电路,所述偏置电路用于连接外部电源,所述偏置电路连接所述放大电路,所述放大电路的输出端连接所述开关管M1的控制端,所述放大电路的反向输入端连接所述开关管M1的输出端。
在一个实施例中,所述偏置电路包括开关管M3、开关管M4、电阻R4和电阻R5,所述开关管M3的输入端用于连接外部电源,所述开关管M3的输出端连接所述开关管M4的输入端,所述开关管M3的控制端连接所述放大电路,所述开关管M4的输出端连接所述开关管M3的控制端,所述开关管M4的输出端连接所述电阻R4的一端,所述电阻R4的另一端连接所述开关管M4的控制端,所述电阻R4的另一端连接所述电阻R5的一端,所述电阻R5的另一端接地,所述开关管M4的控制端连接所述放大电路。
在一个实施例中,所述放大电路包括开关管M5、开关管M6、开关管M7、开关管M8、开关管M9、开关管M10、开关管M11、开关管M12、开关管M13和开关管M14,所述开关管M5的控制端连接所述开关管M3的控制端,所述开关管M5的输入端连接外部电源,所述开关管M5的输出端连接所述开关管M6的输入端,所述开关管M6的控制端连接所述开关管M4的控制端,所述开关管M6的输出端连接所述开关管M7的输入端,所述开关管M6的输出端连接所述开关管M8的输入端,所述开关管M7的控制端连接输入电源,所述开关管M8的控制端连接输入电源,所述开关管M9的输入端连接外部电源,所述开关管M9的控制端连接开关管M10的控制端,所述开关管M10的输入端连接外部电源,所述开关管M9的输出端连接所述开关管M11的输入端,所述开关管M9的输出端连接所述开关管M9的控制端,所述开关管M11的输出端接地,所述开关管M11的控制端连接所述开关管M12的控制端,所述开关管M12输入端连接所述开关管M7的输出端,所述开关管M12的控制端连接所述开关管M12的输入端,所述开关管M12的输出端接地,所述开关管M10的输出端连接所述开关管M13的输入端且公共端连接所述延迟电路,所述开关管M13的输出端接地,所述开关管M13的控制端连接所述开关管M14的控制端,所述开关管M14的输入端连接所述开关管M8的输出端,所述开关管M14的输出端接地,所述开关管M14的控制端连接所述开关管M14的输入端。
在一个实施例中,所述延迟电路包括延迟单元和档位选择单元,所述延迟单元连接所述开关管M2的输出端,所述延迟单元连接所述档位选择单元,所述档位选择单元连接所述开关管M2的输出端。
在一个实施例中,所述延迟单元的数量为三个或三个以上,所述档位选择单元的数量与所述延迟单元的数量一致。
在一个实施例中,所述延迟单元包括反相器P1、反相器P2、反相器P3、反相器P4、电容C2和电容C3,所述反相器P1的控制端用于接入控制信号,所述反相器P4的控制端用于接入控制信号,所述反相器P1的输出端连接所述反相器P2的输出端,所述反相器P2的输出端连接所述反相器P3的控制端,所述反相器P3的输出端连接所述反相器P4的输出端,所述反相器P2的输入端连接所述反相器P4的输出端,所述电容C2的一端连接所述反相器P3的输出端,所述电容C2的另一端接地,所述电容C3的一端连接所述电容C3的另一端接地,所示反相器P1、反相器P2、反相器P3和反相器P4的输入端分别连接所述开关管M2的输出端,所述反相器P1、反相器P2、反相器P3和反相器P4的接地端分别接地。
在一个实施例中,所述档位选择单元包括开关管M15、开关管M16、开关管M17、开关管M18、开关管M19和开关管M20,所述开关管M15和所述开关管M16的控制端用于接入档位选择信号,所述开关管M15的输入端连接所述反相器P3的控制端,所述开关管M17和所述开关管M18的控制端分别连接所述开关管M15的输出端,所述开关管M17的输入端与输出端均连接所述开关管M2的输出端,所述开关管M18的输入端与输出端均接地,所述开关管M19和所述开关管M20的控制端分别连接所述开关管M16的输出端,所述开关管M16的输入端连接所述反相器P3的输出端,所述开关管M19的输入端与输出端分别连接所述开关管M2的输出端,所述开关管M20的输入端与输出端均接地。
在一个实施例中,所述反相器P1、所述反相器P2、所述反相器P3和所述反相器P4的结构一致,包括开关管M21和开关管M22,所述开关管M21的控制端连接所述开关管M22的控制端,且均用于输入控制信号,所述开关管M21的输入端连接所述开关管M2的输出端,所述开关管M21的输出端连接所述开关管M22的输入端并作为输出端,所述开关管M22的输出端接地。
一种振荡器,包括上述的振荡电路。
上述振荡器及振荡电路,在运算放大电路的反向输入端设置有由电阻R1、电阻R2、电阻R3、开关管M1、开关管M2和电容C1构成的电流-电压负反馈电路,通过运算放大电路和电流-电压负反馈电路的结合使用,根据运算放大电路的钳位作用,使得外部电源传输到运算放大电路的控制电压VBN近似等于运算放大电路的输出电压,运算放大电路的输出电压与电阻R1相互作用,形成与控制电压VBN成正比的漏电流,根据公式可得,对于开关管M1,由于漏电流大小已经由控制电压VBN和电阻R1确定,因此栅源电压VGS大小确定,从而栅极电压VBP大小确定,VBP同时为开关管M2的栅极提供电压,则有开关管M1和开关管M2的漏电流大小相等,且漏电流大小与振荡电路的控制电压VBN成正比。通过运算放大电路的钳位作用以及开关管的电流特性,将振荡电路的控制电压VBN转化为与之成正比的电流IB_ICO,进而控制振荡电路的振荡频率,提高了振荡电路的线性度。同时,避免了由于MOS管的阈值电压过大,使得控制电压VBN的变化范围过小,出现需要较大的振荡电路增益的现象。
附图说明
图1为一实施例中振荡电路结构示意图;
图2为一实施例中振荡电路的运算放大电路结构示意图;
图3为一实施例中振荡电路的延迟电路结构示意图;
图4为一实施例中振荡电路的波特图;
图5为一实施例中运算放大电路的波特图;
图6为一实施例中振荡电路的输出频率示意图;
图7为一实施例中振荡电路的线性拟合曲线示意图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
请参阅图1,一种振荡电路,包括:运算放大电路100、电阻R1、电阻R2、电阻R3、开关管M1、开关管M2、电容C1和延迟电路200,运算放大电路100的正向输入端用于连接外部电源,运算放大电路100的输出端连接开关管M1的控制端,开关管M1的输入端连接电阻R1的一端,电阻R1的另一端用于连接外部电源,开关管M1的输出端连接电阻R2的一端且公端连接运算放大电路100的反向输入端,电阻R2的另一端接地,电容C1的一端连接开关管M2的控制端,电容C1的另一端连接电阻R1的另一端,开关管M2的输入端连接电阻R3的一端,电阻R3的另一端连接电容C1的另一端,开关管M1的控制端连接开关管M2的控制端,开关管M2的输出端(即图示SNW)连接延迟电路200。
具体地,在小工艺尺寸下,MOS管的栅极变薄,由于MOS管的导通阈值通常较大,并且小工艺尺寸下的电源电压较小,这就意味着如果使用电压控制振荡电路,则控制电压的变化范围将会受到限制,需要较大的振荡电路增益才能实现需要的振荡频率范围,但电路会出现较差的线性度和噪声特性。因此,为了获得较好的线性度,本申请通过运算放大电路100、电阻R1、电阻R2、电阻R3、开关管M1、开关管M2和电容C1构成一种电流控制振荡电路,通过运算放大电路100和电流-电压负反馈电路的结合使用,根据运算放大电路100的钳位作用,使得外部电源传输到运算放大电路100的控制电压VBN近似等于运算放大电路100的输出电压,运算放大电路100的输出电压与电阻R1相互作用,形成与控制电压VBN成正比的漏电流,根据公式:可得,对于开关管M1,由于漏电流大小已经由控制电压VBN和电阻R1确定,因此栅源电压VGS大小确定,从而栅极电压VBP大小确定,VBP同时为开关管M2的栅极提供电压,则有开关管M1和开关管M2的漏电流大小相等,且漏电流大小与振荡电路的控制电压VBN成正比。通过运算放大电路100的钳位作用以及开关管的电流特性,将振荡电路的控制电压VBN转化为与之成正比的电流IB_ICO,进而控制振荡电路的振荡频率,提高了振荡电路的线性度。同时,避免了由于MOS管的阈值电压过大,使得控制电压VBN的变化范围过小,出现需要较大的振荡电路增益的现象。
进一步地,在一个实施例中,开关管M1为PMOS管,开关管M2也为PMOS管,通过运算放大电路100的钳位以及PMOS管的电流特性,将振荡电路的控制电压VBN转化为与之成正比的电流IB_ICO,从而进行振荡电路的振荡频率控制,进而有效地提高了振荡电路的线性度。应当指出的是,在一个是实施例中,电阻R1的另一端所连接的电源为模拟电源(AVDD),相应的电阻R2的另一端模拟接地。
在一个实施例中,请参阅图2,运算放大电路100包括偏置电路110和放大电路120,偏置电路110用于连接外部电源,偏置电路110连接放大电路120,放大电路120的输出端连接开关管M1的控制端,放大电路120的反向输入端连接开关管M1的输出端。
具体地,偏置电路110是为了保证放大电路120能够不失真的将信号进行放大的电路,本实施例通过设置对应的偏置电路110来实现对信号的不失真放大。应当指出的是,偏置电路110的类型并不是唯一的,只要能够实现保证放大电路120将信号进行不失真的放大操作即可。例如,在一个实施例中,请参阅图2,偏置电路110包括开关管M3、开关管M4、电阻R4和电阻R5,开关管M3的输入端用于连接外部电源,开关管M3的输出端连接开关管M4的输入端,开关管M3的控制端连接放大电路120,开关管M4的输出端连接开关管M3的控制端,开关管M4的输出端连接电阻R4的一端,电阻R4的另一端连接开关管M4的控制端,电阻R4的另一端连接电阻R5的一端,电阻R5的另一端接地,开关管M4的控制端连接放大电路120。应当指出的是,在一个实施例中,开关管M3的输入端所连接的外部电源模拟电源,相应的电阻R4的另一端模拟接地设置。进一步地,在一个实施例中,开关管M3和开关管M4为类型相同的开关管,且均为PMOS开关管。
在一个实施例中,请继续参阅图2,放大电路120包括开关管M5、开关管M6、开关管M7、开关管M8、开关管M9、开关管M10、开关管M11、开关管M12、开关管M13和开关管M14,开关管M5的控制端连接开关管M3的控制端,开关管M5的输入端连接外部电源,开关管M5的输出端连接开关管M6的输入端,开关管M6的控制端连接开关管M4的控制端,开关管M6的输出端连接开关管M7的输入端,开关管M6的输出端连接开关管M8的输入端,开关管M7的控制端连接输入电源,开关管M8的控制端连接输入电源,开关管M9的输入端连接外部电源,开关管M9的控制端连接开关管M10的控制端,开关管M10的输入端连接外部电源,开关管M9的输出端连接开关管M11的输入端,开关管M9的输出端连接开关管M9的控制端,开关管M11的输出端接地,开关管M11的控制端连接开关管M12的控制端,开关管M12输入端连接开关管M7的输出端,开关管M12的控制端连接开关管M12的输入端,开关管M12的输出端接地,开关管M10的输出端连接开关管M13的输入端且公共端连接延迟电路200,开关管M13的输出端接地,开关管M13的控制端连接开关管M14的控制端,开关管M14的输入端连接开关管M8的输出端,开关管M14的输出端接地,开关管M14的控制端连接开关管M14的输入端。
具体地,在28nm工艺环境下,由于MOS管的阈值较大,如果仅使用900mv电源域供电,差分放大电路120的正常功能无法实现。考虑到整体电路的速度、面积和功耗,放大电路120采用双电源供电,900mv电源由1.8V电源经过LDO模块(图未示)生成。其中,放大电路120的放大对管开关管M7和开关管M8将栅极输入电压转换为电流,开关管M12和开关管M14分别将产生的电流镜像到开关管M11和开关管M13,开关管M9将镜像到开关管M11的电流镜像到开关管M10,从而实现了双端输入、单端输出的放大电路120结构,使得运算放大电路100的速度、面积一节功耗达到最优。同样的,在本实施例中,开关管M5所连接的电源与开关管M3所连接的电源一致,均为模拟电源,对应的开关管M11、关管M12、关管M13和关管M114的输出端均对应的模拟接地,具有设计简单和降低电路面积的功能。
在一个实施例中,请参阅图3,延迟电路200包括延迟单元210和档位选择单元220,延迟单元210连接开关管M2的输出端(即SNW),延迟单元210连接档位选择单元220,档位选择单元220连接开关管M2的输出端。
具体地,在本实施例中,延迟电路200包括了延迟单元210和档位选择单元220两部分,延迟单元210是振荡电路的重要模块,一个设计合理的延迟单元210对振荡电路的输出特性起着至关重要的作用。单端延迟电路200结构主要包含互补开关型延迟单元、MOS管电阻型延迟单元、电流饥饿型延迟单元以及可变负载型延迟单元。双端差分结构根据控制变量的不同分三种类型:负载电阻控制型、尾电流控制型以及反馈信号控制型。而档位选择单元220部分,则能够根据相应的控制信号实现振荡电路中对应的负载电容的变化,通过控制负载电容变大,减小振荡电路的振荡频率,控制负载电容的电容减小,增大振荡电路的振荡频率,进而有效地扩大了振荡电路的输出频率范围。
在一个实施例中,请参阅图1或图3,延迟单元210包括反相器P1、反相器P2、反相器P3、反相器P4、电容C2和电容C3,反相器P1的控制端用于接入控制信号,反相器P4的控制端用于接入控制信号,反相器P1的输出端连接反相器P2的输出端,反相器P2的输出端连接反相器P3的控制端,反相器P3的输出端连接反相器P4的输出端,反相器P2的输入端连接反相器P4的输出端,电容C2的一端连接反相器P3的输出端,电容C2的另一端接地,电容C3的一端连接电容C3的另一端接地,所示反相器P1、反相器P2、反相器P3和反相器P4的输入端分别连接开关管M2的输出端,反相器P1、反相器P2、反相器P3和反相器P4的接地端分别接地。
具体地,本实施例中采用差分结构的延迟单元210,其中每一个反相器的输出端均会与另一个反相器的输出端连接,即图示的反相器P1的输出端连接反相器P2的输出端,反相器P3的输出端连接反相器P4的输出端,通过该种连接方法,可以调整输出波形,改善因为延时时间引起的上冲、下冲问题,通过利用反相器的输入输出曲线特性,滤除输出端波形的毛刺,有效地提高了振荡电路的输出波形的抗干扰能力。
在一个实施例中,请参阅图3,档位选择单元220包括开关管M15、开关管M16、开关管M17、开关管M18、开关管M19和开关管M20,开关管M15和开关管M16的控制端用于接入档位选择信号,开关管M15的输入端连接反相器P3的控制端,开关管M17和开关管M18的控制端分别连接开关管M15的输出端,开关管M17的输入端与输出端均连接开关管M2的输出端,开关管M18的输入端与输出端均接地,开关管M19和开关管M20的控制端分别连接开关管M16的输出端,开关管M16的输入端连接反相器P3的输出端,开关管M19的输入端与输出端分别连接开关管M2的输出端,开关管M20的输入端与输出端均接地。
具体地,以其中一个延迟电路200为例,档位选择单元220的开关管M15和开关管M16的控制端均用于输入控制信号FSEL,通过控制信号FSEL来实现开关管M15与开关管M16的导通或者关断的控制操作,从而控制负载电容变大或变小,实现对振荡频率的调节操作。应当指出的是,在一个实施例中,开关管M15和开关管M16为类型相同的开关管,通过相同的控制信号即可实现同时控制开关管M15和开关管M16的导通或关闭操作。可以理解,在其它实施例中,开关管M15和M16分别为不同类型的开关管,此时分别通过不同的控制信号来实现同时控制开关管M15和开关管M16的导通或关闭操作。进一步地,在一个实施例中,开关管M15和开关管M16均为NMOS管,在控制信号当FSEL=1时(即高电平控制信号),关管M15和开关管M16导通,负载电容变大,振荡电路的振荡频率减小;当FSEL=0时(即低电平控制信号),关管M15和开关管M16关断,负载电容减小,振荡电路的振荡频率变大,从而实现扩大振荡电路的输出频率范围的功能。
应当指出的是,延迟单元的数量并不是唯一的,在一个实施例中,延迟单元210的数量为三个或三个以上,档位选择单元220的数量与延迟单元210的数量一致。如图1所示,为延迟电路包括三个延迟单元210和三个档位选择单元220,可以理解,各个延迟单元210的结构均是一致的,均包括了包括反相器P1、反相器P2、反相器P3、反相器P4、电容C2和电容C3,具体连接关系如上所述,在此不再赘述。同样的,各个档位选择单元220也是一致的,并且与延迟单元210的连接方式均相同。在此不再赘述。
在一个实施例中,请参阅图3,反相器P1、反相器P2、反相器P3和反相器P4的结构一致,包括开关管M21和开关管M22,开关管M21的控制端连接开关管M22的控制端,且均用于输入控制信号,开关管M21的输入端连接开关管M2的输出端,开关管M21的输出端连接开关管M22的输入端并作为输出端,开关管M22的输出端接地。
在本实施例中,以反相器P1为例,采用两个不同类型的MOS管形成一个简单的反相器,其中开关管M21为PMOS管,开关管M22为NMOS管,当输入的控制信号为高电平控制信号时,开关管M22导通,反相器输出低电平信号;当输入的控制信号为低电平控制信号时,开关管M21导通,反相器输出高电平信号,以实现信号反向功能。
在一个实施例中,采用Cadence平台的Spectre软件对本实施例中的振荡电路进行仿真测试,得到振荡电路的波特图如图4所示,振荡电路3dB带宽大约为1MHz,相位裕度在60°左右,具有较好的稳定性。
在一个实施例中,请参阅图5,还对运算放大电路100的波特图进行仿真,从图中可以看出放大电路120的3dB带宽为41.7MHz,大于10倍的振荡电路带宽,因此不会对振荡电路的相频特性产生影响,其相位裕度为65°,有较好的稳定性。
进一步地,在一个实施例中,振荡电路的极限工艺角输出频率仿真波形如图6所示,在tt工艺角下,当控制电压范围在200mv-700mv,输出频率范围为600MHz-1600MHz。
更进一步的,在一个实施例中,请参阅图7,将本实施例中得到的振荡电路的增益曲线与理想的振荡电路的增益曲线进行拟合,拟合结果如图所示,可以看出本申请所得到的振荡电路的增益曲线(即仿真曲线)与理想情况下(理想曲线)基本重合在一起,具有非常好的线性度。同时,根据非线性度的计算公式:
可以进行计算,得到振荡电路的非线性度只有3%,具有非常好的线性度。
上述振荡电路,通过电阻R1、电阻R2、电阻R3、开关管M1、开关管M2和电容C1构成的电流-电压负反馈电路,运算放大电路100与电流-电压负反馈电路实现将输入的控制电压VBN转换为与之成正比的电流IB_ICO,然后实现对振荡电路的振荡频率的控制,有效地提高了振荡电路的线性度。同时,在延迟电路200中设置相应的档位选择单元220,根据相应的控制信号实现振荡电路中对应的负载电容的变化,通过控制负载电容变大,减小振荡电路的振荡频率,控制负载电容的电容减小,增大振荡电路的振荡频率,进而有效地扩大了振荡电路的输出频率范围。
一种振荡器,包括上述的振荡电路。振荡电路如图1-3所示,包括运算放大电路100、电阻R1、电阻R2、电阻R3、开关管M1、开关管M2、电容C1和延迟电路200,运算放大电路100的正向输入端用于连接外部电源,运算放大电路100的输出端连接开关管M1的控制端,开关管M1的输入端连接电阻R1的一端,电阻R1的另一端用于连接外部电源,开关管M1的输出端连接电阻R2的一端且公端连接运算放大电路100的反向输入端,电阻R2的另一端接地,电容C1的一端连接开关管M2的控制端,电容C1的另一端连接电阻R1的另一端,开关管M2的输入端连接电阻R3的一端,电阻R3的另一端连接电容C1的另一端,开关管M1的控制端连接开关管M2的控制端,开关管M2的输出端(即图示SNW)连接延迟电路200。
具体地,在小工艺尺寸下,MOS管的栅极变薄,由于MOS管的导通阈值通常较大,并且小工艺尺寸下的电源电压较小,这就意味着如果使用电压控制振荡器,则控制电压的变化范围将会受到限制,需要较大的振荡器增益才能实现需要的振荡频率范围,但电路会出现较差的线性度和噪声特性。因此,为了获得较好的线性度,本申请通过运算放大电路100、电阻R1、电阻R2、电阻R3、开关管M1、开关管M2和电容C1构成一种电流控制振荡器,通过运算放大电路100和电流-电压负反馈电路的结合使用,根据运算放大电路100的钳位作用,使得外部电源传输到运算放大电路100的控制电压VBN近似等于运算放大电路100的输出电压,运算放大电路100的输出电压与电阻R1相互作用,形成与控制电压VBN成正比的漏电流,根据公式:可得,对于开关管M1,由于漏电流大小已经由控制电压VBN和电阻R1确定,因此栅源电压VGS大小确定,从而栅极电压VBP大小确定,VBP同时为开关管M2的栅极提供电压,则有开关管M1和开关管M2的漏电流大小相等,且漏电流大小与振荡器的控制电压VBN成正比。通过运算放大电路100的钳位作用以及开关管的电流特性,将振荡器的控制电压VBN转化为与之成正比的电流IB_ICO,进而控制振荡器的振荡频率,提高了振荡器的线性度。同时,避免了由于MOS管的阈值电压过大,使得控制电压VBN的变化范围过小,出现需要较大的振荡器增益的现象。
上述振荡器,通过电阻R1、电阻R2、电阻R3、开关管M1、开关管M2和电容C1构成的电流-电压负反馈电路,运算放大电路100与电流-电压负反馈电路实现将输入的控制电压VBN转换为与之成正比的电流IB_ICO,然后实现对振荡器的振荡频率的控制,有效地提高了振荡器的线性度。同时,在延迟电路200中设置相应的档位选择单元220,根据相应的控制信号实现振荡器中对应的负载电容的变化,通过控制负载电容变大,减小振荡器的振荡频率,控制负载电容的电容减小,增大振荡器的振荡频率,进而有效地扩大了振荡器的输出频率范围。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种振荡电路,其特征在于,包括:运算放大电路、电阻R1、电阻R2、电阻R3、开关管M1、开关管M2、电容C1和延迟电路,
所述运算放大电路的正向输入端用于连接外部电源,所述运算放大电路的输出端连接所述开关管M1的控制端,所述开关管M1的输入端连接所述电阻R1的一端,所述电阻R1的另一端用于连接外部电源,所述开关管M1的输出端连接所述电阻R2的一端且公端连接所述运算放大电路的反向输入端,所述电阻R2的另一端接地,所述电容C1的一端连接所述开关管M2的控制端,所述电容C1的另一端连接所述电阻R1的另一端,所述开关管M2的输入端连接所述电阻R3的一端,所述电阻R3的另一端连接所述电容C1的另一端,所述开关管M1的控制端连接所述开关管M2的控制端,所述开关管M2的输出端连接所述延迟电路。
2.根据权利要求1所述的振荡电路,其特征在于,所述运算放大电路包括偏置电路和放大电路,所述偏置电路用于连接外部电源,所述偏置电路连接所述放大电路,所述放大电路的输出端连接所述开关管M1的控制端,所述放大电路的反向输入端连接所述开关管M1的输出端。
3.根据权利要求2所述的振荡电路,其特征在于,所述偏置电路包括开关管M3、开关管M4、电阻R4和电阻R5,所述开关管M3的输入端用于连接外部电源,所述开关管M3的输出端连接所述开关管M4的输入端,所述开关管M3的控制端连接所述放大电路,所述开关管M4的输出端连接所述开关管M3的控制端,所述开关管M4的输出端连接所述电阻R4的一端,所述电阻R4的另一端连接所述开关管M4的控制端,所述电阻R4的另一端连接所述电阻R5的一端,所述电阻R5的另一端接地,所述开关管M4的控制端连接所述放大电路。
4.根据权利要求3所述的振荡电路,其特征在于,所述放大电路包括开关管M5、开关管M6、开关管M7、开关管M8、开关管M9、开关管M10、开关管M11、开关管M12、开关管M13和开关管M14,所述开关管M5的控制端连接所述开关管M3的控制端,所述开关管M5的输入端连接外部电源,所述开关管M5的输出端连接所述开关管M6的输入端,所述开关管M6的控制端连接所述开关管M4的控制端,所述开关管M6的输出端连接所述开关管M7的输入端,所述开关管M6的输出端连接所述开关管M8的输入端,所述开关管M7的控制端连接输入电源,所述开关管M8的控制端连接输入电源,所述开关管M9的输入端连接外部电源,所述开关管M9的控制端连接开关管M10的控制端,所述开关管M10的输入端连接外部电源,所述开关管M9的输出端连接所述开关管M11的输入端,所述开关管M9的输出端连接所述开关管M9的控制端,所述开关管M11的输出端接地,所述开关管M11的控制端连接所述开关管M12的控制端,所述开关管M12输入端连接所述开关管M7的输出端,所述开关管M12的控制端连接所述开关管M12的输入端,所述开关管M12的输出端接地,所述开关管M10的输出端连接所述开关管M13的输入端且公共端连接所述延迟电路,所述开关管M13的输出端接地,所述开关管M13的控制端连接所述开关管M14的控制端,所述开关管M14的输入端连接所述开关管M8的输出端,所述开关管M14的输出端接地,所述开关管M14的控制端连接所述开关管M14的输入端。
5.根据权利要求1所述的振荡电路,其特征在于,所述延迟电路包括延迟单元和档位选择单元,所述延迟单元连接所述开关管M2的输出端,所述延迟单元连接所述档位选择单元,所述档位选择单元连接所述开关管M2的输出端。
6.根据权利要求5所述的振荡电路,其特征在于,所述延迟单元的数量为三个或三个以上,所述档位选择单元的数量与所述延迟单元的数量一致。
7.根据权利要求5所述的振荡电路,其特征在于,所述延迟单元包括反相器P1、反相器P2、反相器P3、反相器P4、电容C2和电容C3,所述反相器P1的控制端用于接入控制信号,所述反相器P4的控制端用于接入控制信号,所述反相器P1的输出端连接所述反相器P2的输出端,所述反相器P2的输出端连接所述反相器P3的控制端,所述反相器P3的输出端连接所述反相器P4的输出端,所述反相器P2的输入端连接所述反相器P4的输出端,所述电容C2的一端连接所述反相器P3的输出端,所述电容C2的另一端接地,所述电容C3的一端连接所述电容C3的另一端接地,所示反相器P1、反相器P2、反相器P3和反相器P4的输入端分别连接所述开关管M2的输出端,所述反相器P1、反相器P2、反相器P3和反相器P4的接地端分别接地。
8.根据权利要求7所述的振荡电路,其特征在于,所述档位选择单元包括开关管M15、开关管M16、开关管M17、开关管M18、开关管M19和开关管M20,所述开关管M15和所述开关管M16的控制端用于接入档位选择信号,所述开关管M15的输入端连接所述反相器P3的控制端,所述开关管M17和所述开关管M18的控制端分别连接所述开关管M15的输出端,所述开关管M17的输入端与输出端均连接所述开关管M2的输出端,所述开关管M18的输入端与输出端均接地,所述开关管M19和所述开关管M20的控制端分别连接所述开关管M16的输出端,所述开关管M16的输入端连接所述反相器P3的输出端,所述开关管M19的输入端与输出端分别连接所述开关管M2的输出端,所述开关管M20的输入端与输出端均接地。
9.根据权利要求7所述的振荡电路,其特征在于,所述反相器P1、所述反相器P2、所述反相器P3和所述反相器P4的结构一致,包括开关管M21和开关管M22,所述开关管M21的控制端连接所述开关管M22的控制端,且均用于输入控制信号,所述开关管M21的输入端连接所述开关管M2的输出端,所述开关管M21的输出端连接所述开关管M22的输入端并作为输出端,所述开关管M22的输出端接地。
10.一种振荡器,其特征在于,所述振荡器包括权利要求1-9任一项所述的振荡电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910263655.0A CN109981081B (zh) | 2019-04-01 | 2019-04-01 | 振荡电路及振荡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910263655.0A CN109981081B (zh) | 2019-04-01 | 2019-04-01 | 振荡电路及振荡器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109981081A CN109981081A (zh) | 2019-07-05 |
CN109981081B true CN109981081B (zh) | 2022-12-02 |
Family
ID=67082408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910263655.0A Active CN109981081B (zh) | 2019-04-01 | 2019-04-01 | 振荡电路及振荡器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109981081B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1542692A (en) * | 1975-06-16 | 1979-03-21 | Epitoegepgyarto Vallalat | Electronic time switch |
WO2006092842A1 (ja) * | 2005-02-28 | 2006-09-08 | Fujitsu Limited | 電流制御発振器 |
CN101562390A (zh) * | 2009-03-24 | 2009-10-21 | 西安民展微电子有限公司 | 用于脉冲宽度调制交流/直流转换器中的振荡器 |
CN107681994A (zh) * | 2017-09-23 | 2018-02-09 | 深圳大学 | 一种振荡器电路 |
-
2019
- 2019-04-01 CN CN201910263655.0A patent/CN109981081B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1542692A (en) * | 1975-06-16 | 1979-03-21 | Epitoegepgyarto Vallalat | Electronic time switch |
WO2006092842A1 (ja) * | 2005-02-28 | 2006-09-08 | Fujitsu Limited | 電流制御発振器 |
CN101562390A (zh) * | 2009-03-24 | 2009-10-21 | 西安民展微电子有限公司 | 用于脉冲宽度调制交流/直流转换器中的振荡器 |
CN107681994A (zh) * | 2017-09-23 | 2018-02-09 | 深圳大学 | 一种振荡器电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109981081A (zh) | 2019-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4991785B2 (ja) | 半導体集積回路装置 | |
WO2006117860A1 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
US6518906B2 (en) | Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage | |
EP3477860A1 (en) | Comparator and relaxation oscillator | |
KR102702998B1 (ko) | 오프셋 교정을 제공하는 비교기 및 이를 포함하는 집적 회로 | |
CN107994897B (zh) | 一种偏置电流控制电路、方法以及功率放大控制电路 | |
US5517148A (en) | Low current differential level shifter | |
US7265622B1 (en) | Differential difference amplifier | |
US20120212259A1 (en) | Comparator of a difference of input voltages with at least a threshold | |
JP4820810B2 (ja) | 全差動増幅装置 | |
KR20030069514A (ko) | 온-칩 기준전류 발생회로 및 기준전압 발생회로 | |
CN113162707A (zh) | 一种应用于射频信号接收机的中频直流失调校准dcoc电路 | |
CN107294528B (zh) | 一种应用于锁相环的电荷泵电路 | |
CN104348431A (zh) | 共模反馈的差分放大电路及方法、集成电路 | |
CN109981081B (zh) | 振荡电路及振荡器 | |
JP3217818U (ja) | チップ回路用の超低圧二段リング型電圧制御発振器 | |
US7696791B2 (en) | High-speed amplitude detector with a digital output | |
WO2022116729A1 (zh) | 运算放大器的带宽调整电路及带宽调整方法 | |
CN115955226A (zh) | 上电复位电路 | |
CN113271073B (zh) | 一种可重构运算跨导放大器 | |
CN105827237A (zh) | 延时电路和压控振荡器 | |
CN112350568B (zh) | 低功耗高开关速率电荷泵电路 | |
CN212726972U (zh) | 迟滞电压可配置的比较器 | |
KR100668455B1 (ko) | 가변 이득 증폭기 | |
CN107888184B (zh) | 单端转差分电路及其构成的缓冲器电路和采样保持电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |