KR20230125303A - 위상 고정 루프 회로 및 신호 처리 장치 - Google Patents
위상 고정 루프 회로 및 신호 처리 장치 Download PDFInfo
- Publication number
- KR20230125303A KR20230125303A KR1020237025880A KR20237025880A KR20230125303A KR 20230125303 A KR20230125303 A KR 20230125303A KR 1020237025880 A KR1020237025880 A KR 1020237025880A KR 20237025880 A KR20237025880 A KR 20237025880A KR 20230125303 A KR20230125303 A KR 20230125303A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- current
- locked loop
- switch
- node
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 10
- 230000008859 change Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 36
- 238000005513 bias potential Methods 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000007599 discharging Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 개시는 위상 고정 루프 회로 및 신호 처리 장치에 관한 것이다. 위상 고정 루프 회로는 전하 펌프 전류를 갖도록 구성된 전하 펌프 및 전하 펌프에 연결되며, 제1 저항 값, 제1 커패시턴스 값 및 제2 커패시턴스 값을 가지고, 위상 고정 루프 회로의 제로 주파수는 제1 저항 값 및 제1 커패시턴스 값에 의해 결정되고, 위상 고정 루프 회로의 폴 주파수는 제1 저항 값 및 제2 커패시턴스 값에 의해 결정되도록 구성되는, 루프 필터를 포함하되, 전하 펌프 전류, 제1 저항 값, 제1 커패시턴스 값 및 제2 커패시턴스 값 중 적어도 두 개는 조절되어, 위상 고정 루프 회로의 루프 대역폭을 변경하고, 제로 주파수와 루프 대역폭 사이의 제1 비율 값 및 폴 주파수와 루프 대역폭 사이의 제2 비율 값이 일정하게 유지된다.
Description
본 출원은 2021년 7월 27일에 제출한 '위상 고정 루프 회로 및 신호 처리 장치'라는 제목의 중국 특허 출원 제202110848675.1의 우선권을 주장하며, 상기 출원의 모든 개시 내용은 인용을 통해 여기에 포함된다.
본 개시는 전자 회로 기술 분야에 관한 것이며, 구체적으로, 위상 고정 루프 회로 및 신호 처리 장치에 관한 것이다.
위상 고정 루프 회로는 외부에서 입력되는 참조 신호를 이용하여 루프 내부의 발진 신호의 주파수와 위상을 제어할 수 있는 피드백 제어 회로이며, 출력 주파수의 입력 주파수에 대한 자동 추적을 구현한다.이동 통신 기지국, 주파수 호핑 통신 시스템과 같은 많은 신호 처리 장치에서, 위상 고정 루프 회로의 잠금 시간에는 엄격한 요구 사항이 있다.위상 고정 루프 회로의 잠금 시간은 루프 대역폭과 직접적으로 관련되기 때문에, 루프 대역폭을 늘려 잠금 시간을 줄임으로써, 주파수 잠금 속도를 높일 수 있다.그러나, 루프 대역폭의 변경은 위상 고정 루프 회로의 다른 매개변수의 변경을 야기하므로, 성능 저하를 야기할 수 있다.
본 개시의 제1 측면에 따르면, 전하 펌프 전류를 갖도록 구성된 전하 펌프; 및 상기 전하 펌프에 연결되며, 제1 저항 값, 제1 커패시턴스 값 및 제2 커패시턴스 값을 가지고, 상기 위상 고정 루프 회로의 제로 주파수는 제1 저항 값 및 제1 커패시턴스 값에 의해 결정되도록 구성되고, 상기 위상 고정 루프 회로의 폴 주파수는 제1 저항 값 및 제2 커패시턴스 값에 의해 결정되도록 구성되는, 루프 필터를 포함하고, 전하 펌프 전류, 제1 저항 값, 제1 커패시턴스 값 및 제2 커패시턴스 값 중 적어도 두 개가 조절되어, 상기 위상 고정 루프 회로의 루프 대역폭을 변경할 수 있고, 상기 제로 주파수와 루프 대역폭 사이의 제1 비율 값 및 상기 폴 주파수와 루프 대역폭 사이의 제2 비율 값이 일정하게 유지되는, 위상 고정 루프 회로가 제공된다.
본 개시의 제2 측면에 따르면, 상기 설명한 바와 같은 위상 고정 루프 회로를 포함하는 신호 처리 장치가 제공된다.
본 개시의 다른 특징 및 이점은 첨부된 도면과 함께 후술되는 본 개시의 실시예에 대한 상세한 설명을 통하여 명백해질 것이다.
명세서의 일부를 구성하는 도면은 본 개시의 실시예를 설명하고, 명세서와 함께 본 개시의 원리를 해석한다.
도면을 참조하면, 다음과 같은 상세한 설명에 따라, 본 개시를 더 명확하게 이해할 수 있다:
도 1은 위상 고정 루프 회로의 구조 블록도를 도시한다;
도 2는 위상 고정 루프 회로의 전하 펌프 및 루프 필터의 회로 설명도를 도시한다;
도 3은 본 개시의 일 실시예에 따른 위상 고정 루프 회로의 전하 펌프의 회로 설명도를 도시한다;
도 4는 본 개시의 일 실시예에 따른 바이어스 전위 생성 회로의 설명도를 도시한다;
도 5는 본 개시의 다른 실시예에 따른 위상 고정 루프 회로의 전하 펌프의 회로 설명도를 도시한다;
도 6은 본 개시의 일 실시예에 따른 위상 고정 루프 회로의 루프 필터의 회로 설명도를 도시한다;
도 7은 본 개시의 다른 실시예에 따른 위상 고정 루프 회로의 루프 필터의 회로 설명도를 도시한다;
도 8은 본 개시의 또 다른 실시예에 따른 위상 고정 루프 회로의 루프 필터의 회로 설명도를 도시한다.
이하에서 설명하는 구현예에서, 서로 다른 도면 간에 동일한 도면 부호를 사용하여 동일한 부분 또는 동일한 기능을 갖는 부분을 표시할 수도 있으며, 중복되는 설명은 생략함을 유의하기 바란다. 본 명세서에서, 유사한 기호 및 문자는 유사한 항목을 표시하므로, 어느 한 항목이 한 도면에서 정의되면, 이후 도면에서 이에 대해 추가적으로 논의할 필요가 없다.
이해를 돕기 위해, 도면 등에서 표시한 각 구조의 위치, 크기 및 범위 등은 실제 위치, 크기 및 범위 등을 나타내지 않을 수도 있다. 따라서, 개시된 발명은 도면 등에서 개시한 위치, 크기 및 범위 등에 한정되지 않는다.또한, 도면은 비율에 따른 것이 아니며, 일부 특징은 특정 구성 요소의 디테일을 나타내기 위해 확대될 수도 있다.
도면을 참조하면, 다음과 같은 상세한 설명에 따라, 본 개시를 더 명확하게 이해할 수 있다:
도 1은 위상 고정 루프 회로의 구조 블록도를 도시한다;
도 2는 위상 고정 루프 회로의 전하 펌프 및 루프 필터의 회로 설명도를 도시한다;
도 3은 본 개시의 일 실시예에 따른 위상 고정 루프 회로의 전하 펌프의 회로 설명도를 도시한다;
도 4는 본 개시의 일 실시예에 따른 바이어스 전위 생성 회로의 설명도를 도시한다;
도 5는 본 개시의 다른 실시예에 따른 위상 고정 루프 회로의 전하 펌프의 회로 설명도를 도시한다;
도 6은 본 개시의 일 실시예에 따른 위상 고정 루프 회로의 루프 필터의 회로 설명도를 도시한다;
도 7은 본 개시의 다른 실시예에 따른 위상 고정 루프 회로의 루프 필터의 회로 설명도를 도시한다;
도 8은 본 개시의 또 다른 실시예에 따른 위상 고정 루프 회로의 루프 필터의 회로 설명도를 도시한다.
이하에서 설명하는 구현예에서, 서로 다른 도면 간에 동일한 도면 부호를 사용하여 동일한 부분 또는 동일한 기능을 갖는 부분을 표시할 수도 있으며, 중복되는 설명은 생략함을 유의하기 바란다. 본 명세서에서, 유사한 기호 및 문자는 유사한 항목을 표시하므로, 어느 한 항목이 한 도면에서 정의되면, 이후 도면에서 이에 대해 추가적으로 논의할 필요가 없다.
이해를 돕기 위해, 도면 등에서 표시한 각 구조의 위치, 크기 및 범위 등은 실제 위치, 크기 및 범위 등을 나타내지 않을 수도 있다. 따라서, 개시된 발명은 도면 등에서 개시한 위치, 크기 및 범위 등에 한정되지 않는다.또한, 도면은 비율에 따른 것이 아니며, 일부 특징은 특정 구성 요소의 디테일을 나타내기 위해 확대될 수도 있다.
이하에서, 도면을 참조하여 본 개시의 다양한 예시적인 실시예를 상세하게 설명한다. 다른 구체적인 설명이 없는 한, 이러한 실시예에서 설명된 구성 요소 및 단계의 상대적인 배치, 디지털 표현식 및 수치는 본 개시의 범위에 한정되지 않음을 유의해야 한다.
적어도 하나의 예시적인 실시예에 대한 이하의 설명은 실질적으로 설명하기 위한 것이며, 본 개시 및 이의 응용 또는 사용을 한정하려는 것이 아니다. 즉, 본문의 칩 측정 방법 및 컴퓨팅 칩은 예시적인 방식으로 나타낸 것으로써, 명세서에 개시된 회로 또는 방법의 다른 실시예를 설명하였으며, 한정하려는 의도가 아니다.당업자는 이는 본 발명을 실시할 수 있는 예시적인 방식을 설명하기 위한 것일 뿐, 궁극적인 방식이 아님을 이해할 수 있다.
관련 분야의 당업자에게 공지된 기술, 방법 및 장치는 상세하게 논의되지 않을 수 있지만, 적절한 경우, 상기 기술, 방법 및 장치는 등록 명세서의 일부로 간주되어야 한다.
도 1에 도시된 바와 같이, 위상 고정 루프 회로는, 순차적으로 연결된 위상 주파수 감지기(100), 전하 펌프(200), 루프 필터(300), 전압 제어 발진기(VCO)(400) 및 주파수 분할기(500)를 포함할 수 있으며, 주파수 분할기(500)의 출력은 위상 주파수 감지기(100)의 입력에 연결되어, 피드백 루프를 형성한다. 위상 주파수 감지기(100)는 참조 주파수를 갖는 입력 신호(IN)를 수신하며, 전압 제어 발진기(400)는 원하는 주파수를 갖는 출력 신호(OUT)를 출력한다.
도 2는 위상 고정 루프 회로의 전하 펌프(200) 및 루프 필터(300)의 회로 설명도를 도시한다. 전하 펌프(200)는 스위치(K1)를 통해 출력 노드에 연결된 전류원(CS1)(예를 들어, 충전 전류원) 및 스위치(K2)를 통해 출력 노드에 연결된 다른 전류원(CS2)(예를 들어, 방전 전류원)을 포함할 수 있다. 위상 고정 루프 회로의 위상 주파수 감지기(100)로부터의 신호는 스위치(K1 및 K2)의 온 및 오프를 제어할 수 있으므로, 전하 펌프(200)가 출력하는 전하 펌프 전류(Icp)가 실질적으로 전류원(CS1)으로부터의 전류인지 전류원(CS2)으로부터의 전류인지를 제어한다.
루프 필터(300)는 제1 저항 값(R1)을 갖는 레지스터, 및 각각 제1 커패시턴스 값(C1) 및 제2 커패시턴스 값(C2)을 갖는 두 개의 커패시터를 포함할 수 있다. R1, C1 및 C2 중 적어도 하나를 변경함으로써 루프 필터(300)의 필터링 매개변수를 조절할 수 있다.
도 2의 전하 펌프(200) 및 루프 필터(300)를 포함하는 위상 고정 루프 회로에서, 루프 대역폭은 로 나타낼 수 있으며, 여기에서, G는 VCO(400)의 이득 계수이고, N은 주파수 분할기의 주파수 분할 비이다. 위상 고정 루프 회로의 제로 주파수는 로 나타낼 수 있으며, 위상 고정 루프 회로의 폴 주파수는 로 나타낼 수 있다.
본문에 언급한 바와 같이, 많은 응용에서, 위상 고정 루프 회로의 잠금 시간에는 엄격한 요구 사항이 있을 수 있다. 위상 고정 루프 회로의 잠금 속도를 높이기 위해, 루프 대역폭을 늘릴 수 있다. 그러나, 루프 대역폭은 위상 고정 루프 회로의 노이즈 성능에 영향을 미치는 것과 같이 위상 고정 루프 회로의 기타 성능에 동시에 영향을 미친다. 구체적으로, 통상적으로 좁은 루프 대역폭을 사용하여 특정 주파수 오프셋에서의 위상 노이즈가 요구 사항에 부합하도록 해야 한다. 잠금 시간과 노이즈 성능을 모두 고려하기 위해, 위상 고정 루프 회로의 잠금 과정 중에 큰 루프 대역폭을 사용할 수 있으며, 위상 고정 루프 회로가 잠긴 후에 작은 루프 대역폭을 사용할 수 있다.
그러나, 가변 루프 대역폭을 사용해도 루프의 안정성을 어떻게 보장할 지와 같은 몇 가지 문제가 발생할 수 있다. 구체적으로, 루프의 안정성은 위상 고정 루프 회로의 폴 주파수와 제로 주파수의 위치와 관련이 있다.충분한 위상 마진을 보장하기 위해, 통상적으로 위상 고정 루프 회로의 제로 주파수를 루프 대역폭보다 3 내지 4배 낮은 위치로 설정하며, 위상 고정 루프 회로의 폴 주파수를 루프 대역폭보다 3 내지 4 높은 위치로 설정한다.그러나, 대역폭을 직접적으로 변경할 경우, 통상적으로 제로 주파수와 루프 대역폭, 및 폴 주파수와 루프 대역폭 사이의 관계가 변경되므로, 위상 마진을 보장하기 어렵다.
상술한 문제를 해결하기 위해, 본 개시는 위상 고정 루프 회로를 제시하며, 도 1에 도시된 바와 같이, 상기 위상 고정 루프 회로는 전하 펌프(200) 및 전하 펌프(200)에 연결된 루프 필터(300)를 포함한다. 여기에서, 전하 펌프(200)는 전하 펌프 전류(Icp)를 갖도록 구성될 수 있으며; 루프 필터(300)는 제1 저항 값(R1), 제1 커패시턴스 값(C1) 및 제2 커패시턴스 값(C2)을 갖도록 구성될 수 있다. 또한, 전하 펌프 전류(Icp), 제1 저항 값(R1), 제1 커패시턴스 값(C1) 및 제2 커패시턴스 값(C2) 중 적어도 두 개는 조절될 수 있으므로, 위상 고정 루프 회로의 루프 대역폭을 변경할 수 있고, 제로 주파수와 루프 대역폭 사이의 제1 비율 값 및 폴 주파수와 루프 대역폭 사이의 제2 비율 값을 유지할 수 있다.
위상 고정 루프 회로에서, 전압 제어 발진기(400)의 이득(G)과 주파수 분할기(500)의 주파수 분할비(N)는 통상적으로 변화하지 않는 것을 고려하여, 이하에서는 두 값의 조절을 잠시 고려하지 않는다. 물론, 가능한 경우, 전압 제어 발진기(400)의 이득(G) 및 주파수 분할기(500)의 주파수 분할비(N)를 변경하여 루프 필터의 루프 대역폭, 제로 주파수 및 폴 주파수 등 매개변수를 제어할 수도 있으며, 이를 한정하지 않는다.
에 따르면 알 수 있듯이, 위상 고정 루프 회로에서, 전하 펌프 전류(Icp) 및/또는 제1 저항 값(R1)을 조절하여 루프 대역폭(BW)을 전환함으로써, 잠금 시간 및 노이즈 성능의 요구 사항을 만족시킬 수 있다. 또한, 위상 고정 루프 회로에서, 제로 주파수와 루프 대역폭 사이의 제1 비율 값은 로 나타낼 수 있으며, 즉 가 변화하지 않을 경우, 제로 주파수와 루프 대역폭 사이의 제1 비율 값은 변화하지 않는다. 유사하게, 폴 주파수와 루프 대역폭 사이의 제2 비율 값은 로 나타낼 수 있으며, 즉 가 변화하지 않을 경우, 폴 주파수와 루프 대역폭 사이의 제2 비율 값은 변화하지 않는다. 제1 비율 값 및 제2 비율 값이 모두 일정하게 유지될 경우, 위상 고정 루프 회로의 위상 마진은 잘 유지될 수 있다.
구체적으로, 일부 실시예에서, 전하 펌프 전류(Icp) 및 제1 저항 값(R1)을 조절하여 루프 대역폭을 변경할 수 있다. 조절 후의 전하 펌프 전류가 조절 전의 전하 펌프 전류의 K배이며, 조절 후의 제1 저항 값이 원래의 제1 저항 값의 배로 조절될 경우, 루프 대역폭은 원래의 루프 대역폭의 배이다. 또한, 제1 커패시턴스 값(C1) 및 제2 커패시턴스 값(C2)은 변화하지 않을 수 있으므로, 제1 비율 값 및 제2 비율 값이 변화하지 않으며, 즉 위상 고정 루프 회로의 위상 마진을 유지할 수 있다.여기에서, K는 0이 아닌 수일 수 있다.특히, 잠금 속도를 높이기 위해 루프 대역폭을 증가시키는 경우, K는 K>1을 만족한다.
다른 실시예에서, 전하 펌프 전류(Icp)만 조절하여 루프 대역폭을 변경할 수 있으며, 제1 저항 값(R1)은 변화하지 않는다. 조절 후의 전하 펌프 전류가 조절 전의 전하 펌프 전류의 K배일 경우, 제1 커패시턴스 값을 원래의 제1 커패시턴스 값의 1/K배로 조절하며, 제2 커패시턴스 값을 원래의 제2 커패시턴스 값의 1/K로 조절하여, 제1 비율 값 및 제2 비율 값이 변화하지 않도록 하여, 위상 마진을 보장할 수 있다.
또 다른 실시예에서, 제1 저항 값(R1)만 조절하여 루프 대역폭을 변경할 수 있으며, 전하 펌프 전류(Icp)가 변화하지 않도록 할 수 있다. 예를 들어, 조절 후의 제1 저항 값이 조절 전의 제1 저항 값의 배인 경우, 루프 대역폭은 원래의 루프 대역폭의 배로 변경된다.이때, 위상 마진이 변화하지 않도록 하기 위해, 조절 후의 제1 커패시턴스 값은 조절 전의 제1 커패시턴스 값의 K배가 될 수 있으며, 조절 후의 제2 커패시턴스 값은 조절 전의 제2 커패시턴스 값의 K배이다.
물론, 일부 다른 실시예에서, 다른 방식으로 전하 펌프 전류(Icp), 제1 저항 값(R1), 제1 커패시턴스 값(C1) 및 제2 커패시턴스 값(C2) 중 적어도 두 개를 조절하여, 루프 대역폭의 변경을 구현할 수도 있으며, 동시에 위상 고정 루프 회로의 위상 마진이 변화하지 않도록 할 수 있고, 여기에서 반복하여 설명하지 않는다.
일부 실시예에서, 일정한 범위 내에서 연속적으로 전하 펌프 전류(Icp), 제1 저항 값(R1), 제1 커패시턴스 값(C1) 또는 제2 커패시턴스 값(C2)을 조절하여 원하는 값을 얻을 수 있다. 다른 실시예에서, 전하 펌프 전류(Icp), 제1 저항 값(R1), 제1 커패시턴스 값(C1) 또는 제2 커패시턴스 값(C2)은 약간의 이산 값으로 조절될 수 있으므로, 원하는 루프 대역폭 사이의 전환을 구현하고, 위상 마진이 변화하지 않도록 할 수 있다.이와 반대로, 전하 펌프 전류(Icp), 제1 저항 값(R1), 제1 커패시턴스 값(C1) 및 제2 커패시턴스 값(C2) 중 적어도 두 개의 물리량에 대해 서로 매칭되는 약간의 이산 값을 설정하며, 연속적으로 조절 가능한 설정과 비교하여, 회로 구조를 단순화하고 더 정확하고 빠른 전환을 구현하는 데에 도움이 될 수 있으며, 이하에서 이러한 회로의 구조를 더 상세하게 설명한다.
일 예시적인 실시예에서, 도 3에 도시된 바와 같이, 전하 펌프(200)는 제1 전류원(210) 및 제2 전류원(220)을 포함할 수 있다. 여기에서, 제1 전류원(210)은 충전 전류원일 수 있으며, 제2 전류원(220)은 방전 전류원일 수 있다(또는, 제1 전류원(210)은 방전 전류원이고, 제2 전류원(220)은 충전 전류원일 수 있다). 제1 전류원(210)의 제1 노드(N1)는 전원 공급 전위(VDD)에 연결되도록 구성될 수 있으며, 제1 전류원(210)의 제2 노드(N2)는 제1 스위치(K1)를 통해 전하 펌프의 출력 노드(NOUT)에 연결될 수 있다.전하 펌프 전류는 제1 전류원(210)의 제1 전류를 포함할 수 있다.일반적인 상황에서, 제1 스위치(K1)가 온 상태이며 제2 스위치(K2)가 오프 상태일 경우, 전하 펌프 전류는 즉 제1 전류원(210)의 제1 전류이다.대응하여, 제1 전류원(210)의 제1 전류는 조절 가능한 것일 수 있으며, 예를 들어, 연속적으로 조절 가능하거나 이산적으로 조절 가능할 수 있다.
제2 전류원(220)의 제3 노드(N3)는 제2 스위치(K2)를 통해 출력 노드(NOUT)에 연결될 수 있으며, 제2 전류원(220)의 제4 노드(N4)는 기준 전위(예를 들어, 그라운드 전위)에 연결될 수 있다. 전하 펌프 전류는 제2 전류원(220)의 제2 전류를 포함할 수 있다.일반적인 상황에서, 제1 스위치(K1)가 오프 상태이며 제2 스위치(K2)가 온 상태일 경우, 전하 펌프 전류는 즉 제2 전류원(220)의 제2 전류일 수 있다.대응하여, 제2 전류원(220)의 제2 전류는 조절 가능한 것일 수 있으며, 예를 들어, 연속적으로 조절 가능하거나 이산적으로 조절 가능할 수 있다.
추가적으로, 도 3에 도시된 구체 예에서, 제1 전류원(210)은 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 포함할 수 있다. 여기에서, 제1 트랜지스터(M1)의 채널 터미널(소스 전극 단자 또는 드레인 전극 단자)는 제1 노드(N1)에 연결될 수 있으며, 제1 트랜지스터(M1)의 다른 채널 터미널은 제2 노드(N2)에 연결될 수 있고, 제1 트랜지스터(M1)의 제어 터미널(게이트 단자)는 제1 바이어스 전위(bias1)에 연결될 수 있다. 제2 트랜지스터(M2)의 채널 터미널은 제1 노드(N1)에 연결될 수 있으며, 제2 트랜지스터(M2)의 다른 채널 터미널은 제2 노드(N2)에 연결될 수 있고, 제2 트랜지스터(M2)의 제어 터미널은 각각 제3 스위치(K3)를 통해 전원 공급 전위(VDD)에 연결되며, 제4 스위치(K4)를 통해 제1 바이어스 전위(bias1)에 연결될 수 있다.
유사하게, 제2 전류원(220)은 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)를 포함할 수 있다. 여기에서, 제3 트랜지스터(M3)의 채널 터미널은 제3 노드(N3)에 연결될 수 있으며, 제3 트랜지스터(M3)의 다른 채널 터미널은 제4 노드(N4)에 연결될 수 있고, 제3 트랜지스터(M3)의 제어 터미널은 제2 바이어스 전위(bias2)에 연결될 수 있다. 제4 트랜지스터(M4)의 채널 터미널은 제3 노드(N3)에 연결될 수 있으며, 제4 트랜지스터(M4)의 다른 채널 터미널은 제4 노드(N4)에 연결될 수 있고, 제4 트랜지스터(M4)의 제어 터미널은 각각 제5 스위치(K5)를 통해 제2 바이어스 전위(bias2)에 연결되며, 제6 스위치(K6)를 통해 기준 전위에 연결될 수 있다.
여기에서, 제2 바이어스 전위(bias2)는 도 4에 도시된 바이어스 전위 생성 회로로 생성될 수 있으며, 전하 펌프의 상응하는 트랜지스터에 공급될 수 있고, 제1 바이어스 전위(bias1)는 전하 펌프의 각 구성 요소 및 신호의 작용으로 생성될 수 있다. 도 4에 도시된 회로에서, 트랜지스터(M20)는 전류원(CS)으로부터의 전류를 상응하는 전위로 전환할 수 있으며, 전류원(CS)의 전류는 필요에 따라 제공될 수 있는 것이다.
도 3에 도시된 실시예에서, 제3 스위치(K3)의 온 및 오프 상태는 제4 스위치(K4)의 온 및 오프 상태와 반대일 수 있으므로, 제2 트랜지스터(M2)가 제1 전류원(210)의 제1 전류에 기여하는지 여부를 제어할 수 있다. 제5 스위치(K5)의 온 및 오프 상태는 제6 스위치(K6)의 온 및 오프 상태와 반대일 수 있으므로, 제4 트랜지스터(M4)가 제2 전류원(220)의 제2 전류에 기여하는지 여부를 제어할 수 있다.또한, 제3 스위치(K3)의 온 및 오프 상태는 제6 스위치(K6)의 온 및 오프 상태와 동일할 수 있으며, 이처럼, 제4 스위치(K4)의 온 및 오프 상태도 제5 스위치(K5)의 온 및 오프 상태와 동일하므로, 제1 전류원(210) 및 제2 전류원(220)이 최대한 항상 균형을 이루도록 하고, 즉 제1 전류원(210)의 제1 전류 및 제2 전류원(220)의 제2 전류는 실질적으로 항상 동일하다.
일부 실시예에서, 제3 스위치(K3) 및 제6 스위치(K6)는 각각 제1 스위치 신호(s1)로 제어되는 제5 트랜지스터 및 제8 트랜지스터일 수 있으며, 제4 스위치(K4) 및 제5 스위치(K5)는 각각 제2 스위치 신호(s2)로 제어되는 제6 트랜지스터 및 제7 트랜지스터일 수 있다. 또한, 제1 스위치 신호(s1)와 제2 스위치 신호(s2)는 서로 반대일 수 있다.이처럼, 하나의 신호와 반전 신호를 편리하게 사용하여 전하 펌프의 다수의 스위치를 제어할 수 있다.
또한, 제1 트랜지스터(M1)의 채널 도핑 유형은 제2 트랜지스터(M2)의 채널 도핑 유형과 동일하므로, 제2 트랜지스터(M2)가 턴온 될 때 제1 전류의 증가가 용이하다. 제3 트랜지스터(M3)의 채널 도핑 유형은 제4 트랜지스터(M4)의 채널 도핑 유형과 동일하므로, 제4 트랜지스터(M4)가 턴온 될 때 제2 전류의 증가가 용이하다.또한, 제1 트랜지스터(M1)의 채널 도핑 유형은 제3 트랜지스터(M3)의 채널 도핑 유형과 반대이며, 대응하여, 제2 트랜지스터(M2)의 채널 도핑 유형은 제4 트랜지스터(M4)의 채널 도핑 유형과 반대이므로, 각각 충전 및 방전을 위한 제1 전류원(210) 및 제2 전류원(220)을 형성한다. 예를 들어, 도 3에 도시된 구체예에서, 제1 트랜지스터(M1)과 제2 트랜지스터(M2)는 p형 금속 산화물 반도체 트랜지스터(PMOS)일 수 있으며, 제3 트랜지스터(M3)과 제4 트랜지스터(M4)는 n형 금속 산화물 반도체 트랜지스터(NMOS)일 수 있다. 물론, 일부 다른 실시예에서, 반대의 도핑 유형을 사용할 수 있으며, 전하 펌프의 다른 관련 구성 요소 또는 신호 전위를 대응하여 조절할 수 있다.
도 3의 제2 전류원(220)을 예로 들면, 제6 스위치(K6)가 제1 스위치 신호(s1)에 의해 온 상태로 제어될 경우, 제5 스위치(K5)는 오프 상태가 되며, 이때, 제3 트랜지스터(M3)만 턴온 상태가 되어, 전하 펌프 전류에 기여한다. 제6 스위치(K6)가 제1 스위치 신호(s1)에 의해 오프 상태로 제어될 경우, 제5 스위치(K5)는 온 상태가 되며, 이때, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 모두 턴온 상태가 되어, 전하 펌프 전류에 함께 기여한다. 이처럼, 제5 스위치(K5) 및 제6 스위치(K6)의 상태를 제어하여 다른 두 개의 제2 전류를 출력할 수 있다. 유사하게, 제3 스위치(K3) 및 제4 스위치(K4)의 상태를 제어하여 두 개의 다른 제1 전류를 출력할 수 있다.
일부 실시예에서, 제1 트랜지스터(M1)의 채널 폭 및 제2 트랜지스터(M2)의 채널 폭은 적어도 조절 전후의 전하 펌프 전류의 변화에 따라 결정될 수 있으므로, 원하는 크기 관계를 갖는 두 개의 전류를 생성할 수 있다. 유사하게, 제3 트랜지스터(M3)의 채널 폭과 제4 트랜지스터(M4)의 채널 폭은 적어도 조절 전후의 전하 펌프 전류의 변화에 따라 결정된다. 예를 들어, 전환할 수 있는 두 개의 다른 전류 사이의 비율 값이 K일 경우, 동일한 조건에서 제2 트랜지스터(M2)에 흐르는 전류는 제1 트랜지스터(M1)에 흐르는 전류의 (K-1)배일 수 있으며, 대응하여, 제2 트랜지스터(M2)의 채널 폭은 제1 트랜지스터(M1)의 채널 폭의 (K-1)배일 수 있다.물론, 다른 일부 실시예에서, 트랜지스터의 채널 길이, 도핑 레벨 등을 조절함으로써 다른 전류를 출력할 수 있는 두 개의 트랜지스터를 형성할 수도 있으며, 여기에서 반복하여 설명하지 않는다.
위상 고정 루프 회로에서 루프 대역폭을 전환할 경우, 대역폭 전환 과정에서 어떻게 루프의 잠금을 유지할 것인가라는 문제를 더 해결해야 한다. 구체적으로, 위상 고정 루프 회로가 잠금 상태일 경우, 루프 대역폭이 전환되면, 다른 편차가 발생하여 루프의 잠금이 해제될 수 있다. 대역폭이 좁아진 후 다시 잠금을 해야 할 경우, 더 긴 시간이 필요하다. 상술한 편차의 주요 원인은 전하 펌프를 포함하는 충방전 전류의 비매칭으로 인한 위상 오차이며, 이는 대역폭을 전환하면 전류가 변화하게 되어, 전류 매칭의 상황도 변화하기 때문이다. 위상 오차가 너무 클 경우, 위상 고정 루프의 재잠금이 발생할 수 있다. 여기에서, 전류 비매칭의 주요 원인은 기존의 전하 펌프 구조에 있으며, 여기에서 NMOS와 PMOS의 채널 길이의 변조 계수는 동일하지 않을 수 있으므로, 제1 전류원의 제1 전류(I1)와 제2 전류원의 제2 전류(I2)는 동일하지 않을 수 있다. 상술한 문제를 해결하기 위해, 전하 펌프에 제1 전류원과 전류 미러를 형성하는 제1 미러 전류원과, 제2 전류원과 전류 미러를 형성하는 제2 미러 전류원을 추가할 수 있으며, 연산 증폭 추종기의 작용으로 제1 전류(I1)와 제2 전류(I2) 사이의 균형을 유지한다.
구체적으로, 도 5에 도시된 바와 같이, 전하 펌프는 제1 미러 전류원(230), 제2 미러 전류원(240) 및 연산 증폭 추종기(250)를 더 포함할 수 있다. 이 때, 제1 미러 전류원(230)과 제1 전류원(210)은 제1 전류 미러를 함께 형성하며, 제2 미러 전류원(240)과 제2 전류원(220)은 제2 전류 미러를 함께 형성하고, 제1 미러 전류원(230)과 제2 미러 전류원(240)은 참조 노드(NREF)에서 서로 연결된다. 연산 증폭 추종기(250)는 참조 노드(NREF)와 출력 노드(NOUT) 사이에 연결되어, NOUT과 NREF의 전위를 동일하게 유지할 수 있다.
도 5에 도시된 구체예에서, 제1 미러 전류원(230)은 제9 트랜지스터(M9) 및 제10 트랜지스터(M10)를 포함할 수 있으며, 제9 트랜지스터(M9)의 채널 터미널은 전원 공급 전위(VDD)에 연결될 수 있고, 제9 트랜지스터(M9)의 제어 터미널은 제1 바이어스 전위(bias1)에 연결될 수 있으며, 제10 트랜지스터(M10)의 채널 터미널은 제9 트랜지스터(M9)의 다른 채널 터미널에 연결되고, 제10 트랜지스터(M10)의 다른 채널 터미널은 참조 노드(NREF)에 연결될 수 있으며, 제10 트랜지스터(M10)의 제어 터미널은 기준 전위에 연결될 수 있다. 여기에서, 제9 트랜지스터(M9)와 제1 전류원(210)의 트랜지스터(M1 및 M2)의 조합은 대응하며, 제10 트랜지스터(M10)와 제1 전류원(210)의 스위치(K1)(즉 도 5의 트랜지스터(M13))와 대응한다. 제1 트랜지스터(M1)와 제2 트랜지스터(M2)가 PMOS일 경우, 제9 트랜지스터(M9), 제10 트랜지스터(M10) 및 트랜지스터(M13)는 모두 PMOS일 수 있다.
유사하게, 제2 미러 전류원(240)은 제11 트랜지스터(M11) 및 제12 트랜지스터(M12)를 포함할 수 있다. 여기에서, 제11 트랜지스터(M11)의 채널 터미널은 기준 전위에 연결될 수 있으며, 제11 트랜지스터(M11)의 제어 터미널은 제2 바이어스 전위(bias2)에 연결될 수 있다. 제12 트랜지스터(M12)의 채널 터미널은 제11 트랜지스터(M11)의 다른 채널 터미널에 연결되고, 제12 트랜지스터(M12)의 다른 채널 터미널은 참조 노드(NREF)에 연결될 수 있으며, 제12 트랜지스터(M12)의 제어 터미널은 전원 공급 전위(VDD)에 연결될 수 있다. 여기에서, 제11 트랜지스터(M11)와 제2 전류원(220)의 트랜지스터(M3 및 M4)의 조합은 대응하며, 제12 트랜지스터(M12)와 제2 전류원(220)의 스위치(K2)(즉 도 5의 트랜지스터(M14))와 대응한다. 제3 트랜지스터(M3)와 제4 트랜지스터(M4)가 NMOS일 경우, 제11 트랜지스터(M11), 제12 트랜지스터(M12) 및 트랜지스터(M14)는 모두 NMOS일 수 있다.
도 5의 구체예에서, 연산 증폭 추종기(250)는 연산 증폭기를 포함할 수 있으며, 제1 입력단은 참조 노드(NREF)에 연결될 수 있고, 제2 입력단은 출력 노드(NOUT)에 연결될 수 있으며, 연산 증폭 추종기(250)의 출력단은 제1 바이어스 전위(bias1)에 연결된다.
도 5에 도시된 전하 펌프에서, 루프 대역폭이 변화할 경우, 제1 전류원(210)의 제1 전류(I1)와 제1 미러 전류원(230)의 제3 전류(I3) 사이의 제3 비율 값(m)(전류 미러 배수)은 변하지 않으며, 제2 전류원(220)의 제2 전류(I2)와 제2 미러 전류원(240)의 제4 전류(I4) 사이의 제4 비율 값(m)은 변하지 않고, 제3 전류(I3)와 제4 전류(I4)는 동일하므로, 제1 전류(I1)와 제2 전류(I2)를 동일하게 유지할 수 있으며, 즉 전하 펌프의 충전 전류와 방전 전류는 서로 매칭되어, 위상 고정 루프 회로의 재잠금을 방지할 수 있다.
필요에 따라 루프 필터(300)의 제1 저항 값(R1), 제1 커패시턴스 값(C1) 또는 제2 커패시턴스 값(C2)을 조절하기 위해, 상술한 각 값들이 연속적으로 조절되거나 이산적으로 조절되는 루프 필터(300)를 사용할 수 있다. 도 6 내지 도 8은 루프 필터(300)의 구체적인 예를 도시한다. 다른 루프 필터(300)를 사용하여 관련 물리량의 조절을 구현할 수도 있음을 이해할 수 있으며, 여기에서 반복하여 설명하지 않는다.
도 6 내지 도 8에 도시된 루프 필터(300)에서, 제1 저항 요소(310), 제1 커패시턴스 요소(320) 및 제2 커패시턴스 요소(330)를 포함할 수 있다. 여기에서, 제1 저항 요소(310)는 제1 저항 값(R1)을 가질 수 있으며, 제1 커패시턴스 요소(320)는 제1 커패시턴스 값(C1)을 가질 수 있고, 제1 커패시턴스 요소(320)와 제1 저항 요소(310)는 출력 노드(NOUT)와 기준 전위 사이에 직렬로 연결될 수 있다. 제1 저항 요소(310)와 제1 커패시턴스 요소(320)의 위치는 호환될 수 있음을 유의해야 한다. 또한, 제2 커패시턴스 요소(330)는 제2 커패시턴스 값(C2)을 가질 수 있으며, 제2 커패시턴스 요소(330)는 출력 노드(NOUT)와 기준 전위 사이에 연결될 수 있다.
도 6은 두 개의 제1 저항 값 사이에서 전환될 수 있는 루프 필터(300)의 회로도를 도시한다. 여기서, 제1 저항 요소(310)는 저항 값(R11)을 갖는 제1 레지스터, 저항 값(R12)을 갖는 제2 레지스터 및 제7 스위치(K7)를 포함할 수 있다. 제2 레지스터와 제1 레지스터는 제1 저항 요소(310)의 양단 사이에 직렬로 연결될 수 있으며, 제7 스위치(K7)는 제1 저항 요소(310)의 임의의 일 단과 제1 레지스터와 제2 레지스터 사이의 연결 노드 사이에 연결될 수 있다. 도 6에 도시된 구체예에서, 제7 스위치(K7)가 온 될 경우, 제1 저항 값은 R11이며, 제7 스위치(K7)가 오프 될 경우, 제1 저항 값은 (R11+R12)이므로, 두 개의 제1 저항 값 사이의 전환을 구현한다.
여기에서, 제1 레지스터의 저항 값(R11) 및 제2 레지스터의 저항 값(R12)은 적어도 조절 전후의 제1 저항 값의 변화에 따라 결정된다. 예를 들어, 도 6의 루프 필터(300)를 도 3 또는 도 5의 전하 펌프(200)와 함께 사용하고, 조절 전후의 전류값의 비율 값을 K라고 할 경우, R11 및 R12는 을 만족하며, 제7 스위치(K7)의 온 및 오프 상태는 제4 스위치(K4)의 온 및 오프 상태와 동일할 수 있다.
도 6의 위상 고정 루프 회로(300)를 도 3 또는 도 5의 전하 펌프(200)와 함께 사용할 경우, 전하 펌프 전류 및 제1 저항 값만 조절하여 루프 대역폭의 변경을 구현할 수 있으며, 위상 마진을 일정하게 유지할 수 있다. 전하 펌프 전류 및 제1 저항 값의 두 개의 양만을 조절하여 위상 고정 루프 회로의 구조를 더 잘 단순화할 수 있으며, 복잡한 조절로 인해 발생할 수 있는 다른 변화를 방지할 수 있다.
도 7은 조절 가능한 제1 커패시턴스 값을 갖는 루프 필터(300)를 도시한다. 그중 제1 커패시턴스 요소(320)는 제1 가변 커패시터를 포함할 수 있다.
유사하게, 도 8은 조절 가능한 제2 커패시턴스 값을 갖는 루프 필터(300)를 도시한다. 여기에서, 루프 필터(300)의 제2 커패시턴스 요소(330)는 제2 가변 커패시터를 포함할 수 있다.
본 개시는 위상 고정 루프 회로의 전하 펌프 전류(Icp), 제1 저항 값(R1), 제1 커패시턴스 값(C1) 및 제2 커패시턴스 값(C2) 중 적어도 두 개를 변경하여 루프 대역폭을 전환하며, 동시에 루프의 제로 주파수/폴 주파수와 루프 대역폭 사이의 비율을 일정하게 유지하여, 루프의 위상 마진이 일정하게 유지되므로, 루프 안정성을 보장한다. 또한, 본 개시는 전하 펌프의 구조도 개선하여, 전하 펌프의 충방전 전류 사이에 존재하는 비매칭 문제를 제거하여, 대역폭이 전환되는 순간에 위상 고정 루프 회로에 위상 오차가 발생하지 않도록 하므로, 위상 고정 루프 회로를 다시 잠글 필요가 없다.본 개시는 루프 대역폭의 변화로 인해 발생할 수 있는 문제를 해결하였으므로, 초기 잠금 시 루프 대역폭을 증가시키며, 잠금 후 좁은 루프 대역폭을 사용함으로써, 위상 고정 루프 회로의 빠른 잠금을 구현할 수 있을 뿐만 아니라, 위상 고정 루프 회로의 노이즈 성능도 보장한다.
본 개시는 상기한 바와 같은 위상 고정 루프 회로를 포함하는 신호 처리 장치를 더 제시한다. 상기 신호 처리 장치는 구체적으로 이동 통신 기지국, 주파수 변조 통신 시스템 등을 포함할 수 있다.
또한, 본 개시의 구현예는 다음과 같은 예를 더 포함할 수 있다:
1. 위상 고정 루프 회로에 있어서, 상기 위상 고정 루프 회로는
전하 펌프 전류를 갖도록 구성된 전하 펌프;
및 상기 전하 펌프에 연결되고, 제1 저항 값, 제1 커패시턴스 값 및 제2 커패시턴스 값을 갖도록 구성되고, 상기 위상 고정 루프 회로의 제로 주파수는 제1 저항 값 및 제1 커패시턴스 값에 의해 결정되도록 구성되고, 상기 위상 고정 루프 회로의 폴 주파수는 제1 저항 값 및 제2 커패시턴스 값에 의해 결정되도록 구성되는, 루프 필터를 포함하고,
전하 펌프 전류, 제1 저항 값, 제1 커패시턴스 값 및 제2 커패시턴스 값 중 적어도 두 개가 조절되어, 상기 위상 고정 루프 회로의 루프 대역폭을 변경할 수 있고, 상기 제로 주파수와 루프 대역폭 사이의 제1 비율 값 및 상기 폴 주파수와 루프 대역폭 사이의 제2 비율 값을 일정하게 유지하는, 위상 고정 루프 회로.
2. 1에 있어서, 조절 후의 전하 펌프 전류가 조절 전의 전하 펌프 전류의 K배일 경우, 조절 후의 제1 저항 값은 조절 전의 제1 저항 값의 배이며, 조절 전후의 제1 커패시턴스 값 및 제2 커패시턴스 값은 일정하게 유지되는, 위상 고정 루프 회로.
3. 1에 있어서, 조절 후의 전하 펌프 전류가 조절 전의 전하 펌프 전류의 K배일 경우, 조절 후의 제1 커패시턴스 값은 조절 전의 제1 커패시턴스 값의 1/K배이며, 조절 후의 제2 커패시턴스 값은 조절 전의 제2 커패시턴스 값의 1/K이고, 조절 전후의 제1 저항 값은 일정하게 유지되는, 위상 고정 루프 회로.
4. 1에 있어서, 조절 후의 제1 저항 값이 조절 전의 제1 저항 값의 배일 경우, 조절 후의 제1 커패시턴스 값은 조절 전의 제1 커패시턴스 값의 K배이며, 조절 후의 제2 커패시턴스 값은 조절 전의 제2 커패시턴스 값의 K배이고, 조절 전후의 전하 펌프 전류는 일정하게 유지되는, 위상 고정 루프 회로.
5. 1에 있어서, 상기 전하 펌프는
제1 노드는 전원 공급 전위에 연결되고, 제2 노드는 제1 스위치를 통해 상기 전하 펌프의 출력 노드에 연결되는, 제1 전류원;
제3 노드는 제2 스위치를 통해 상기 출력 노드에 연결될 수 있으며, 제4 노드는 기준 전위에 연결되는 제2 전류원을 포함하고, 상기 전하 펌프 전류는 상기 제1 전류원의 제1 전류 및 상기 제2 전류원의 제2 전류를 포함하는, 위상 고정 루프 회로.
6. 5에 있어서, 상기 제1 전류원은
하나의 채널 터미널은 상기 제1 노드에 연결되며, 다른 채널 터미널은 상기 제2 노드에 연결되고, 제어 터미널은 제1 바이어스 전위에 연결되도록 구성된, 제1 트랜지스터,
및 하나의 채널 터미널은 상기 제1 노드에 연결되며, 다른 채널 터미널은 상기 제2 노드에 연결되고, 제어 터미널은 각각 제3 스위치를 통해 상기 전원 공급 전위에 연결되며, 제4 스위치를 통해 상기 제1 바이어스 전위에 연결되는, 제2 트랜지스터;를 포함하고,
상기 제2 전류원은
하나의 채널 터미널은 상기 제3 노드에 연결되며, 다른 채널 터미널은 상기 제4 노드에 연결되고, 제어 터미널은 제2 바이어스 전위에 연결되도록 구성된, 제3 트랜지스터,
및 하나의 채널 터미널은 상기 제3 노드에 연결되며, 다른 채널 터미널은 상기 제4 노드에 연결되고, 제어 터미널은 각각 제5 스위치를 통해 상기 제2 바이어스 전위에 연결되며, 제6 스위치를 통해 상기 기준 전위에 연결되는, 제4 트랜지스터를 포함하는, 위상 고정 루프 회로.
7. 6에 있어서, 상기 제3 스위치의 온 및 오프 상태는 상기 제4 스위치의 온 및 오프 상태와 반대가 되도록 구성되며, 상기 제5 스위치의 온 및 오프 상태는 상기 제6 스위치의 온 및 오프 상태와 반대가 되도록 구성되고, 상기 제3 스위치의 온 및 오프 상태는 상기 제6 스위치의 온 및 오프 상태와 동일하도록 구성되는, 위상 고정 루프 회로.
8. 7에 있어서, 상기 제3 스위치와 상기 제6 스위치는 각각 제1 스위치 신호로 제어되는 제5 트랜지스터 및 제8 트랜지스터이며;
상기 제4 스위치 및 상기 제5 스위치는 각각 제2 스위치 신호로 제어되는 제6 트랜지스터 및 제7 트랜지스터이고;
상기 제1 스위치 신호와 상기 제2 스위치 신호는 서로 반대 위상인, 위상 고정 루프 회로.
9. 6에 있어서, 상기 제1 트랜지스터의 채널 도핑 유형은 상기 제2 트랜지스터의 채널 도핑 유형과 동일하며, 상기 제3 트랜지스터의 채널 도핑 유형은 상기 제4 트랜지스터의 채널 도핑 유형과 동일하고, 상기 제1 트랜지스터의 채널 도핑 유형은 상기 제3 트랜지스터의 채널 도핑 유형과 반대인, 위상 고정 루프 회로.
10. 6에 있어서, 상기 제1 트랜지스터의 채널 폭 및 상기 제2 트랜지스터의 채널 폭은 적어도 조절 전후의 전하 펌프 전류의 변화에 따라 결정되며;
상기 제3 트랜지스터의 채널 폭과 상기 제4 트랜지스터의 채널 폭은 적어도 조절 전후의 전하 펌프 전류의 변화에 따라 결정되는, 위상 고정 루프 회로.
11. 5에 있어서, 상기 전하 펌프는
상기 제1 전류원과 함께 제1 전류 미러를 형성하는, 제1 미러 전류원;
상기 제2 전류원과 함께 제2 전류 미러를 형성하며, 상기 제1 미러 전류원과 참조 노드에서 서로 연결되는, 제2 미러 전류원;
상기 참조 노드와 상기 출력 노드 사이에 연결되는, 연산 증폭 추종기;를 포함하고,
상기 제1 전류원의 제1 전류와 상기 제1 미러 전류원의 제3 전류 사이의 제3 비율 값은 변하지 않으며, 상기 제2 전류원의 제2 전류와 상기 제2 미러 전류원의 제4 전류 사이의 제4 비율 값은 변하지 않고, 상기 제3 전류와 상기 제4 전류는 동일한, 위상 고정 루프 회로.
12. 11에 있어서, 상기 제1 미러 전류원은
하나의 채널 터미널은 상기 전원 공급 전위에 연결되며, 제어 터미널은 제1 바이어스 전위에 연결되는, 제9 트랜지스터,
및 하나의 채널 터미널은 상기 제9 트랜지스터의 다른 채널 터미널에 연결되고, 다른 채널 터미널은 상기 참조 노드에 연결되며, 제어 터미널은 상기 기준 전위에 연결되는, 제10 트랜지스터;를 포함하고,
상기 제2 미러 전류원은
하나의 채널 터미널은 상기 기준 전위에 연결되며, 제어 터미널은 제2 바이어스 전위에 연결되는, 제11 트랜지스터,
및 하나의 채널 터미널은 상기 제11 트랜지스터의 다른 채널 터미널에 연결되고, 다른 채널 터미널은 상기 참조 노드에 연결되며, 제어 터미널은 상기 전원 공급 전위에 연결되는, 제12 트랜지스터를 포함하는, 위상 고정 루프 회로.
13. 11에 있어서, 상기 연산 증폭 추종기의 제1 입력단은 상기 참조 노드에 연결되고, 상기 연산 증폭 추종기의 제2 입력단은 상기 출력 노드에 연결되고, 상기 연산 증폭 추종기의 출력단은 제1 바이어스 전위에 연결되는, 위상 고정 루프 회로.
14. 1에 있어서, 상기 루프 필터는
제1 저항 값을 가지는, 제1 저항 요소;
제1 커패시턴스 값을 가지며, 출력 노드와 기준 전위 사이에 상기 제1 저항 요소와 직렬로 연결되도록 구성되는, 제1 커패시턴스 요소;
및 제2 커패시턴스 값을 가지고, 출력 노드와 기준 전위 사이에 연결되도록 구성되는, 제2 커패시턴스 요소를 포함하는, 위상 고정 루프 회로.
15. 14에 있어서, 상기 제1 저항 요소는
제1 레지스터;
상기 제1 저항 요소의 양단 사이에 상기 제1 레지스터와 직렬로 연결되는, 제2 레지스터;
및 상기 제1 저항 요소의 일 단과 상기 제1 레지스터와 상기 제2 레지스터 사이의 연결 노드 사이에 연결되는, 제7 스위치를 포함하는, 위상 고정 루프 회로.
16. 15에 있어서, 상기 제1 레지스터의 저항 값 및 상기 제2 레지스터의 저항 값은 적어도 조절 전후의 제1 저항 값의 변화에 따라 결정되는, 위상 고정 루프 회로.
17. 14에 있어서, 상기 제1 커패시턴스 요소는 제1 가변 커패시터를 포함하는, 위상 고정 루프 회로.
18. 14에 있어서, 상기 제2 커패시턴스 요소는 제2 가변 커패시터를 포함하는, 위상 고정 루프 회로.
19. 1에 있어서, 상기 위상 고정 루프 회로의 잠금을 수행하는 과정 중의 루프 대역폭은 상기 위상 고정 루프 회로의 잠금 상태의 루프 대역폭보다 큰, 위상 고정 루프 회로.
20. 1 내지 19 중 어느 한 항의 위상 고정 루프 회로를 포함하는, 신호 처리 장치.
여기에 도시되고 논의된 모든 예에서, 임의의 구체적인 값은 한정하는 것이 아니라 예시적인 것으로 해석되어야 한다. 따라서, 예시적인 실시예의 다른 예들은 상이한 값을 가질 수 있다.
명세서 및 청구항에서 '전', '후', '최상', '최하', '상', '하' 등의 용어가 존재할 경우, 이는 설명의 목적으로 사용되며, 불변의 상대적 위치를 반드시 설명하기 위한 것은 아니다. 이렇게 사용한 용어는 적절한 상황에서 호환되어, 여기에서 설명한 본 개시의 실시예가 예를 들어 여기에서 도시되거나 별도로 설명된 것과 다른 방향으로 동작될 수 있음을 이해해야 한다.
여기에서 사용된 바와 같이, 용어 '예시적인'은 '예시, 실례 또는 설명'하기 위한 것이며, 정확하게 재현되는 '모델'로 사용되는 것이 아니다. 여기에서 예시적으로 설명한 임의의 구현예는 다른 구현예보다 반드시 바람직하거나 유리한 것으로 해석되지 않는다. 또한, 본 개시는 상술한 기술분야, 배경기술, 발명의 내용 또는 발명을 실시하기 위한 구체적인 내용에서 제시한 임의적인 서술 또는 묵시적인 이론에 한정되지 않는다.
여기에서 사용된 바와 같이, 용어 '실질적으로'는 설계 또는 제조의 결함, 소자 또는 요소의 허용 오차, 환경적 영향 및/또는 다른 요인으로 인한 임의의 미세한 변화를 포함하는 것을 의미한다. 용어 '실질적으로'는 기생 효과, 노이즈 및 실제 구현예에 존재할 수 있는 기타 실제 고려 요인으로 인한 완벽하거나 이상적인 상황과의 차이도 허용한다.
상술한 설명은 함께 '연결' 또는 '결합'되는 요소 또는 노드 또는 특징을 지칭할 수 있다. 여기에서 사용된 바와 같이, 다른 명확한 설명이 없는 한, '연결'은 하나의 요소/노드/특징이 다른 하나의 요소/노드/특징과 전기적, 기계적, 논리적 또는 기타 방식으로 직접적으로 연결(또는 직접적으로 통신)되는 것을 의미한다. 유사하게, 다른 명확한 설명이 없는 한, '결합'은 하나의 요소/노드/특징이 다른 하나의 요소/노드/특징과 직접적 또는 간접적인 방식으로 기계적, 전기적, 논리적 또는 기타 방식으로 연결되어 상호 작용할 수 있음을 의미하며, 두 특징이 직접적으로 연결되지 않더라도 마찬가지다.즉, '결합'은 요소 또는 다른 특징의 직접적인 연결 및 간접적인 연결을 모두 포함하며, 하나 이상의 중간 요소를 이용하는 결합을 포함하도록 의도된다.
용어 '포함하다(comprise)/포함하다(include)'가 본문에 사용될 경우, 표시된 특징, 전체, 단계, 동작, 단위 및/또는 구성 요소의 존재를 설명하는 것이지만, 하나 이상의 다른 특징, 전체, 단계, 동작, 단위 및/또는 구성 요소 및 이들의 조합의 존재 또는 추가를 배제하지 않는 것도 이해해야 한다.
당업자는 상술한 동작 사이의 경계가 단지 예시적인 것임을 이해할 것이다. 복수의 동작은 하나의 동작으로 결합될 수 있고, 하나의 동작은 부가적인 동작에 분산될 수 있으며, 동작은 시간상 적어도 부분적으로 중첩되어 수행될 수 있다. 또한, 대안적인 실시예는 특정 동작의 복수의 실례를 포함할 수 있고, 다른 다양한 실시예에서 동작의 순서는 변경될 수 있다. 그러나, 다른 수정, 변화 및 대체도 가능하다. 따라서, 본 명세서 및 도면은 한정적인 것이 아니라 예시적인 것으로 간주되어야 한다.
예시를 통해 본 개시의 일부 특정 실시예를 상세하게 설명하였으나, 당업자는 상기 예시는 본 개시의 범위를 한정하기 위한 것이 아니라 설명하기 위한 것일 뿐임을 이해해야 한다. 여기에서 개시한 각 실시예는 본 개시의 사상 및 범위를 벗어나지 않는 한 임의로 조합될 수 있다. 당업자는 본 개시의 범위 및 사상을 벗어나지 않는 한 실시예를 다양하게 수정할 수도 있음을 이해해야 한다. 본 개시의 범위는 첨부된 청구항에 의해 한정된다.
Claims (20)
- 위상 고정 루프 회로에 있어서,
전하 펌프 전류를 갖도록 구성된 전하 펌프; 및
상기 전하 펌프에 연결되고, 제1 저항 값, 제1 커패시턴스 값 및 제2 커패시턴스 값을 갖도록 구성되고, 상기 위상 고정 루프 회로의 제로 주파수는 상기 제1 저항 값 및 상기 제1 커패시턴스 값에 의해 결정되도록 구성되고, 상기 위상 고정 루프 회로의 폴 주파수는 상기 제1 저항 값 및 상기 제2 커패시턴스 값에 의해 결정되도록 구성되는, 루프 필터를 포함하고,
상기 전하 펌프 전류, 상기 제1 저항 값, 상기 제1 커패시턴스 값 및 상기 제2 커패시턴스 값 중 적어도 두 개가 조절되어, 상기 위상 고정 루프 회로의 루프 대역폭을 변경하고, 상기 제로 주파수와 상기 루프 대역폭 사이의 제1 비율 값 및 상기 폴 주파수와 루프 대역폭 사이의 제2 비율 값이 일정하게 유지되는, 위상 고정 루프 회로. - 제1항에 있어서, 조절 후의 전하 펌프 전류가 조절 전의 전하 펌프 전류의 K배일 경우, 조절 후의 제1 저항 값은 조절 전의 제1 저항 값의 배이며, 조절 전후의 제1 커패시턴스 값 및 제2 커패시턴스 값은 일정하게 유지되는, 위상 고정 루프 회로.
- 제1항에 있어서, 조절 후의 전하 펌프 전류가 조절 전의 전하 펌프 전류의 K배일 경우, 조절 후의 제1 커패시턴스 값은 조절 전의 제1 커패시턴스 값의 1/K배이며, 조절 후의 제2 커패시턴스 값은 조절 전의 제2 커패시턴스 값의 1/K이고, 조절 전후의 제1 저항 값은 일정하게 유지되는, 위상 고정 루프 회로.
- 제1항에 있어서, 조절 후의 제1 저항 값이 조절 전의 제1 저항 값의 배일 경우, 조절 후의 제1 커패시턴스 값은 조절 전의 제1 커패시턴스 값의 K배이며, 조절 후의 제2 커패시턴스 값은 조절 전의 제2 커패시턴스 값의 K배이고, 조절 전후의 전하 펌프 전류는 일정하게 유지되는, 위상 고정 루프 회로.
- 제1항에 있어서, 상기 전하 펌프는
제1 노드가 전원 공급 전위에 연결되고, 제2 노드는 제1 스위치를 통해 상기 전하 펌프의 출력 노드에 연결되는 제1 전류원; 및
제3 노드가 제2 스위치를 통해 상기 출력 노드에 연결되고, 제4 노드는 기준 전위에 연결되는 제2 전류원을 포함하고, 상기 전하 펌프 전류는 상기 제1 전류원의 제1 전류 및 상기 제2 전류원의 제2 전류를 포함하는, 위상 고정 루프 회로. - 제5항에 있어서, 상기 제1 전류원은
하나의 채널 터미널이 상기 제1 노드에 연결되고, 다른 채널 터미널은 상기 제2 노드에 연결되고, 제어 터미널은 제1 바이어스 전위에 연결되도록 구성된, 제1 트랜지스터, 및
하나의 채널 터미널은 상기 제1 노드에 연결되며, 다른 채널 터미널은 상기 제2 노드에 연결되고, 제어 터미널은 각각 제3 스위치를 통해 상기 전원 공급 전위에 연결되고, 제4 스위치를 통해 상기 제1 바이어스 전위에 연결되는, 제2 트랜지스터;를 포함하고,
상기 제2 전류원은
하나의 채널 터미널은 상기 제3 노드에 연결되며, 다른 채널 터미널은 상기 제4 노드에 연결되고, 제어 터미널은 제2 바이어스 전위에 연결되도록 구성된, 제3 트랜지스터, 및
하나의 채널 터미널은 상기 제3 노드에 연결되며, 다른 채널 터미널은 상기 제4 노드에 연결되고, 제어 터미널은 각각 제5 스위치를 통해 상기 제2 바이어스 전위에 연결되고, 제6 스위치를 통해 상기 기준 전위에 연결되는, 제4 트랜지스터;를 포함하는, 위상 고정 루프 회로. - 제6항에 있어서, 상기 제3 스위치의 온 및 오프 상태는 상기 제4 스위치의 온 및 오프 상태와 반대가 되도록 구성되며, 상기 제5 스위치의 온 및 오프 상태는 상기 제6 스위치의 온 및 오프 상태와 반대가 되도록 구성되고, 상기 제3 스위치의 온 및 오프 상태는 상기 제6 스위치의 온 및 오프 상태와 동일하도록 구성되는, 위상 고정 루프 회로.
- 제7항에 있어서, 상기 제3 스위치와 상기 제6 스위치는 각각 제1 스위치 신호로 제어되는 제5 트랜지스터 및 제8 트랜지스터이며;
상기 제4 스위치 및 상기 제5 스위치는 각각 제2 스위치 신호로 제어되는 제6 트랜지스터 및 제7 트랜지스터이고;
상기 제1 스위치 신호와 상기 제2 스위치 신호는 서로 반대 위상인, 위상 고정 루프 회로. - 제6항에 있어서, 상기 제1 트랜지스터의 채널 도핑 유형은 상기 제2 트랜지스터의 채널 도핑 유형과 동일하며, 상기 제3 트랜지스터의 채널 도핑 유형은 상기 제4 트랜지스터의 채널 도핑 유형과 동일하고, 상기 제1 트랜지스터의 채널 도핑 유형은 상기 제3 트랜지스터의 채널 도핑 유형과 반대인, 위상 고정 루프 회로.
- 제6항에 있어서, 상기 제1 트랜지스터의 채널 폭 및 상기 제2 트랜지스터의 채널 폭은 적어도 조절 전후의 전하 펌프 전류의 변화에 따라 결정되며;
상기 제3 트랜지스터의 채널 폭과 상기 제4 트랜지스터의 채널 폭은 적어도 조절 전후의 전하 펌프 전류의 변화에 따라 결정되는, 위상 고정 루프 회로. - 제5항에 있어서, 상기 전하 펌프는
상기 제1 전류원과 함께 제1 전류 미러를 형성하는, 제1 미러 전류원;
상기 제2 전류원과 함께 제2 전류 미러를 형성하며, 상기 제1 미러 전류원과 참조 노드에서 서로 연결되는, 제2 미러 전류원; 및
상기 참조 노드와 상기 출력 노드 사이에 연결되는, 연산 증폭 추종기;를 더 포함하고,
상기 제1 전류원의 제1 전류와 상기 제1 미러 전류원의 제3 전류 사이의 제3 비율 값은 변하지 않으며, 상기 제2 전류원의 제2 전류와 상기 제2 미러 전류원의 제4 전류 사이의 제4 비율 값은 변하지 않고, 상기 제3 전류와 상기 제4 전류는 동일한, 위상 고정 루프 회로. - 제11항에 있어서, 상기 제1 미러 전류원은
하나의 채널 터미널은 상기 전원 공급 전위에 연결되고, 제어 터미널은 제1 바이어스 전위에 연결되는, 제9 트랜지스터, 및
하나의 채널 터미널은 상기 제9 트랜지스터의 다른 채널 터미널에 연결되고, 다른 채널 터미널은 상기 참조 노드에 연결되며, 제어 터미널은 상기 기준 전위에 연결되는, 제10 트랜지스터;를 포함하고,
상기 제2 미러 전류원은
하나의 채널 터미널은 상기 기준 전위에 연결되며, 제어 터미널은 제2 바이어스 전위에 연결되는, 제11 트랜지스터, 및
하나의 채널 터미널은 상기 제11 트랜지스터의 다른 채널 터미널에 연결되고, 다른 채널 터미널은 상기 참조 노드에 연결되며, 제어 터미널은 상기 전원 공급 전위에 연결되는, 제12 트랜지스터를 포함하는, 위상 고정 루프 회로. - 제11항에 있어서, 상기 연산 증폭 추종기의 제1 입력단은 상기 참조 노드에 연결되고, 상기 연산 증폭 추종기의 제2 입력단은 상기 출력 노드에 연결되고, 상기 연산 증폭 추종기의 출력단은 제1 바이어스 전위에 연결되는, 위상 고정 루프 회로.
- 제1항에 있어서, 상기 루프 필터는
제1 저항 값을 가지는, 제1 저항 요소;
제1 커패시턴스 값을 가지고, 출력 노드와 기준 전위 사이에 상기 제1 저항 요소와 직렬로 연결되도록 구성되는, 제1 커패시턴스 요소; 및
제2 커패시턴스 값을 가지고, 상기 출력 노드와 상기 기준 전위 사이에 연결되도록 구성되는, 제2 커패시턴스 요소를 포함하는, 위상 고정 루프 회로. - 제14항에 있어서, 상기 제1 저항 요소는
제1 레지스터;
상기 제1 저항 요소의 양단 사이에 상기 제1 레지스터와 직렬로 연결되는, 제2 레지스터; 및
상기 제1 저항 요소의 일 단과 상기 제1 레지스터와 상기 제2 레지스터 사이의 연결 노드 사이에 연결되는, 제7 스위치를 포함하는, 위상 고정 루프 회로. - 제15항에 있어서, 상기 제1 레지스터의 저항 값 및 상기 제2 레지스터의 저항 값은 적어도 조절 전후의 제1 저항 값의 변화에 따라 결정되는, 위상 고정 루프 회로.
- 제14항에 있어서, 상기 제1 커패시턴스 요소는 제1 가변 커패시터를 포함하는, 위상 고정 루프 회로.
- 제14항에 있어서, 상기 제2 커패시턴스 요소는 제2 가변 커패시터를 포함하는, 위상 고정 루프 회로.
- 제1항에 있어서, 상기 위상 고정 루프 회로의 잠금을 수행하는 과정 중의 루프 대역폭은 상기 위상 고정 루프 회로의 잠금 상태의 루프 대역폭보다 큰, 위상 고정 루프 회로.
- 제1항 내지 제19항 중 어느 한 항에 따른 위상 고정 루프 회로를 포함하는, 신호 처리 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110848675.1 | 2021-07-27 | ||
| CN202110848675.1A CN113300705B (zh) | 2021-07-27 | 2021-07-27 | 锁相环电路和信号处理设备 |
| PCT/CN2022/070700 WO2023005157A1 (zh) | 2021-07-27 | 2022-01-07 | 锁相环电路和信号处理设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230125303A true KR20230125303A (ko) | 2023-08-29 |
Family
ID=77331128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237025880A KR20230125303A (ko) | 2021-07-27 | 2022-01-07 | 위상 고정 루프 회로 및 신호 처리 장치 |
Country Status (5)
| Country | Link |
|---|---|
| KR (1) | KR20230125303A (ko) |
| CN (1) | CN113300705B (ko) |
| CA (1) | CA3202290A1 (ko) |
| TW (1) | TWI788181B (ko) |
| WO (1) | WO2023005157A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113300705B (zh) * | 2021-07-27 | 2021-10-15 | 深圳比特微电子科技有限公司 | 锁相环电路和信号处理设备 |
| CN117544164B (zh) * | 2024-01-08 | 2024-04-09 | 芯耀辉科技有限公司 | 基于开环控制的闭环稳定性的校正方法、设备及介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441660B1 (en) * | 2001-02-02 | 2002-08-27 | Broadcom Corporation | High speed, wide bandwidth phase locked loop |
| DE60314384T2 (de) * | 2003-06-17 | 2008-02-14 | Freescale Semiconductor, Inc., Austin | Filter für eine Phasenregelschleife |
| TWI343189B (en) * | 2007-10-01 | 2011-06-01 | Via Tech Inc | Loop filters and phase locked loops using the same |
| US7952436B2 (en) * | 2009-06-23 | 2011-05-31 | Fortemedia, Inc. | Phase lock loop circuit |
| US9099995B2 (en) * | 2013-03-14 | 2015-08-04 | Qualcomm Incorporated | Ring oscillator circuit and method |
| CN108540129B (zh) * | 2017-03-01 | 2021-10-26 | 上海复旦微电子集团股份有限公司 | 一种含双通路压控振荡器的锁相环电路 |
| CN107634759B (zh) * | 2017-09-15 | 2020-07-28 | 北京华大九天软件有限公司 | 一种自适应环路带宽的锁相环电路 |
| CN109889194A (zh) * | 2019-02-27 | 2019-06-14 | 上海华虹宏力半导体制造有限公司 | 一种快速锁定的锁相环电路 |
| CN113300705B (zh) * | 2021-07-27 | 2021-10-15 | 深圳比特微电子科技有限公司 | 锁相环电路和信号处理设备 |
-
2021
- 2021-07-27 CN CN202110848675.1A patent/CN113300705B/zh active Active
-
2022
- 2022-01-07 TW TW111100717A patent/TWI788181B/zh active
- 2022-01-07 CA CA3202290A patent/CA3202290A1/en active Pending
- 2022-01-07 KR KR1020237025880A patent/KR20230125303A/ko unknown
- 2022-01-07 WO PCT/CN2022/070700 patent/WO2023005157A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN113300705A (zh) | 2021-08-24 |
| TW202234829A (zh) | 2022-09-01 |
| CA3202290A1 (en) | 2023-02-02 |
| TWI788181B (zh) | 2022-12-21 |
| WO2023005157A1 (zh) | 2023-02-02 |
| CN113300705B (zh) | 2021-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7474166B2 (en) | PLL frequency synthesizer circuit and frequency tuning method thereof | |
| US7978017B2 (en) | Control voltage generator for a clock, frequency reference, and other reference signal generator | |
| US8093958B2 (en) | Clock, frequency reference, and other reference signal generator with a controlled quality factor | |
| US7564318B2 (en) | Switch capacitance and varactor banks applied to voltage controlled oscillator having constant frequency tuning sensitivity | |
| US7184510B2 (en) | Differential charge pump | |
| US20090146751A1 (en) | Clock, Frequency Reference, and Other Reference Signal Generator | |
| US20080100350A1 (en) | Spread Spectrum Clock and Reference Signal Generator | |
| KR20230125303A (ko) | 위상 고정 루프 회로 및 신호 처리 장치 | |
| US20080218277A1 (en) | Apparatus and method for operating a phase-locked loop circuit | |
| US10951164B2 (en) | Voltage-controlled oscillator, PLL circuit, and CDR device | |
| US20090146748A1 (en) | Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator | |
| US20080284529A1 (en) | Method and apparatus of a ring oscillator for phase locked loop (pll) | |
| US10396806B1 (en) | Voltage regulator based loop filter for loop circuit and loop filtering method | |
| US8067965B2 (en) | Clock and data recovery circuit with proportional path | |
| US20050052250A1 (en) | Direct frequency modulation apparatus which modulates frequency by applying data-dependent voltage to control terminal of voltage-controlled oscillator without mediacy of PLL, and communication system | |
| US10332960B2 (en) | Digitally controlled varactor structure for high resolution DCO | |
| KR20040007490A (ko) | 전압 제어 발진기를 위한 정출력 스윙 및 가변시간 지연을갖는 씨모스 회로 | |
| US20070296511A1 (en) | Digital adjustment of an oscillator | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| JP2007295561A (ja) | フェーズロックループ用制御可能な電流源 | |
| US10985767B2 (en) | Phase-locked loop circuitry having low variation transconductance design | |
| EP1386396A1 (en) | Lc controllable oscillator, a quadrature oscillator and a communication arrangement | |
| US8598958B1 (en) | Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range | |
| TWI637601B (zh) | 頻帶選擇時脈資料回復電路以及相關方法 | |
| US20190181868A1 (en) | Clock and data recovery (cdr) circuit |