TWI788181B - 鎖相環電路和訊號處理設備 - Google Patents
鎖相環電路和訊號處理設備 Download PDFInfo
- Publication number
- TWI788181B TWI788181B TW111100717A TW111100717A TWI788181B TW I788181 B TWI788181 B TW I788181B TW 111100717 A TW111100717 A TW 111100717A TW 111100717 A TW111100717 A TW 111100717A TW I788181 B TWI788181 B TW I788181B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- current
- phase
- locked loop
- current source
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 11
- 238000005513 bias potential Methods 0.000 claims description 26
- 230000008859 change Effects 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000007599 discharging Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 102220029346 rs34541442 Human genes 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本發明涉及一種鎖相環電路和訊號處理設備。鎖相環電路包括:電荷泵,電荷泵被配置為具有電荷泵電流;以及環路濾波器,環路濾波器連接至電荷泵,且環路濾波器被配置為具有第一電阻值、第一電容值和第二電容值,其中,鎖相環電路的零點頻率被配置為由第一電阻值和第一電容值確定,且鎖相環電路的極點頻率被配置為由第一電阻值和第二電容值確定;其中,電荷泵電流、第一電阻值、第一電容值和第二電容值中的至少兩者能夠被調節,以使得鎖相環電路的環路帶寬改變,並保持零點頻率與環路帶寬之間的第一比值不變,且極點頻率與環路帶寬之間的第二比值不變。
Description
本發明要求於2021年7月27日提交的、標題為“鎖相環電路和訊號處理設備”的中國專利申請第202110848675.1的優先權,該發明的公開內容通過引用被全部合併於此。
本發明涉及電子電路技術領域,具體而言,涉及一種鎖相環電路和訊號處理設備。
鎖相環電路是一種反饋控制電路,其可以利用外部輸入的參考訊號來控制環路內部的振盪訊號的頻率和相位,實現輸出頻率對輸入頻率的自動跟蹤。在移動通信基站、跳頻通信系統等許多訊號處理設備中,對鎖相環電路的鎖定時間有著嚴格的要求。由於鎖相環電路的鎖定時間與其環路帶寬直接相關,因此可以通過增加環路帶寬來減小鎖定時間,從而加快頻率鎖定。然而,環路帶寬的變化可能導致鎖相環電路中其它參數的變化,因而導致其性能的劣化。
本發明的目的之一在於提供一種鎖相環電路和訊號處理設備。
根據本發明的第一方面,提供了一種鎖相環電路,包括:電荷泵,所述電荷泵被配置為具有電荷泵電流;以及環路濾波器,所述環路濾波器連接至所述電荷泵,且所述環路濾波器被配置為具有第一電阻值、第一電容值和第二電容值,其中,所述鎖相環電路的零點頻率被配置為由第一電阻值和第一電容值確定,且所述鎖相環電路的極點頻率被配置為由第一電阻值和第二電容值確定;其中,電荷泵電流、第一電阻值、第一電容值和第二電容值中的至少兩者能夠被調節,以使得所述鎖相環電路的環路帶寬改變,並保持所述零點頻率與環路帶寬之間的第一比值不變,且所述極點頻率與環路帶寬之間的第二比值不變。
根據本發明的第二方面,提供了一種訊號處理設備,所述訊號處理設備包括如上所述的鎖相環電路。
通過以下參照附圖對本發明的示例性實施例詳細描述,本發明的其它特徵及其優點將會變得清楚。
100:相位頻率檢測器
200:電荷泵
210:第一電流源
220:第二電流源
230:第一鏡像電流源
240:第二鏡像電流源
250:運放跟隨器
300:環路濾波器
310:第一電阻部件
320:第一電容部件
330:第二電容部件
400:壓控振盪器(VCO)
500:分頻器
IN:輸入訊號
OUT:輸出訊號
bias1:第一偏置電位
bias2:第二偏置電位
C1:第一電容值
C2:第二電容值
CS:電流源
CS1:電流源
CS2:電流源
R1:第一電阻值
R11:電阻值
R12:電阻值
K1:第一開關
K2:第二開關
K3:第三開關
K4:第四開關
K5:第五開關
K6:第六開關
K7:第七開關
M1:第一電晶體
M2:第二電晶體
M3:第三電晶體
M4:第四電晶體
M9:第九電晶體
M10:第十電晶體
M11:第十一電晶體
M12:第十二電晶體
M13:電晶體
M14:電晶體
M20:電晶體
VDD:電源電位
N1:第一節點
N2:第二節點
N3:第三節點
N4:第四節點
NOUT:輸出節點
NREF:參考節點
I1:第一電流
I2:第二電流
I3:第三電流
I4:第四電流
Icp:電荷泵電流
構成說明書的一部分的附圖描述了本發明的實施例,並且連同說明書一起用於解釋本發明的原理。
參照附圖,根據下面的詳細描述,可以更加清楚地理
解本發明,其中:圖1示出了一種鎖相環電路的結構方塊圖;圖2示出了一種鎖相環電路中的電荷泵和環路濾波器的電路示意圖;圖3示出了根據本發明的一示例性實施例的鎖相環電路中的電荷泵的電路示意圖;圖4示出了根據本發明的一示例性實施例的偏置電位產生電路的示意圖;圖5示出了根據本發明的另一示例性實施例的鎖相環電路中的電荷泵的電路示意圖;圖6示出了根據本發明的一示例性實施例的鎖相環電路中的環路濾波器的電路示意圖;圖7示出了根據本發明的另一示例性實施例的鎖相環電路中的環路濾波器的電路示意圖;及圖8示出了根據本發明的又一示例性實施例的鎖相環電路中的環路濾波器的電路示意圖。
注意,在以下說明的實施方式中,有時在不同的附圖之間共同使用同一附圖標記來表示相同部分或具有相同功能的部分,而省略其重複說明。在本說明書中,使用相似的標號和字母表示類似項,因此,一旦某一項在一個附圖中被定義,則在隨後的附圖中不需要
對其進行進一步討論。
為了便於理解,在該等附圖中所示的各結構的位置、尺寸及範圍等有時不表示實際的位置、尺寸及範圍等。因此,所界定的發明並不限於該等附圖所界定的位置、尺寸及範圍等。此外,附圖不必按比例繪製,一些特徵可能被放大以示出具體組件的細節。
現在將參照附圖來詳細描述本發明的各種示例性實施例。應注意到:除非另外具體說明,否則在這些實施例中闡述的部件和步驟的相對佈置、數字表達式和數值不限制本發明的範圍。
以下對至少一個示例性實施例的描述實際上僅僅是說明性的,決不作為對本發明及其應用或使用的任何限制。也就是說,本文中的晶片測試方法和計算晶片是以示例性的方式示出,來說明本發明中的電路或方法的不同實施例,而並非意圖限制。本領域的技術人員將會理解,它們僅僅說明可以用來實施本發明的示例性方式,而不是窮盡的方式。
對於相關領域具有通常知識者已知的技術、方法和設備可能不作詳細討論,但在適當情況下,所述技術、方法和設備應當被視為授權說明書的一部分。
如圖1所示,在一種鎖相環電路中,可以包括依次連接的相位頻率檢測器100、電荷泵200、環路濾波器300、壓控振盪器
(VCO)400和分頻器500,且分頻器500的輸出連接至相位頻率檢測器100的輸入,從而形成反饋迴路。相位頻率檢測器100可以接收具有參考頻率的輸入訊號(IN),並且壓控振盪器400可以輸出具有期望頻率的輸出訊號(OUT)。
圖2所示為一種鎖相環電路中的電荷泵200和環路濾波器300的電路示意圖。其中,電荷泵200可以包括經由第一開關K1連接到輸出節點的一個電流源CS1(例如,充電電流源)和經由第二開關K2連接到輸出節點的另一電流源CS2(例如,放電電流源)。來自鎖相環電路的相位頻率檢測器100的訊號可以控制第一開關K1和第二開關K2的導通和斷開,從而控制電荷泵200輸出的電荷泵電流Icp基本上是來自電流源CS1或是來自電流源CS2的電流。
環路濾波器300可以包括具有第一電阻值R1的電阻器、以及分別具有第一電容值C1和第二電容值C2的兩個電容器。通過改變R1、C1和C2中的至少一個,可以對環路濾波器300的濾波參數進行調節。
在包括圖2中的電荷泵200和環路濾波器300的鎖相環電路中,環路帶寬可以被表示為,其中,G為VCO 400的增益係數,N為分頻器的分頻比。鎖相環電路的零點頻率可以被表示為,並且鎖相環電路的極點頻率可以被表示為
。
如上文所提到的,在許多應用中,對鎖相環電路的鎖定時間可能有著嚴格的要求。為了加快鎖相環電路的鎖定,可以增加其環路帶寬。但是,環路帶寬同時會影響鎖相環電路的其它性能,例如影響鎖相環電路的噪聲性能。具體而言,通常需要較窄的環路帶寬來使在一定頻率偏移處的相位噪聲是符合要求的。為了兼顧鎖定時間和噪聲性能,可以在鎖相環電路進行鎖定的過程中採用較大的環路帶寬,而在鎖相環電路被鎖定後改用較小的環路帶寬。
然而,採用可變的環路帶寬也可能帶來一些問題,例如如何保證環路的穩定性的問題。具體而言,環路的穩定與鎖相環電路的極點頻率和零點頻率的位置有關。為了保證足夠的相位裕度,通常會把鎖相環電路的零點頻率設置在比環路帶寬低3~4倍的位置處,並且把鎖相環電路的極點頻率設置在比環路帶寬高3~4倍的位置處。但是,如果直接進行帶寬的切換,通常會導致零點頻率與環路帶寬、以及極點頻率與環路帶寬之間的關係的變化,因而難以保障相位裕度。
為了解決上述問題,本發明提出了一種鎖相環電路,如圖1所示,該鎖相環電路可以包括電荷泵200和連接到電荷泵200的環路濾波器300。其中,電荷泵200可以被配置為具有電荷泵電
流Icp;環路濾波器300可以被配置為具有第一電阻值R1、第一電容值C1和第二電容值C2。並且,電荷泵電流Icp、第一電阻值R1、第一電容值C1和第二電容值C2中的至少兩者能夠被調節,以使得鎖相環電路的環路帶寬改變,並保持零點頻率與環路帶寬之間的第一比值不變,且極點頻率與環路帶寬之間的第二比值不變。
考慮到在鎖相環電路中,壓控振盪器400的增益G和分頻器500的分頻比N通常是不變的,因此在下文中,將暫不考慮對這兩個量進行調節。當然,在可能的情況下,也可以通過改變壓控振盪器400的增益G和分頻器500的分頻比N來控制環路濾波器的環路帶寬、零點頻率和極點頻率等參數,在此不作限制。
根據可知,在鎖相環電路中,可以通過調節電荷泵電流Icp和/或第一電阻值R1來切換環路帶寬BW,以滿足鎖定時間和噪聲性能的要求。另外,在鎖相環電路中,零點頻率與環路帶寬之間的第一比值可以被表示為,也就是說,當IcpR12 C1保持不變時,零點頻率與環路帶寬之間的第一比值可以保持不變。類似地,極點頻率與環路帶寬之間的第二比值可以被表示為,也就是說,當IcpR12 C2保持不變時,極點頻率與環路帶寬之間的第二比值也可以保持不變。當第一比值和第二比值兩者
均能夠保持不變時,則可以很好地保持鎖相環電路中的相位裕度。
具體而言,在一些實施例中,可以通過調節電荷泵電流Icp和第一電阻值R1來改變環路帶寬。當調節後的電荷泵電流為調節前的電荷泵電流的K倍,調節後的第一電阻值調節為原來的第一電阻值的1/倍時,環路帶寬為原來的環路帶寬的倍。並且,第一電容值C1和第二電容值C2可以保持不變,從而保持第一比值和第二比值不變,即保持鎖相環電路的相位裕度不變。其中,K可以是不為零的數。特別地,在增大環路帶寬以加快鎖定的情況下,K以滿足K>1。
在另一些實施例中,可以通過僅調節電荷泵電流Icp來改變環路帶寬,而保持第一電阻值R1不變。當調節後的電荷泵電流為調節前的電荷泵電流的K倍時,可以將第一電容值調節為原來的第一電容值的1/K倍,並將第二電容值調節為原來的第二電容值的1/K倍,從而保持第一比值和第二比值不變,以保障相位裕度。
在又一些實施例中,可以通過僅調節第一電阻值R1來改變環路帶寬,而保持電荷泵電流Icp不變。例如,當調節後的第一電阻值為調節前的第一電阻值的1/倍時,環路帶寬將改變為原來的環路帶寬的1/倍。此時,為了保證相位裕度不變,可以使調節後的第一電容值為調節前的第一電容值的K倍,調節後的第二電容值為調節前的第二電容值的K倍。
當然,在其它一些實施例中,也可以以其它方式來調節電荷泵電流Icp、第一電阻值R1、第一電容值C1和第二電容值C2中的至少兩者,以實現環路帶寬的改變,同時保持鎖相環電路的相位裕度不變,在此不再贅述。
在一些實施例中,可以在一定的範圍內連續地調節電荷泵電流Icp、第一電阻值R1、第一電容值C1或第二電容值C2,以獲得期望的取值。在另一些實施例中,電荷泵電流Icp、第一電阻值R1、第一電容值C1或第二電容值C2能夠被調節為分立的若干個值,以實現期望的環路帶寬之間的切換,並保持相位裕度不變。相比而言,為電荷泵電流Icp、第一電阻值R1、第一電容值C1和第二電容值C2中的至少兩個物理量設置相互匹配的若干個分立的值,相比於連續可調的設置,可能有助於簡化電路結構,並實現更準確和快速的切換,下文中還將詳細描述這樣的電路的結構。
在一示例性實施例中,如圖3所示,電荷泵200可以包括第一電流源210和第二電流源220。其中,第一電流源210可以是充電電流源,第二電流源220可以是放電電流源(或者,第一電流源210為放電電流源,第二電流源220為充電電流源)。第一電流源210的第一節點N1可以被配置為連接至電源電位VDD,第一電流源210的第二節點N2可以經由第一開關K1連接至電荷泵的輸出節點NOUT。電荷泵電流可以包括第一電流源210的第一電流。一
般情況下,當第一開關K1處於導通狀態而第二開關K2處於斷開狀態時,電荷泵電流即為第一電流源210的第一電流。相應地,第一電流源210的第一電流可以是可調的,例如是連續可調或分立可調的。
第二電流源220的第三節點N3可以經由第二開關K2連接至輸出節點NOUT,第二電流源220的第四節點N4可以連接至基準電位(例如,地電位)。電荷泵電流可以包括第二電流源220的第二電流。一般情況下,當第一開關K1處於斷開狀態而第二開關K2處於導通狀態時,電荷泵電流即為第二電流源220的第二電流。相應地,第二電流源220的第二電流可以是可調的,例如是連續可調或分立可調的。
進一步地,在圖3所示的具體實施例中,第一電流源210可以包括第一電晶體M1和第二電晶體M2。其中,第一電晶體M1的一個溝道端子(源極端子或漏極端子)可以連接至第一節點N1,第一電晶體M1的另一溝道端子可以連接至第二節點N2,第一電晶體M1的控制端子(柵極端子)可以連接至第一偏置電位bias1。第二電晶體M2的一個溝道端子可以連接至第一節點N1,第二電晶體M2的另一溝道端子可以連接至第二節點N2,第二電晶體M2的控制端子可以分別經由第三開關K3連接至電源電位VDD和經由第四開關K4連接至第一偏置電位bias1。
類似地,第二電流源220可以包括第三電晶體M3和第四電晶體M4。其中,第三電晶體M3的一個溝道端子可以連接至第三節點N3,第三電晶體M3的另一溝道端子可以連接至第四節點N4,第三電晶體M3的控制端子可以連接至第二偏置電位bias2。第四電晶體M4的一個溝道端子可以連接至第三節點N3,第四電晶體M4的另一溝道端子可以連接至第四節點N4,第四電晶體M4的控制端子可以分別經由第五開關K5連接至第二偏置電位bias2和經由第六開關K6連接至基準電位。
其中,第二偏置電位bias2可以由圖4中所示的偏置電位產生電路生成,並被提供給電荷泵中的相應的電晶體,而第一偏置電位bias1可以在電荷泵中的各部件和其中訊號的作用下自然地產生。在圖4所示的電路中,電晶體M20可以將來自電流源CS的電流轉換為相應的電位,而電流源CS的電流可以是根據需要來提供的。
在圖3所示的實施例中,第三開關K3的導通和斷開狀態可以與第四開關K4的導通和斷開狀態相反,以控制第二電晶體M2是否對第一電流源210的第一電流產生貢獻。第五開關K5的導通和斷開狀態可以與第六開關K6的導通和斷開狀態相反,以控制第四電晶體M4是否對第二電流源220的第二電流產生貢獻。並且,第三開關K3的導通和斷開狀態可以與第六開關K6的導通和斷開狀
態相同,這樣,第四開關K4的導通和斷開狀態與第五開關K5的導通和斷開狀態也是相同的,以盡可能地保障第一電流源210和第二電流源220始終是平衡的,即第一電流源210的第一電流和第二電流源220的第二電流基本上始終是相等的。
在一些實施例中,第三開關K3和第六開關K6可以分別是由第一開關訊號s1控制的第五電晶體和第八電晶體,第四開關K4和第五開關K5可以分別是由第二開關訊號s2控制的第六電晶體和第七電晶體。並且,第一關訊號s1與第二開關訊號s2可以是彼此反相的。這樣,可以方便地利用一個訊號及其反相訊號來控制電荷泵200中的多個開關。
此外,第一電晶體M1的溝道摻雜類型可以與第二電晶體M2的溝道摻雜類型相同,以方便在第二電晶體M2打開時導致第一電流的增加。第三電晶體M3的溝道摻雜類型可以與第四電晶體M4的溝道摻雜類型相同,以方便在第四電晶體M4打開時導致第二電流的增加。此外,第一電晶體M1的溝道摻雜類型與第三電晶體M3的溝道摻雜類型相反,相應地,第二電晶體M2的溝道摻雜類型與第四電晶體M4的溝道摻雜類型相反,以分別形成用於充電和放電的第一電流源210和第二電流源220。例如,在圖3所示的具體實施例中,第一電晶體M1和第二電晶體M2可以是p型金屬氧化物半導體電晶體(PMOS),而第三電晶體M3和第四電晶體M4可以是
n型金屬氧化物半導體電晶體(NMOS)。當然,在其它一些實施例中,也可以採用相反的摻雜類型,並相應調節電荷泵中的其它相關部件或訊號電位。
以圖3中的第二電流源220為例,當第一開關訊號s1控制第六開關K6處於導通狀態時,第五開關K5處於斷開狀態,此時,僅第三電晶體M3處於打開狀態,其對電荷泵電流將產生貢獻。而當第一開關訊號s1控制第六開關K6處於斷開狀態時,第五開關K5處於導通狀態,此時,第三電晶體M3和第四電晶體M4均處於打開狀態,將共同對電荷泵電流產生貢獻。這樣,通過控制第五開關K5和第六開關K6的狀態,可以輸出兩種不同的第二電流。類似地,通過控制第三開關K3和第四開關K4的狀態,可以輸出兩種不同的第一電流。
在一些實施例中,第一電晶體M1的溝道寬度與第二電晶體M2的溝道寬度可以至少是根據調節前後電荷泵電流的變化確定的,以能夠產生具有期望的大小關係的兩種電流。類似地,第三電晶體M3的溝道寬度與第四電晶體M4的溝道寬度至少是根據調節前後電荷泵電流的變化確定的例如,當能夠切換的兩種不同的電流之間的比值為K時,在同等條件下流過第二電晶體M2的電流可以是流過第一電晶體M1的電流的(K-1)倍,相應地,第二電晶體M2的溝道寬度可以是第一電晶體M1的溝道寬度的(K-1)倍。當然,在
其它一些實施例中,也可以通過調節電晶體的溝道長度、摻雜水平等來形成能夠輸出不同電流的兩種電晶體,在此不再贅述。
當在鎖相環電路中切換環路帶寬時,還需要解決在帶寬切換過程中如何保持環路鎖定的問題。具體而言,在鎖相環電路處於鎖定狀態下時,如果切換了環路帶寬,可能引起其它偏差而導致環路失鎖。如果在帶寬變窄後需要重新鎖定,將導致所需的時間反而更長。引起上述偏差的主要原因包括電荷泵的充放電電流的不匹配所引起的相位誤差,這是因為切換帶寬導致了電流的變化,進而導致電流匹配的情況發生變化。當相位誤差過大時,可能會引起鎖相環的重新鎖定。其中,電流失配的主要原因在於傳統的電荷泵結構中,其中NMOS和PMOS的溝道長度的調製係數可能不相等,因此第一電流源的第一電流I1和第二電流源的第二電流I2可能不相等。為了解決上述問題,可以在電荷泵中增加與第一電流源形成電流鏡的第一鏡像電流源,和與第二電流源形成電流鏡的第二鏡像電流源,並在運放跟隨器的作用下保持第一電流I1和第二電流I2的平衡。
具體而言,如圖5所示,電荷泵200還可以包括第一鏡像電流源230、第二鏡像電流源240以及運放跟隨器250。其中,第一鏡像電流源230與第一電流源210共同形成第一電流鏡,第二鏡像電流源240與第二電流源220共同形成第二電流鏡,且第二鏡像
電流源230和第一鏡像電流源240在參考節點NREF處彼此連接。運放跟隨器250可以連接在參考節點NREF和輸出節點NOUT之間,以保持NOUT與NREF的電位相等。
在圖5所示的具體實施例中,第一鏡像電流源230可以包括第九電晶體M9和第十電晶體M10,第九電晶體M9的一個溝道端子可以連接至電源電位VDD,第九電晶體M9的控制端子可以連接至第一偏置電位bias1,第十電晶體M10的一個溝道端子可以連接至第九電晶體M9的另一溝道端子,第十電晶體M10的另一溝道端子可以連接至參考節點NREF,第十電晶體M10的控制端子可以連接至基準電位。其中,第九電晶體M9與第一電流源210中的電晶體M1和M2的組合對應,第十電晶體M10與第一電流源210中的第一開關K1(即圖5中的電晶體M13)對應。當第一電晶體M1和第二電晶體M2為PMOS時,第九電晶體M9、第十電晶體M10和電晶體M13都可以是PMOS。
類似地,第二鏡像電流源240可以包括第十一電晶體M11和第十二電晶體M12。其中,第十一電晶體M11的一個溝道端子可以連接至基準電位,第十一電晶體M11的控制端子可以連接至第二偏置電位bias2。第十二電晶體M12的一個溝道端子可以連接至第十一電晶體M11的另一溝道端子,第十二電晶體M12的另一溝道端子可以連接至參考節點NREF,第十二電晶體M12的控制端子
可以連接至電源電位VDD。其中,第十一電晶體M11與第二電流源220中的電晶體M3和M4組合對應,第十二電晶體M12與第二電流源220中的第二開關K2(即圖5中的電晶體M14)對應。當第三電晶體M3和第四電晶體M4為NMOS時,第十一電晶體M11、第十二電晶體M12和電晶體M14都可以是NMOS。
在圖5的具體實施例中,運放跟隨器250可以包括運算放大器,其第一輸入端可以連接至參考節點NREF,第二輸入端可以連接至輸出節點NOUT,且運放跟隨器250的輸出端連接至第一偏置電位bias1。
在圖5所示的電荷泵中,當環路帶寬發生變化時,第一電流源210的第一電流I1與第一鏡像電流源230的第三電流I3之間的第三比值m(電流鏡倍數)不變,第二電流源220的第二電流I2與第二鏡像電流源240的第四電流I4之間的第四比值m不變,且第三電流I3與第四電流I4相等,因此,第一電流I1和第二電流I2就能夠保持相等,即電荷泵的充電電流和放電電流是彼此匹配的,從而避免了鎖相環電路的重新鎖定。
為了根據需要對環路濾波器300中的第一電阻值R1、第一電容值C1或第一電容值C2進行調節,可以採用其中上述各值連續可調或分立可調的環路濾波器300。圖6至圖8示出了一些環路濾波器300的具體示例。可以理解的是,也可以採用其它的環路濾
波器300來實現相關物理量的調節,在此不再贅述。
在圖6至圖8所示的環路濾波器300中,可以包括第一電阻部件310、第一電容部件320和第二電容部件330。其中,第一電阻部件310可以具有第一電阻值R1,第一電容部件320可以具有第一電容值C1,且第一電容部件320與第一電阻部件310可以串聯連接在輸出節點NOUT與基準電位之間。需要注意的是,第一電阻部件310和第一電容部件320的位置可以互換。此外,第二電容部件330可以具有第二電容值C2,且第二電容部件330可以連接在輸出節點NOUT與基準電位之間。
圖6所示為一種可以在兩個第一電阻值之間進行切換的環路濾波器300的電路圖。其中,第一電阻部件310可以包括具有電阻值R11的第一電阻器、具有電阻值R12的第二電阻器和第七開關K7。第二電阻器與第一電阻器可以串聯連接在第一電阻部件310的兩端之間,第七開關K7可以連接在第一電阻部件310的任一端與第一電阻器和第二電阻器之間的連接節點之間。在圖6所示的具體實施例中,當第七開關K7導通時,第一電阻值為R11,而當第七開關K7斷開時,第一電阻值為(R11+R12),從而實現了兩種第一電阻值之間的切換。
其中,第一電阻器的電阻值R11與第二電阻器的電阻值R12至少是根據調節前後第一電阻值的變化確定的。例如,當圖6
中的環路濾波器300與圖3或圖5中的電荷泵200一起使用,且調節前後的電流值的比值為K時,R11和R12可以滿足,R12=(-1)R11且第七開關K7的導通和斷開狀態可以與第四開關K4的導通和斷開狀態相同。
當圖6中的鎖相環電路300與圖3或圖5中的電荷泵200一起使用時,可以通過僅調節電荷泵電流和第一電阻值兩者來實現環路帶寬的改變,並保持相位裕度不變。僅調節電荷泵電流和第一電阻值兩個量可以很好地簡化鎖相環電路的結構,避免複雜的調節可能帶來的其它變化。
圖7所示為一種第一電容值可調的環路濾波器300。其中的第一電容部件320可以包括第一可調電容器。
類似地,圖8所示為一種第二電容值可調的環路濾波器300。其中,環路濾波器300的第二電容部件330可以包括第二可調電容器。
本發明通過改變鎖相環電路中的電荷泵電流Icp、第一電阻值R1、第一電容值C1和第二電容值C2中的至少兩者來切換環路帶寬,同時保持環路的零點頻率/極點頻率與環路帶寬間的比例不變,從而保持環路的相位裕度不變,因此保證了環路穩定性。此外,本發明還通過對電荷泵結構的改進,消除了電荷泵的充放電電流之間存在失配的問題,使得在帶寬切換的瞬間鎖相環電路不會出
現相位誤差,因此不需要對鎖相環電路進行重新鎖定。本發明解決了環路帶寬的變化可能帶來的問題,因此可以通過在初始鎖定時增加環路帶寬,而在鎖定後改用窄的環路帶寬,既能夠實現鎖相環電路的快速鎖定,又保證了鎖相環電路的噪聲性能。
本發明還提出了一種訊號處理設備,包括如上所述的鎖相環電路。該訊號處理設備具體可以包括移動通信基站、調頻通信系統等。
另外,本發明的實施方式還可以包括以下示例:
1.一種鎖相環電路,所述鎖相環電路包括:電荷泵,所述電荷泵被配置為具有電荷泵電流;以及環路濾波器,所述環路濾波器連接至所述電荷泵,且所述環路濾波器被配置為具有第一電阻值、第一電容值和第二電容值,其中,所述鎖相環電路的零點頻率被配置為由所述第一電阻值和所述第一電容值確定,且所述鎖相環電路的極點頻率被配置為由所述第一電阻值和所述第二電容值確定;其中,所述電荷泵電流、所述第一電阻值、所述第一電容值和所述第二電容值中的至少兩者能夠被調節,以使得所述鎖相環電路的環路帶寬改變,並保持所述零點頻率與所述環路帶寬之間的第一比值不變,且所述極點頻率與環路帶寬之間的第二比值不變。
3.根據1所述的鎖相環電路,當調節後的電荷泵電流為調節前的電荷泵電流的K倍時,調節後的第一電容值為調節前的第一電容值的1/K倍,調節後的第二電容值為調節前的第二電容值的1/K倍,且調節前後第一電阻值不變。
5.根據1所述的鎖相環電路,所述電荷泵包括:第一電流源,所述第一電流源的第一節點被配置為連接至電源電位,且所述第一電流源的第二節點經由第一開關連接至所述電荷泵的輸出節點,其中,所述電荷泵電流包括所述第一電流源的第一電流;以及第二電流源,所述第二電流源的第三節點經由第二開關連接至所述輸出節點,且所述第二電流源的第四節點被配置為連接至基準電位,其中,所述電荷泵電流包括所述第二電流源的第二電流。
6.根據5所述的鎖相環電路,所述第一電流源包括:第一電晶體,所述第一電晶體的一個溝道端子連接至所述第一節點,所述第一電晶體的另一溝道端子連接至所述第二節點,所述第一電晶體的控制端子被配置為連接至第一偏置電位,和第二電晶體,所述第二電晶體的一個溝道端子連接至所述第一節點,所述第二電晶體的另一溝道端子連接至所述第二節點,所述第二電晶體的控制端子被配置為分別經由第三開關連接至所述電源電位和經由第四開關連接至所述第一偏置電位;以及所述第二電流源包括:第三電晶體,所述第三電晶體的一個溝道端子連接至所述第三節點,所述第三電晶體的另一溝道端子連接至所述第四節點,所述第三電晶體的控制端子被配置為連接至第二偏置電位,和第四電晶體,所述第四電晶體的一個溝道端子連接至所述第三節點,所述第四電晶體的另一溝道端子連接至所述第四節點,所述第四電晶體的控制端子被配置為分別經由第五開關連接至所述第二偏置電位和經由第六開關連接至所述基準電位。
7.根據6所述的鎖相環電路,所述第三開關的導通和斷開狀態被配置為與所述第四開關的導通和斷開狀態相反,所述第五開關的導通和斷開狀態被配置為與所述第六開關的導通和斷開狀態相反,且所述第三開關的導通和斷開狀態被配置為與所述第六開
關的導通和斷開狀態相同。
8.根據7所述的鎖相環電路,所述第三開關和所述第六開關分別是被配置為由第一開關訊號控制的第五電晶體和第八電晶體;以及所述第四開關和所述第五開關分別是被配置為由第二開關訊號控制的第六電晶體和第七電晶體;其中,所述第一開關訊號與所述第二開關訊號彼此反相。
9.根據6所述的鎖相環電路,所述第一電晶體的溝道摻雜類型與所述第二電晶體的溝道摻雜類型相同,所述第三電晶體的溝道摻雜類型與所述第四電晶體的溝道摻雜類型相同,且所述第一電晶體的溝道摻雜類型與所述第三電晶體的溝道摻雜類型相反。
10.根據6所述的鎖相環電路,所述第一電晶體的溝道寬度與所述第二電晶體的溝道寬度至少是根據調節前後電荷泵電流的變化確定的;以及所述第三電晶體的溝道寬度與所述第四電晶體的溝道寬度至少是根據調節前後電荷泵電流的變化確定的。
11.根據5所述的鎖相環電路,所述電荷泵還包括:第一鏡像電流源,所述第一鏡像電流源與所述第一電流源共同形成第一電流鏡;
第二鏡像電流源,所述第二鏡像電流源與所述第二電流源共同形成第二電流鏡,且所述第二鏡像電流源和所述第一鏡像電流源在參考節點處彼此連接;以及運放跟隨器,所述運放跟隨器連接在所述參考節點和所述輸出節點之間;其中,所述第一電流源的第一電流與所述第一鏡像電流源的第三電流之間的第三比值不變,所述第二電流源的第二電流與所述第二鏡像電流源的第四電流之間的第四比值不變,且所述第三電流與所述第四電流相等。
12.根據11所述的鎖相環電路,所述第一鏡像電流源包括:第九電晶體,所述第九電晶體的一個溝道端子被配置為連接至所述電源電位,所述第九電晶體的控制端子被配置為連接至第一偏置電位,和第十電晶體,所述第十電晶體的一個溝道端子連接至所述第九電晶體的另一溝道端子,所述第十電晶體的另一溝道端子連接至所述參考節點,所述第十電晶體的控制端子被配置為連接至所述基準電位;以及所述第二鏡像電流源包括:第十一電晶體,所述第十一電晶體的一個溝道端子被
配置為連接至所述基準電位,所述第十一電晶體的控制端子被配置為連接至第二偏置電位,和第十二電晶體,所述第十二電晶體的一個溝道端子連接至所述第十一電晶體的另一溝道端子,所述第十二電晶體的另一溝道端子連接至所述參考節點,所述第十二電晶體的控制端子被配置為連接至所述電源電位。
13.根據11所述的鎖相環電路,所述運放跟隨器的第一輸入端連接至所述參考節點,所述運放跟隨器的第二輸入端連接至所述輸出節點,且所述運放跟隨器的輸出端連接至第一偏置電位。
14.根據1所述的鎖相環電路,所述環路濾波器包括:第一電阻部件,所述第一電阻部件具有所述第一電阻值;第一電容部件,所述第一電容部件具有所述第一電容值,且所述第一電容部件與所述第一電阻部件被配置為串聯連接在輸出節點與基準電位之間;以及第二電容部件,所述第二電容部件具有所述第二電容值,且所述第二電容部件被配置為連接在所述輸出節點與所述基準電位之間。
15.根據14所述的鎖相環電路,所述第一電阻部件包
括:第一電阻器;第二電阻器,所述第二電阻器與所述第一電阻器串聯連接在所述第一電阻部件的兩端之間;以及第七開關,所述第七開關連接在所述第一電阻部件的一端與所述第一電阻器和所述第二電阻器之間的連接節點之間。
16.根據15所述的鎖相環電路,所述第一電阻器的電阻值與所述第二電阻器的電阻值至少是根據調節前後第一電阻值的變化確定的。
17.根據14所述的鎖相環電路,所述第一電容部件包括第一可調電容器。
18.根據14所述的鎖相環電路,所述第二電容部件包括第二可調電容器。
19.根據1所述的鎖相環電路,所述鎖相環電路的在執行鎖定過程中的環路帶寬大於所述鎖相環電路的在處於鎖定狀態下的環路帶寬。
20.一種訊號處理設備,所述訊號處理設備包括根據1至19中任一項所述的鎖相環電路。
在這裡示出和討論的所有示例中,任何具體值應被解
釋為僅僅是示例性的,而不是作為限制。因此,示例性實施例的其它示例可以具有不同的值。
在說明書及請求項中的詞語“前”、“後”、“頂”、“底”、“之上”、“之下”等,如果存在的話,用於描述性的目的而並不一定用於描述不變的相對位置。應當理解,這樣使用的詞語在適當的情況下是可互換的,使得在此所描述的本發明的實施例,例如,能夠在與在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的,詞語“示例性的”意指“用作示例、實例或說明”,而不是作為將被精確複製的“模型”。在此示例性描述的任意實現方式並不一定要被解釋為比其它實現方式優選的或有利的。而且,本發明不受在上述技術領域、背景技術、發明內容或具體實施方式中所給出的任何所表述的或所暗示的理論所限定。
如在此所使用的,詞語“基本上”意指包含由設計或製造的缺陷、器件或元件的容差、環境影響和/或其它因素所致的任意微小的變化。詞語“基本上”還允許由寄生效應、噪音以及可能存在於實際的實現方式中的其它實際考慮因素所致的與完美的或理想的情形之間的差異。
上述描述可以指示被“連接”或“耦合”在一起的元
件或節點或特徵。如在此所使用的,除非另外明確說明,“連接”意指一個元件/節點/特徵與另一種元件/節點/特徵在電學上、機械上、邏輯上或以其它方式直接地連接(或者直接通信)。類似地,除非另外明確說明,“耦合”意指一個元件/節點/特徵可以與另一元件/節點/特徵以直接的或間接的方式在機械上、電學上、邏輯上或以其它方式連結以允許相互作用,即使這兩個特徵可能並沒有直接連接也是如此。也就是說,“耦合”意圖包含元件或其它特徵的直接連結和間接連結,包括利用一個或多個中間元件的連接。
還應理解,“包括/包含”一詞在本文中使用時,說明存在所指出的特徵、整體、步驟、操作、單元和/或組件,但是並不排除存在或增加一個或多個其它特徵、整體、步驟、操作、單元和/或組件以及/或者它們的組合。
本領域技術人員應當意識到,在上述操作之間的邊界僅僅是說明性的。多個操作可以結合成單個操作,單個操作可以分佈於附加的操作中,並且操作可以在時間上至少部分重疊地執行。而且,另選的實施例可以包括特定操作的多個實例,並且在其他各種實施例中可以改變操作順序。但是,其它的修改、變化和替換同樣是可能的。因此,本說明書和附圖應當被看作是說明性的,而非限制性的。
雖然已經通過示例對本發明的一些特定實施例進行了
詳細說明,但是本領域的技術人員應該理解,以上示例僅是為了進行說明,而不是為了限制本發明的範圍。在此公開的各實施例可以任意組合,而不脫離本發明的精神和範圍。本領域的技術人員還應理解,可以對實施例進行多種修改而不脫離本發明的範圍和精神。本發明的範圍由所附請求項來限定。
100:相位頻率檢測器
200:電荷泵
300:環路濾波器
400:壓控振盪器(VCO)
500:分頻器
Claims (17)
- 一種鎖相環電路,包括:電荷泵,所述電荷泵被配置為具有電荷泵電流;以及環路濾波器,所述環路濾波器連接至所述電荷泵,且所述環路濾波器被配置為具有第一電阻值、第一電容值和第二電容值,其中,所述鎖相環電路的零點頻率被配置為由所述第一電阻值和所述第一電容值確定,且所述鎖相環電路的極點頻率被配置為由所述第一電阻值和所述第二電容值確定;其中,所述電荷泵電流、所述第一電阻值、所述第一電容值和所述第二電容值中的至少兩者能夠被調節以符合以下關係:當調節後的電荷泵電流為調節前的電荷泵電流的K倍時,調節後的第一電容值為調節前的第一電容值的1/K倍,調節後的第二電容值為調節前的第二電容值的1/K倍,且調節前後第一電阻值不變;或當調節後的第一電阻值為調節前的第一電阻值的1/倍時,調節後的第一電容值為調節前的第一電容值的K倍,調節後的第二電容值為調節前的第二電容值的K倍,且調節前後電荷泵電流不變。
- 根據請求項1所述的鎖相環電路,其中,所述電荷泵包括:第一電流源,所述第一電流源的第一節點被配置為連接至電源電位,且所述第一電流源的第二節點經由第一開 關連接至所述電荷泵的輸出節點,其中,所述電荷泵電流包括所述第一電流源的第一電流;以及第二電流源,所述第二電流源的第三節點經由第二開關連接至所述輸出節點,且所述第二電流源的第四節點被配置為連接至基準電位,其中,所述電荷泵電流包括所述第二電流源的第二電流。
- 根據請求項2所述的鎖相環電路,其中,所述第一電流源包括:第一電晶體,所述第一電晶體的一個溝道端子連接至所述第一節點,所述第一電晶體的另一溝道端子連接至所述第二節點,所述第一電晶體的控制端子被配置為連接至第一偏置電位,和第二電晶體,所述第二電晶體的一個溝道端子連接至所述第一節點,所述第二電晶體的另一溝道端子連接至所述第二節點,所述第二電晶體的控制端子被配置為分別經由第三開關連接至所述電源電位和經由第四開關連接至所述第一偏置電位;以及所述第二電流源包括:第三電晶體,所述第三電晶體的一個溝道端子連接至所述第三節點,所述第三電晶體的另一溝道端子連接至所述第四節點,所述第三電晶體的控制端子被配置為連接至第二偏置電位,和第四電晶體,所述第四電晶體的一個溝道端子連接至所述第三節點,所述第四電晶體的另一溝道端子連接至所 述第四節點,所述第四電晶體的控制端子被配置為分別經由第五開關連接至所述第二偏置電位和經由第六開關連接至所述基準電位。
- 根據請求項3所述的鎖相環電路,其中,所述第三開關的導通和斷開狀態被配置為與所述第四開關的導通和斷開狀態相反,所述第五開關的導通和斷開狀態被配置為與所述第六開關的導通和斷開狀態相反,且所述第三開關的導通和斷開狀態被配置為與所述第六開關的導通和斷開狀態相同。
- 根據請求項4所述的鎖相環電路,其中,所述第三開關和所述第六開關分別是被配置為由第一開關訊號控制的第五電晶體和第八電晶體;以及所述第四開關和所述第五開關分別是被配置為由第二開關訊號控制的第六電晶體和第七電晶體;其中,所述第一開關訊號與所述第二開關訊號彼此反相。
- 根據請求項3所述的鎖相環電路,其中,所述第一電晶體的溝道摻雜類型與所述第二電晶體的溝道摻雜類型相同,所述第三電晶體的溝道摻雜類型與所述第四電晶體的溝道摻雜類型相同,且所述第一電晶體的溝道摻雜類型與所述第三電晶體的溝道摻雜類型相反。
- 根據請求項3所述的鎖相環電路,其中,所述第一電晶體的溝道寬度與所述第二電晶體的溝道寬度至少是根據調節前後電荷泵電流的變化確定的;以及 所述第三電晶體的溝道寬度與所述第四電晶體的溝道寬度至少是根據調節前後電荷泵電流的變化確定的。
- 根據請求項2所述的鎖相環電路,其中,所述電荷泵還包括:第一鏡像電流源,所述第一鏡像電流源與所述第一電流源共同形成第一電流鏡;第二鏡像電流源,所述第二鏡像電流源與所述第二電流源共同形成第二電流鏡,且所述第二鏡像電流源和所述第一鏡像電流源在參考節點處彼此連接;以及運放跟隨器,所述運放跟隨器連接在所述參考節點和所述輸出節點之間;其中,所述第一電流源的第一電流與所述第一鏡像電流源的第三電流之間的第三比值不變,所述第二電流源的第二電流與所述第二鏡像電流源的第四電流之間的第四比值不變,且所述第三電流與所述第四電流相等。
- 根據請求項8所述的鎖相環電路,其中,所述第一鏡像電流源包括:第九電晶體,所述第九電晶體的一個溝道端子被配置為連接至所述電源電位,所述第九電晶體的控制端子被配置為連接至第一偏置電位,和第十電晶體,所述第十電晶體的一個溝道端子連接至所述第九電晶體的另一溝道端子,所述第十電晶體的另一溝道端子連接至所述參考節點,所述第十電晶體的控制端子被配置為連接至所述基準電位;以及 所述第二鏡像電流源包括:第十一電晶體,所述第十一電晶體的一個溝道端子被配置為連接至所述基準電位,所述第十一電晶體的控制端子被配置為連接至第二偏置電位,和第十二電晶體,所述第十二電晶體的一個溝道端子連接至所述第十一電晶體的另一溝道端子,所述第十二電晶體的另一溝道端子連接至所述參考節點,所述第十二電晶體的控制端子被配置為連接至所述電源電位。
- 根據請求項8所述的鎖相環電路,其中,所述運放跟隨器的第一輸入端連接至所述參考節點,所述運放跟隨器的第二輸入端連接至所述輸出節點,且所述運放跟隨器的輸出端連接至第一偏置電位。
- 根據請求項1所述的鎖相環電路,其中,所述環路濾波器包括:第一電阻部件,所述第一電阻部件具有所述第一電阻值;第一電容部件,所述第一電容部件具有所述第一電容值,且所述第一電容部件與所述第一電阻部件被配置為串聯連接在輸出節點與基準電位之間;以及第二電容部件,所述第二電容部件具有所述第二電容值,且所述第二電容部件被配置為連接在所述輸出節點與所述基準電位之間。
- 根據請求項11所述的鎖相環電路,其中,所述第一電阻部件包括: 第一電阻器;第二電阻器,所述第二電阻器與所述第一電阻器串聯連接在所述第一電阻部件的兩端之間;以及第七開關,所述第七開關連接在所述第一電阻部件的一端與所述第一電阻器和所述第二電阻器之間的連接節點之間。
- 根據請求項12所述的鎖相環電路,其中,所述第一電阻器的電阻值與所述第二電阻器的電阻值至少是根據調節前後第一電阻值的變化確定的。
- 根據請求項11所述的鎖相環電路,其中,所述第一電容部件包括第一可調電容器。
- 根據請求項11所述的鎖相環電路,其中,所述第二電容部件包括第二可調電容器。
- 根據請求項1所述的鎖相環電路,其中,所述鎖相環電路的在執行鎖定過程中的環路帶寬大於所述鎖相環電路的在處於鎖定狀態下的環路帶寬。
- 一種訊號處理設備,包括根據請求項1至16中任一項所述的鎖相環電路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110848675.1 | 2021-07-27 | ||
CN202110848675.1A CN113300705B (zh) | 2021-07-27 | 2021-07-27 | 锁相环电路和信号处理设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202234829A TW202234829A (zh) | 2022-09-01 |
TWI788181B true TWI788181B (zh) | 2022-12-21 |
Family
ID=77331128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111100717A TWI788181B (zh) | 2021-07-27 | 2022-01-07 | 鎖相環電路和訊號處理設備 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20240313790A1 (zh) |
KR (1) | KR20230125303A (zh) |
CN (1) | CN113300705B (zh) |
CA (1) | CA3202290A1 (zh) |
TW (1) | TWI788181B (zh) |
WO (1) | WO2023005157A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113300705B (zh) * | 2021-07-27 | 2021-10-15 | 深圳比特微电子科技有限公司 | 锁相环电路和信号处理设备 |
CN117544164B (zh) * | 2024-01-08 | 2024-04-09 | 芯耀辉科技有限公司 | 基于开环控制的闭环稳定性的校正方法、设备及介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020167367A1 (en) * | 2001-02-02 | 2002-11-14 | Broadcom Corporation | High speed, wide bandwidth phase locked loop |
CN1839548A (zh) * | 2003-06-17 | 2006-09-27 | 飞思卡尔半导体公司 | 锁相环滤波器 |
CN109889194A (zh) * | 2019-02-27 | 2019-06-14 | 上海华虹宏力半导体制造有限公司 | 一种快速锁定的锁相环电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI343189B (en) * | 2007-10-01 | 2011-06-01 | Via Tech Inc | Loop filters and phase locked loops using the same |
US7952436B2 (en) * | 2009-06-23 | 2011-05-31 | Fortemedia, Inc. | Phase lock loop circuit |
US9099995B2 (en) * | 2013-03-14 | 2015-08-04 | Qualcomm Incorporated | Ring oscillator circuit and method |
CN108540129B (zh) * | 2017-03-01 | 2021-10-26 | 上海复旦微电子集团股份有限公司 | 一种含双通路压控振荡器的锁相环电路 |
CN107634759B (zh) * | 2017-09-15 | 2020-07-28 | 北京华大九天软件有限公司 | 一种自适应环路带宽的锁相环电路 |
CN113300705B (zh) * | 2021-07-27 | 2021-10-15 | 深圳比特微电子科技有限公司 | 锁相环电路和信号处理设备 |
-
2021
- 2021-07-27 CN CN202110848675.1A patent/CN113300705B/zh active Active
-
2022
- 2022-01-07 KR KR1020237025880A patent/KR20230125303A/ko unknown
- 2022-01-07 US US18/272,271 patent/US20240313790A1/en active Pending
- 2022-01-07 TW TW111100717A patent/TWI788181B/zh active
- 2022-01-07 CA CA3202290A patent/CA3202290A1/en active Pending
- 2022-01-07 WO PCT/CN2022/070700 patent/WO2023005157A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020167367A1 (en) * | 2001-02-02 | 2002-11-14 | Broadcom Corporation | High speed, wide bandwidth phase locked loop |
CN1839548A (zh) * | 2003-06-17 | 2006-09-27 | 飞思卡尔半导体公司 | 锁相环滤波器 |
CN109889194A (zh) * | 2019-02-27 | 2019-06-14 | 上海华虹宏力半导体制造有限公司 | 一种快速锁定的锁相环电路 |
Also Published As
Publication number | Publication date |
---|---|
US20240313790A1 (en) | 2024-09-19 |
TW202234829A (zh) | 2022-09-01 |
KR20230125303A (ko) | 2023-08-29 |
CN113300705A (zh) | 2021-08-24 |
CN113300705B (zh) | 2021-10-15 |
WO2023005157A1 (zh) | 2023-02-02 |
CA3202290A1 (en) | 2023-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI788181B (zh) | 鎖相環電路和訊號處理設備 | |
US8222962B2 (en) | High-resolution digitally controlled oscillator and method thereof | |
US8093958B2 (en) | Clock, frequency reference, and other reference signal generator with a controlled quality factor | |
US7978017B2 (en) | Control voltage generator for a clock, frequency reference, and other reference signal generator | |
US6771114B2 (en) | Charge pump current compensating circuit | |
US20090146751A1 (en) | Clock, Frequency Reference, and Other Reference Signal Generator | |
US20090146748A1 (en) | Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator | |
US20090146750A1 (en) | Common Mode Controller for a Clock, Frequency Reference, and Other Reference Signal Generator | |
US8710930B2 (en) | Differential ring oscillator and method for calibrating the differential ring oscillator | |
US20100134170A1 (en) | Delay Cell of Ring Oscillator and Associated Method | |
US9197222B2 (en) | Method and apparatus of a resonant oscillator separately driving two independent functions | |
US9419632B1 (en) | Charge pump for use in phase-locked loop | |
US8067965B2 (en) | Clock and data recovery circuit with proportional path | |
US10332960B2 (en) | Digitally controlled varactor structure for high resolution DCO | |
US20070296511A1 (en) | Digital adjustment of an oscillator | |
US10985767B2 (en) | Phase-locked loop circuitry having low variation transconductance design | |
US7230503B1 (en) | Imbalanced differential circuit control | |
US20170194974A1 (en) | Self-biased oscillator | |
US9391626B2 (en) | Capacitive load PLL with calibration loop | |
TWI637601B (zh) | 頻帶選擇時脈資料回復電路以及相關方法 | |
US10951217B2 (en) | Device and method for controllably delaying electrical signals | |
US20220052702A1 (en) | Oscillator circuit and phase locked loop | |
CN114421959A (zh) | 一种增益可调的压控振荡器及锁相环电路 | |
KR101621855B1 (ko) | 전하 펌프 및 위상 동기 루프 | |
JPH05145412A (ja) | 電圧制御発振回路 |