CN106656170B - 一种启动电路及自偏置锁相环电路 - Google Patents

一种启动电路及自偏置锁相环电路 Download PDF

Info

Publication number
CN106656170B
CN106656170B CN201611217626.3A CN201611217626A CN106656170B CN 106656170 B CN106656170 B CN 106656170B CN 201611217626 A CN201611217626 A CN 201611217626A CN 106656170 B CN106656170 B CN 106656170B
Authority
CN
China
Prior art keywords
tube
nmos tube
electrode
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611217626.3A
Other languages
English (en)
Other versions
CN106656170A (zh
Inventor
沈炎俊
刘寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201611217626.3A priority Critical patent/CN106656170B/zh
Publication of CN106656170A publication Critical patent/CN106656170A/zh
Application granted granted Critical
Publication of CN106656170B publication Critical patent/CN106656170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种启动电路及自偏置锁相环电路，该启动电路，包括，电流源、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管，其中，第一PMOS管的栅极、第二PMOS管的栅极及漏极、第三NMOS管的漏极相连接；第一NMOS管漏极、第二NMOS管的漏极及栅极、电流源的输出端、第三NMOS管的栅极相连接；第一PMOS管的漏极、第一NMOS管的栅极相连接，作为启动端；第一PMOS管源极、第二PMOS管的源极、电流源的输入端与电源相连接；第一NMOS管、第二NMOS管及第三NMOS管的源极接地。本发明的启动电路可以保证自偏置锁相环电路的可靠启动，进一步保证芯片流片成功。此外，本发明的启动电路的核心器件仅为五个晶体管，采用较少的器件即可实现启动功能，保证了芯片的可靠及节省了芯片的面积。

Description

一种启动电路及自偏置锁相环电路
技术领域
本发明涉及一种HDMI标准中的自偏置锁相环电路，尤其涉及一种自偏置锁相环电路及其启动电路。
背景技术
常用的锁相环电路通常需要提供额外的电流，并且整个环路的参数（如闭环带宽、阻尼系数等）也受工艺等因素影响。在这种情况下，自偏置锁相环电路应运而生。自偏置锁相环电路可以保证环路的参数不受工艺变化的影响，并且它也不需要提供额外的电流。但是自偏置锁相环电路需要启动电路，因为当电源上电后自偏置的电荷泵电路并不产生电流来对滤波器充放电，所以需要一个启动电路来提供电流对滤波器充电，并保证在锁相环正常工作后，该启动电路不对系统产生影响。在整个锁相环电路设计中，其启动电路只是其中的一小部分，但是它对整个系统可以正常工作起到非常关键的作用。
现有技术中常用的启动电路，如图1所示。其启动过程如下：当锁相环上电后，复位信号pllenb为高电平，通过PMOS管（PM0）给Vctrl点充电到VDD；当pllenb信号跳到低电平后，模拟计时器开始工作，NMOS管（NM0）开始工作，Vctrl点电压通过NMOS管（NM0）从VDD开始放电；当该点Vctrl电压低于分压阈值V1时，比较器输出一个使能信号启动电荷棒和压控振荡器，同时给出一个启动结束信号将放电NMOS管（NM0）关闭。从而结束启动过程，这样锁相环就进入自我调整的过程。
在对现有技术进行分析后，发明人发现PLL电路目前的启动电路存在以下缺陷：阈值电压V1的值需要根据不同的情况进行不同的设置；启动电路本身比较复杂。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种启动电路及一种自偏置锁相环电路。
为实现上述目的，本发明提供的一种启动电路，包括，电流源、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管，其中，
所述第一PMOS管的栅极、所述第二PMOS管的栅极及漏极、所述第三NMOS管的漏极相连接；
所述第一PMOS管源极、所述第二PMOS管的源极、所述电流源的输入端与电源相连接；
所述第一PMOS管的漏极、所述第一NMOS管的栅极相连接，作为启动端；
所述第一NMOS管漏极、所述第二NMOS管的漏极及栅极、所述电流源的输出端、所述第三NMOS管的栅极相连接；
所述第一NMOS管、所述第二NMOS管及所述第三NMOS管的源极接地。
进一步地，所述启动电路，还包括：开关，所述第一PMOS管的漏极及所述第一NMOS管的栅极与所述开关相连接。
进一步地，所述启动电路，还包括：寄存器，所述寄存器用于控制所述开关的打开及关闭。
为实现上述目的，本发明还提供一种自偏置锁相环电路，包括，鉴频鉴相器、电荷泵、滤波器、压控振荡器、分频器，其中，
所述鉴频鉴相器、所述电荷泵、所述滤波器及所述压控振荡器依次电性连接，所述分频器将所述压控振荡器产生的时钟信号反馈给所述鉴频鉴相器；
在所述电荷泵与所述滤波器之间设置有启动电路，所述启动电路监测所述电荷泵的输出电压，对所述滤波器进行充电；
进一步地，所述启动电路，包括，电流源、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管，其中，
所述第一PMOS管的栅极、所述第二PMOS管的栅极及漏极、所述第三NMOS管的漏极相连接；
所述第一PMOS管源极、所述第二PMOS管的源极、所述电流源的输入端与电源相连接；
所述第一PMOS管的漏极、所述第一NMOS管的栅极相连接，作为启动端；
所述第一NMOS管漏极、所述第二NMOS管的漏极及栅极、所述电流源的输出端、所述第三NMOS管的栅极相连接；
所述第一NMOS管、所述第二NMOS管及所述第三NMOS管的源极接地。
本发明的启动电路可以保证自偏置锁相环电路的可靠启动，进一步保证芯片流片成功。此外，本发明的启动电路的核心器件仅为五个晶体管，采用较少的器件即可实现启动功能，保证了芯片的可靠及节省了芯片的面积。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为现有技术中的自偏置锁相环电路级联框图；
图2为根据本发明的HDMI标准中自偏置锁相环电路结构示意图；
图3为根据本发明的HDMI标准中自偏置锁相环电路中的启动电路原理图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图2为根据本发明的HDMI标准中自偏置锁相环电路结构示意图，如图2所示，本发明的自偏置锁相环电路包括：鉴频鉴相器201、电荷泵202、滤波器203、压控振荡器204、分频器205及启动电路206，其中，
鉴频鉴相器201、电荷泵202、滤波器203及压控振荡器204依次电性连接，分频器205将压控振荡器204产生的时钟信号反馈给鉴频鉴相器20；启动电路206位于电荷泵202与滤波器203之间，通过监测电荷泵的输出电压（VCNTL），对滤波器203进行充电。
图3为根据本发明的HDMI标准中自偏置锁相环电路中的启动电路原理图，如图3所示，本发明的HDMI标准中自偏置锁相环电路中的启动电路206，包括，电流源IDC、第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3及开关SWO，其中，
第一PMOS管PM1及第二PMOS管PM2的栅极相连接，第一PMOS管PM1的漏极通过开关SWO与电荷泵202的输出端、滤波器203的输入端相连接，第二PMOS管PM2的栅极及漏极短接；第一NMOS管NM1及第二NMOS管NM2的漏极相连接，第一NMOS管NM1的栅极与第一PMOS管PM1的漏极相连接并通过开关SWO与电荷泵202的输出端、滤波器203的输入端相连接，第二NMOS管NM2的栅极及漏极短接，第二NMOS管NM2及第三NMOS管NM3的栅极相连接；第三NMOS管NM3及第二PMOS管PM2的漏极相连接；第一PMOS管PM1及第二PMOS管PM2的源极与电源VDD相连接，第一NMOS管NM1、第二NMOS管NM2及第三NMOS管NM3的源极接地；电流源IDC的输入端与第一PMOS管PM1的源极相连接，电流源IDC的输出端与第二NMOS管NM2的漏极相连接。
在该启动电路中，第二PMOS管PM2的栅极及漏极短接，即第二PMOS管PM2形成一个二极管连接方式；第二NMOS管NM2的栅极及漏极也短接，也形成一个二极管的连接方式。第一NMOS管NM1的漏极与第二NMOS管NM2的栅极短接于节点（VA），对节点（VA）放电；第二NMOS管NM2及第三NMOS管NM3的栅极相连接，将第二NMOS管NM2的电流镜像给第三NMOS管NM3；第一PMOS管PM1及第二PMOS管PM2的栅极相连接，将第一PMOS管PM1的电流镜像给第二PMOS管PM2。
下面进行一步阐述该启动电路在自偏置锁相环电路中的工作原理。
当电流源IDC上电后，会产生一个相对较大的电流通过第一PMOS管PM1，对滤波器进行充电，而当电荷泵的输出电压（VCNTL）达到某一值后，第一NMOS管NM1导通，而第二NMOS管NM2截止，因而通过镜像只会产生相对较小的漏电电流。并且该启动电路中的开关SWO的打开及关闭状态可以通过寄存器进行控制。
本发明的启动电路可以保证自偏置锁相环电路的可靠启动，进一步保证芯片流片成功。此外，本发明的启动电路的核心器件仅为五个晶体管，采用较少的器件即可实现启动功能，保证了芯片的可靠及节省了芯片的面积。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种启动电路，其特征在于，包括，电流源、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、开关，其中，
所述第一PMOS管的栅极、所述第二PMOS管的栅极及漏极、所述第三NMOS管的漏极相连接；
所述第一NMOS管漏极、所述第二NMOS管的漏极及栅极、所述电流源的输出端、所述第三NMOS管的栅极相连接；
所述第一PMOS管的漏极、所述第一NMOS管的栅极，以及所述开关的一端相连接，所述开关的另一端连接电荷泵输出端，作为启动端；
所述第一PMOS管源极、所述第二PMOS管的源极、所述电流源的输入端与电源相连接；
所述第一NMOS管、所述第二NMOS管及所述第三NMOS管的源极接地。
2.根据权利要求1所述启动电路，其特征在于，还包括：寄存器，
所述寄存器用于控制所述开关的打开及关闭。
3.一种自偏置锁相环电路，包括，鉴频鉴相器、电荷泵、滤波器、压控振荡器、分频器，其特征在于，
所述鉴频鉴相器、所述电荷泵、所述滤波器及所述压控振荡器依次电性连接，所述分频器将所述压控振荡器产生的时钟信号反馈给所述鉴频鉴相器；
在所述电荷泵与所述滤波器之间设置有启动电路，所述启动电路监测所述电荷泵的输出电压，对所述滤波器进行充电；
所述启动电路，包括，电流源、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管，及开关，其中，
所述第一PMOS管的栅极、所述第二PMOS管的栅极及漏极、所述第三NMOS管的漏极相连接；
所述第一PMOS管源极、所述第二PMOS管的源极、所述电流源的输入端与电源相连接；
所述第一PMOS管的漏极、所述第一NMOS管的栅极以及所述开关的一端相连接，所述开关的另一端连接电荷泵输出端，作为启动端；
所述第一NMOS管漏极、所述第二NMOS管的漏极及栅极、所述电流源的输出端、所述第三NMOS管的栅极相连接；
所述第一NMOS管、所述第二NMOS管及所述第三NMOS管的源极接地。
CN201611217626.3A 2016-12-26 2016-12-26 一种启动电路及自偏置锁相环电路 Active CN106656170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611217626.3A CN106656170B (zh) 2016-12-26 2016-12-26 一种启动电路及自偏置锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611217626.3A CN106656170B (zh) 2016-12-26 2016-12-26 一种启动电路及自偏置锁相环电路

Publications (2)

Publication Number Publication Date
CN106656170A CN106656170A (zh) 2017-05-10
CN106656170B true CN106656170B (zh) 2020-02-18

Family

ID=58827314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611217626.3A Active CN106656170B (zh) 2016-12-26 2016-12-26 一种启动电路及自偏置锁相环电路

Country Status (1)

Country Link
CN (1) CN106656170B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108718195B (zh) * 2018-04-17 2022-05-13 北京时代民芯科技有限公司 一种采用可配置启动电路的电荷泵锁相环

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527566A (zh) * 2008-03-06 2009-09-09 瑞昱半导体股份有限公司 应用于锁相回路的电流装置及其方法
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路
CN105075122A (zh) * 2013-03-14 2015-11-18 高通股份有限公司 环形振荡器电路和方法
US9407254B1 (en) * 2014-10-15 2016-08-02 Xilinx, Inc. Power on-reset with built-in hysteresis

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975977B2 (en) * 2012-05-08 2015-03-10 Mohammad Ardehali Low noise and low power voltage controlled oscillators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527566A (zh) * 2008-03-06 2009-09-09 瑞昱半导体股份有限公司 应用于锁相回路的电流装置及其方法
CN105075122A (zh) * 2013-03-14 2015-11-18 高通股份有限公司 环形振荡器电路和方法
US9407254B1 (en) * 2014-10-15 2016-08-02 Xilinx, Inc. Power on-reset with built-in hysteresis
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路

Also Published As

Publication number Publication date
CN106656170A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
US10749537B2 (en) Hybrid phase lock loop
US8378752B2 (en) Oscillator circuit
US7443249B2 (en) Phase locked loop for stably operating in a matter that is insensitive to variation in process, voltage and temperature and method of operating the same
US8542073B2 (en) Variable-capacitance device
CN106656170B (zh) 一种启动电路及自偏置锁相环电路
CN102931959A (zh) 一种用于上电复位电路中掉电后快速放电的电路
JP4899738B2 (ja) 半導体集積回路装置
US6686802B2 (en) Microcomputer having built-in phase locked loop circuit synchronized with external clock and detecting an interruption of the external clock by utilizing continuous outputs of the PLL circuit
US20080063131A1 (en) Phase-locked loop circuit
JP2004070813A (ja) 半導体集積回路
JP2002330067A (ja) チャージポンプ回路および位相同期ループ回路
JP6315970B2 (ja) 遅延同期ループ回路
US8890572B2 (en) Low swing dynamic circuit
CN107196606B (zh) 一种振荡器
US9275691B2 (en) Programmable voltage generator for nonvolatile memory device
TWI690141B (zh) 電荷泵和鎖相環
CN217770032U (zh) 一种应用在电池管理芯片中的振荡器电路
JP2006101385A (ja) 発振回路
KR100310459B1 (ko) 차동 전하 펌프회로
KR102207046B1 (ko) 위상 고정 루프 상태 검출기
US9143143B2 (en) VCO restart up circuit and method thereof
JP2004334794A (ja) Ｐｌｌ内蔵マイクロコンピュータ
KR100598088B1 (ko) 반도체 장치의 발진 검출 회로
CN111510130A (zh) 一种能够用于同步cot模式开关电源开关频率的锁相环电路
CN115201552A (zh) 电压检测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.