CN108735254A - 工作周期校正电路及应用其的频率合成器 - Google Patents
工作周期校正电路及应用其的频率合成器 Download PDFInfo
- Publication number
- CN108735254A CN108735254A CN201710637755.6A CN201710637755A CN108735254A CN 108735254 A CN108735254 A CN 108735254A CN 201710637755 A CN201710637755 A CN 201710637755A CN 108735254 A CN108735254 A CN 108735254A
- Authority
- CN
- China
- Prior art keywords
- pulse signal
- time pulse
- circuit
- ended
- duty cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种工作周期校正电路及应用其的频率合成器。工作周期校正电路包括一单端修正电路及一单端检测电路。单端修正电路是用以调整一输入时脉讯号的一工作周期。单端修正电路包括一第一回转率控制器、一第二回转率控制器及至少一逻辑门。第一回转率控制器对应一控制讯号调整一输出时脉讯号的一上升回转率。第二回转率控制器对应控制讯号调整输出时脉讯号的一下降回转率。单端检测电路是用以通过转换输出时脉讯号的工作周期为一平均电压,以作为控制讯号。
Description
技术领域
本发明涉及一种本发明是有关于一种电子电路,且特别是有关于一种工作周期校正电路及使用一工作周期校正电路的一频率合成器的装置。
背景技术
本发明提供一种积体电路(IC)一般需要一时脉讯号来操作。时脉讯号可以使得IC装置的不同模组进行同步通讯。时脉讯号的操作电路一般是在时脉讯号的上升缘或下降缘被触发。然而,某些像是双倍资料率记忆体介面(DDR)的介面,允许资料在时脉讯号的上升缘和下降缘传送,以达到更高的资料传送率。
时脉讯号不断地于高逻辑和低逻辑之间转变。时脉讯号有表现时脉讯号保持高逻辑或低逻辑的一时脉周期的比率的一工作周期。在双倍资料率系统的应用上,时脉讯号的上升缘和下降缘用以检测资料,而需要产生尽可能接近50%的工作周期(平均工作周期)的时脉讯号。时脉讯号的工作周期可能因各种现象而失真,例如是传送装置不匹配等现象。具有不平均工作周期的时脉讯号可能会导致同步问题。因此,业界亟需设计能够产生具有平均工作周期的时脉讯号的工作周期校正电路。
发明内容
本发明是有关于一种工作周期校正电路及应用其的频率合成器装置,其能够校正平均工作周期,且实现宽广的校正范围。
根据本发明的一实施例,提出一种工作周期校正电路。工作周期校正电路包括一单端修正电路及一单端检测电路。单端修正电路是用以调整一输入时脉讯号的一工作周期。单端修正电路包括一第一回转率控制器、一第二回转率控制器及至少一逻辑门。第一回转率控制器是用以对应一控制讯号调整一输出时脉讯号的一上升回转率。第二回转率控制器是用以对应控制讯号调整一输出时脉讯号的一下降回转率。至少一逻辑门耦接于第一回转率控制器和第二回转率控制器之间。至少一逻辑门是用以对应输入时脉讯号产生输出时脉讯号。单端检测电路是通过转换输出时脉讯号的工作周期为一平均电压,以作为控制讯号。
根据本发明的一实施例,提出一种工作周期校正电路。工作周期校正电路包括一单端修正电路及一单端检测电路。单端修正电路是用以对应一控制讯号调整一输入时脉讯号的一工作周期,以产生一输出时脉讯号。单端修正电路通过调整输出时脉讯号的一回转率,对应控制讯号调整输入时脉讯号的工作周期。单端检测电路是用以通过转换输出时脉讯号的工作周期为一平均电压,以作为控制讯号。
根据本发明的一实施例,提出一种频率合成器。频率合成器包括一频率放大器及一工作周期校正电路。频率放大器是用以增加一第一时脉讯号的一频率,以产生一第二时脉讯号。工作周期校正电路包括一单端修正电路及一单端检测电路。单端修正电路是用以调整第二时脉讯号的一工作周期。单端修正电路包括一第一回转率控制器、第二回转率控制器及至少一逻辑门。第一回转率控制器是用以对应一控制讯号调整一输出时脉讯号的一上升回转率。第二回转率控制器是用以对应控制讯号调整输出时脉讯号的一下降回转率。至少一逻辑门耦接于第一回转率控制器及第二回转率控制器之间。至少一逻辑门是用以对应第二时脉讯号产生输出时脉讯号。单端检测电路是通过转换输出时脉讯号的工作周期为一平均电压,以作为控制讯号。
根据本发明的一实施例,提出一种频率合成器。频率合成器包括一第一工作周期校正电路及一频率放大器。第一工作周期校正电路包括一第一单端修正电路及一第一单端检测电路。第一单端修正电路是用以调整一输入时脉讯号的一工作周期。第一单端修正电路包括一第一回转率控制器、一第二回转率控制器及至少一逻辑门。第一回转率控制器是用以对应一第一控制讯号调整一第一时脉讯号的一上升回转率。第二回转率控制器是用以对应第一控制讯号调整第一时脉讯号的一下降回转率。至少一逻辑门耦接于第一回转率控制器及第二回转率控制器之间。至少一逻辑门是用以对应输入时脉讯号产生第一时脉讯号。第一单端检测电路是用以通过转换第一时脉讯号的工作周期为一平均电压,以作为第一控制讯号。频率放大器是用以增加第一时脉讯号的一频率,以产生一第二时脉讯号。
为了对本发明的上述及其他方面有更好的了解,下文特举实施例,并配合附图详细说明如下:
附图说明
图1A示出根据本发明的一实施例的一工作周期校正电路。
图1B示出根据本发明的一实施例的一工作周期校正电路。
图2A示出根据本发明的一实施例的一单端修正电路。
图2B示出根据本发明的一实施例的一单端修正电路。
图3A-3D示出根据本发明实施例的一单端检测电路的不同实施方式。
图4示出根据本发明的一实施例的一工作周期校正电路。
图5示出大于50%工作周期的一输入时脉讯号的一工作周期校正波形图例。
图6示出少于50%工作周期的一输入时脉讯号的一工作周期校正波形图例。
图7示出根据本发明的一实施例的一频率合成器。
图8A示出根据本发明的一实施例的一频率放大器。
图8B示出图8A中的频率放大器的一波形图例。
图9示出根据本发明的一实施例的一频率合成器。
图10示出根据本发明的一实施例的一频率合成器。
图11示出图10中的频率放大器的一波形图例。
具体实施方式
在一实施例中,揭示了一工作周期校正电路。工作周期校正电路包括一单端修正电路及一单端检测电路。单端修正电路用以调整一输入时脉讯号的一工作周期。单端检测电路用以通过转换输出时脉讯号的工作周期为一平均电压,以作为控制讯号。根据控制讯号,单端修正电路可以通过调整输出时脉讯号的一回转率,来调整输入时脉讯号的工作周期。在一实施例中,单端修正电路可以包括一第一回转率控制器、一第二回转率控制器至少一逻辑门。第一回转率控制器用以对应一控制讯号调整输出时脉讯号的一上升回转率。第二回转率控制器用以对应控制讯号调整输出时脉讯号的一下降回转率。至少一逻辑门耦接于第一回转率控制器及第二回转率控制器的间,用以对应输入时脉讯号产生输出时脉讯号。
图1A示出根据本发明的一实施例的一工作周期校正电路10。工作周期校正电路10包括一单端修正电路102及一单端检测电路104。单端修正电路102是用以对应一控制讯号CR调整一输入时脉讯号CLKin的一工作周期,以产生一输出时脉讯号CLKout。单端修正电路102通过对应控制讯号CR调整输出时脉讯号CLKout的一回转率,以调整输入时脉讯号CLKin的工作周期。单端检测电路104是用以通过转换输出时脉讯号CLKout的工作周期为一平均电压,以作为控制讯号CR。
如图1A所示,单端修正电路102及单端检测电路104皆使用单端讯号。举例来说,带有变化电压的电子讯号在一讯号线被传递。差动讯号的单端讯号的优点为需要较少的线,因此可减少电路区域。能够调整输出时脉讯号CLKout的回转率的单端修正电路102的一实施例子可以参考图1B。
图1B示出根据本发明的一实施例的一工作周期校正电路10。工作周期校正电路10包括一单端修正电路102及一单端检测电路104。单端修正电路102是用以调整一输入时脉讯号CLKin的一工作周期。单端修正电路102包括一第一回转率控制器122、一第二回转率控制器124及一逻辑区块123。逻辑区块123包括至少一逻辑门。第一回转率控制器122是用以对应一控制讯号CR调整一输出时脉讯号CLKout的一上升回转率。第二回转率控制器124是用以对应控制讯号CR调整输出时脉讯号CLKout的一下降回转率。包括至少一逻辑门的逻辑区块123耦接于第一回转率控制器122及第二回转率控制器124之间。此至少一逻辑门是用以对应输入时脉讯号CLKin产生输出时脉讯号CLKout。单端检测电路104是用以通过转换输出时脉讯号CLKout的工作周期为一平均电压,以作为控制讯号CR。
如图1A及图1B所示,单端修正电路102及单端检测电路104组成一回授回圈,其中单端修正电路102被控制讯号CR所控制,单端检测电路104对应单端修正电路102所提供的输出时脉讯号CLKout产生控制讯号CR。在一实施例中,单端修正电路102包括一单端电流驱动转换器。单端电流驱动转换器的输出回转率可以透过控制讯号CR控制。在一实施例中,逻辑区块123可以包括一转换器110。转换器110的输出回转率或逻辑区块123的一逻辑门可以透过控制讯号CR控制,使得输出时脉讯号CLKout的工作周期可以被调整。以下描述使用转换器110作为逻辑区块123的一例子。转换器110的输出回转率可以参考转换器110的输出讯号多快从逻辑低上升至逻辑高(及/或从逻辑高下降至逻辑低)。通过改变转换器110的输出回转率,输出时脉讯号CLKout保持逻辑高(或逻辑低)的时间周期可以相应地被改变,因而可调整输出时脉讯号CLKout的工作周期。此外,因为单端检测电路104是用以检测输出时脉讯号CLKout的工作周期,单端检测电路104可以得到关于多少电流工作周期脱离平均周期的资讯,因此单端检测电路104能够根据这样的资讯产生适当的控制讯号CR,以促进在单端修正电路102中的工作周期调整。
对于单端修正电路102及单端检测电路104来说可以有很多不同的实施例,以下提供一些实施例。图2A示出根据本发明的一实施例的一单端修正电路。在此实施例中,单端修正电路102包括一转换器110、一上拉区块112及一下拉区块114。下拉区块112耦接于控制讯号CR。下拉区块112影响转换器110的上升回转率。下拉区块114耦接于控制讯号CR。下拉区块114影响转换器110的下降回转率。转换器110耦接于上拉区块112及下拉区块114,且用以对应输入时脉讯号CLKin产生输出时脉讯号CLKout。上拉区块112及下拉区块114可以是主动式及/或被动式元件,例如是电晶体及/或电阻。
图2B示出根据本发明的一实施例的一单端修正电路102。在此实施例中,单端修正电路102包括一转换器110、一上拉电晶体M1及一下拉电晶体M2。参考图2A,在此实施例中,上拉区块112包括上拉电晶体M1,下拉区块114包括下拉电晶体M2。上拉电晶体M1耦接于控制讯号CR和转换器110。下拉电晶体M1是用以调整转换器110的一上升回转率。下拉电晶体M2是用以调整转换器110的一下降回转率。举例来说,当控制讯号CR为一较低电压,下拉电晶体M2的有效电阻变大,因此转换器110的下降回转率减少。另一方面,当控制讯号CR为一较高电压,上拉电晶体M1的有效电阻变大,因此转换器110的上升回转率降低。转换器110的输出直接耦接于输出时脉讯号CLKout,或耦接于转换器110的输出和输出时脉讯号CLKout之间的其他电路。
在一实施例中,上拉电晶体M1为一P型金氧半电晶体。P型金氧半电晶体具有一栅极端、一漏极端及一源极端。P型金氧半电晶体的栅极端耦接于控制讯号CR。P型金氧半电晶体的漏极端耦接于转换器110。P型金氧半电晶体的源极端耦接于一电源(图2B中的VDD)。下拉电晶体M2为一N型金氧半电晶体,N型金氧半电晶体具有一栅极端、一漏极端及一源极端。N型金氧半电晶体的栅极端耦接于控制讯号CR。N型金氧半电晶体的漏极端耦接于转换器110。N型金氧半电晶体的源极端耦接于一参考电压端,例如是图2B所示出的接地电压。在图2B所示出的使用P型金氧半电晶体及N型金氧半电晶体仅为例示性而非限制。其他型态的上拉电晶体和下拉电晶体也同样可应用,例如是双载子接面电晶体。
在一实施例中,单端检测电路104可以包括一充电帮浦。图3A示出根据本发明的一实施例的一单端检测电路104。一充电帮浦电路的例子于图3A显示。充电帮浦包括一充电存储装置132、一第一电流源I1、一第二电流源I2及包括至少一逻辑门的一逻辑区块130。充电存储装置132是用以产生控制讯号CR。充电存储装置132可以包括一电容。第一电流源I1是用以提供一充电电流给充电存储装置132。第二电流源I2是用以提供一放电电流给充电存储装置132。逻辑区块130耦接于第一电流源I1及第二电流源I2之间。逻辑区块130耦接于充电存储装置132,以对应输出时脉讯号CLKou产生控制讯号CR。
图3B示出根据本发明的一实施例的一单端检测电路104。在此实施例中,充电存储装置132是为一电容C1。逻辑区块130包括一转换器140。举例来说,当输出时脉讯号CLKout为一逻辑低,第一电流源I1对电容C1充电。另一方面,当输出时脉讯号CLKout为一逻辑高时,第二电流源I2对电容C1放电。
图3C示出根据本发明的一实施例的一单端检测电路104图。在此实施例中,单端检测电路104包括一电容C1、一第一电流源I1、一第二电流源I2、一第一开关装置SW1及一第二开关装置SW2。电容C1是用以提供控制讯号CR。第一电流源I1是用以提供一充电电流给电容C1。第二电流源I2是用以提供一放电电流给电容C1。第一开关装置SW1耦接于第一电流源I1及电容C1之间,其中第一开关装置SW1透过输出时脉讯号CLKout控制。第二开关装置SW2耦接于第二电流源I2及电容C1之间,其中第二开关装置SW2透过输出时脉讯号CLKout控制。
第一开关装置SW1及第二开关装置SW2可以都由输出时脉讯号CLKout控制,但第一开关装置SW1及第二开关装置SW2可以拥有反极性。举例来说,其中一开关可以为主动高,另一可以为主动低。在图3C的实施例中,当输出时脉讯号CLKout为一逻辑低阶,第一开关装置SW1打开,第二开关装置SW2关闭,并通过第一电流源I1对电容C1放电。当输出时脉讯号CLKout为一逻辑高阶时,第一开关装置SW1关闭,第二开关装置SW2打开,以通过第二电流源I2对电容C1放电。如此一来,通过对电容C1交替地充电及放电,在电容C1的电压阶被输出时脉讯号CLKout的工作周期影响。举例来说,第一电流源I1及第二电流源I2可以被设定为相等大小。若输出时脉讯号CLKout的工作周期低于50%,则在电容C1的电压阶继续增加。若输出时脉讯号CLKout的工作周期高于50%,则在电容C1的电压阶继续减少。当输出时脉讯号CLKout的工作周期等于50%,则在电容C1的电压阶保持常数。
图3D示出根据本发明的一实施例的一单端检测电路104。在此实施例中,单端检测电路104包括一RC电路,其包括一电阻R2及一电容C2。RC电路组成一低通滤波器电路,其有效地转换输出时脉讯号CLKout的工作周期为一平均电压。图3D示出一对应低通滤波器的一可能实施方式。具有相似频率响应特征的其他形式RC电路也可以应用于单端检测电路104。
图4示出根据本发明的一实施例的一工作周期校正电路10。在此实施例中,第一开关装置SW1包括一P型金氧半电晶体M3,P型金氧半电晶体具有一栅极端、一漏极端及一源极端。P型金氧半电晶体的栅极端耦接于输出时脉讯号CLKout。P型金氧半电晶体的漏极端耦接于电容C1。P型金氧半电晶体的源极端耦接于第一电流源l1。第二开关装置SW2包括一N型金氧半电晶体M4,N型金氧半电晶体具有一栅极端、一漏极端及一源极端。N型金氧半电晶体的栅极端耦接于输出时脉讯号CLKout。N型金氧半电晶体的漏极端耦接于电容C1。N型金氧半电晶体的源极端耦接于第二电流源l2。当然,实施例使用P型金氧半电晶体及N型金氧半电晶体作为开关装置仅为示例性而非限制。其他形式开关也可应用,例如是双载子接面电晶体及互补式金氧半场效电晶体传输门。第一开关装置SW1及第二开关装置SW2可以被设计为由不同极性的讯号触发。转换器110例如是由一P型金氧半电晶体M5及一N型金氧半电晶体M6实现。单端修正电路102也包括串联于转换器110的一第二转换器120,以产生输出时脉讯号CLKout。参考图1B,逻辑区块123可以包括转换器110及第二转换器120。第二转换器120耦接于转换器110及单端检测电路104之间。须注意的是,在此实施例中的第二转换器120可以被一缓冲电路取代。举例来说,缓冲电路可以为一单端传送缓冲器、一单端转换器、有多转换器的一转换器炼、根据缓冲器的一运算放大器或其他形式缓冲器电路实施。在另一实施例中,第二转换器120的输出可以在单端检测电路104中直接耦接于电晶体M3及M4,附加的缓冲器元件可以被增加作为在第二转换器120的一扇出分支,以产生输出时脉讯号CLKout。
图5示出对应于工作周期大于50%的一输入时脉讯号的工作周期校正电路的波形图例。讯号VC为在转换器110的输出的电压阶。如图5所示,讯号VC起先为一输入时脉讯号CLKin的一转换版本,输出时脉讯号CLKout和工作周期大于50%(例子中为75%)的输入时脉讯号CLKin实质相同(忽略转换器门级传递延迟)。根据单端检测电路104的电路架构,控制讯号CR的电压阶对应输出时脉讯号CLKout减少(因为放电时间比充电时间长)。因此,下拉电晶体M2的有效电阻变大,且转换器110的下降回转率减少。正如在图5的第二周期所示,讯号VC以一减少的下降回转率从逻辑高下降至逻辑低。讯号VC穿过第二转换器120之后,输出时脉讯号CLKout具有一下降的工作周期(和图5中的第一周期相比)。因为工作周期校正电路10的回授回圈,以上所述的程序将会重复地被执行。转换器110的下降回转率渐渐地减少,因此输出时脉讯号CLKout的工作周期将在每一接续的时脉周期中渐渐地减少(在图5例子中,在每一连续周期的工作周期为75%、72%、67%、62%、…..),最后达到50%,使得控制讯号CR稳定及转换器110的回转率稳定。须注意的是,描绘于图5中的工作周期值仅为范例。实际工作周期减少率可以视电路设计参数而更快或更慢。
图6示出对应于工作周期少于50%的一输入时脉讯号的工作周期校正电路的波形图例。如图6所示出,输出时脉讯号CLKout起先和工作周期少于50%(例子中为25%)的输入时脉讯号CLKin实质相同。根据单端检测电路104的电路架构,控制讯号CR的电压阶对应输出时脉讯号CLKout增加(因为充电时间比放电时间长)。因此,上拉电晶体M1的有效电阻变大,转换器110的上升回转率减少。正如图6的第二周期所示,讯号VC以一减少的上升回转率从逻辑低至逻辑高上升。在讯号VC穿过第二转换器120之后,输出时脉讯号CLKout现在有一增加的工作周期(和图6中的第一周期相比)。以上所述的程序将会重复地被执行。即转换器110的上升回转率绘渐渐地减少,因此输出时脉讯号CLKout的工作周期将在每一接续的时脉周期中渐渐地增加(在图6例子中,在每一连续周期的工作周期为25%、28%、33%、38%、…..),最后达到50%,使控制讯号CR稳定及转换器110的回转率稳定。
根据上述实施例所述的工作周期校正电路,其电路相当简易,因此所需的硬体区域小且功率消耗也低。此外,因为简易的电路架构和回授回圈,所以所提出的工作周期校正电路有较短的回应时间,其代表所需给输出时脉讯号从初始状态开始达到50%工作周期的时间。通过使用电晶体和有不同极性的开关(例如是在实施例中的P型金氧半电晶体和N型金氧半电晶体),则不需要产生差动讯号。一般的讯号可以给有不同极性的开关,以达到校正功能。此外,根据电路模拟及测量结果,所提出的工作周期校正电路能够获得具有5%-95%的工作周期范围的校正输入时脉讯号。因此由于宽广的校正范围,所提出的工作周期校正电路可以轻易地和其他电路装置整合。以下所述为结合工作校正电路和其他模组的实施例。
频率合成器为产生所需频率的讯号的电子装置。频率合成器已在许多现代化电子装置被广泛使用,例如是无线电接收器和行动电话。图7示出根据本发明的一实施例的一频率合成器2。频率合成器2包括一频率放大器20及一工作周期校正电路10。频率放大器20是用以增加一第一时脉讯号CLK1的一频率,以产生一第二时脉讯号CLK2。工作周期校正电路10可以参考于图1A-图4中的实施例。举例来说,工作周期校正电路10包括一单端修正电路102及一单端检测电路104。单端修正电路102是用以对应控制讯号CR调整第二时脉讯号的一工作周期,以产生一输出时脉讯号CLKout_a。单端检测电路104是用以检测输出时脉讯号CLKout_a的一工作周期,以产生控制讯号CR。单端修正电路102包括耦接于控制讯号CR的一转换器110,控制讯号CR用以调整转换器110的一输出回转率。
由频率放大器20产生的第二时脉讯号CLK2可以具有一第二频率,第二频率为第一时脉讯号CLK1的一第一频率的倍数。一频率倍加器(第二频率为第一频率的两倍)在以下实施例中是用以作为一频率放大器20的代表例子。当然频率放大器20并不受限于一频率倍加器。
如以上提及,因为工作周期校正电路10有一宽广的校正范围,所以由频率放大器20所产生的第二时脉讯号CLK2的工作周期不必接近50%。换句话说,尽管第二时脉讯号CLK2有一为80%或20%的工作周期,工作周期校正电路10可以使输出时脉讯号CLKout_a有一接近50%的工作周期。因此,频率合成器2的频率放大器20可以由一简易电路来实现,而不需要担心输出工作周期的品质。
图8A示出根据本发明的一实施例的一频率放大器20。频率放大器20包括一XOR型逻辑门G1,其具有一第一输入端、一第二输入端及一输出端。逻辑门G1的第一输入端耦接于第一时脉讯号CLK1。逻辑门G1的第二输入端耦接于第一时脉讯号CLKd的延迟版本。逻辑门G1的输出端耦接于第二时脉讯号CLK2。第一时脉讯号CLKd的延迟版本可以被一或多个串联元件201-203(例如是缓冲器及/或转换器)产生。图8B示出于图8A中的频率放大器的波形图例。通过在第一时脉讯号CLK1及第一时脉讯号CLKd的延迟版本执行一逻辑XOR操作,第二时脉讯号具有相较于第一时脉讯号CLK1的双倍频率。第二时脉讯号CLK2的工作周期取决于由延迟元件201-203的延迟数量。在此实施例的频率放大器20具有小电路区域、低功率消耗及容易整合的优点。
因为由频率合成器2产生的输出时脉讯号CLKout_a有一平均工作周期,频率合成器2适合应用于双倍资料率记忆体,其注重时脉的上升缘和下降缘。在一些应用中,频率较平均工作周期更为重视,故以下结合工作校正电路10和频率放大器20提供另一实施例。
图9示出根据本发明的一实施例的一频率合成器3。频率合成器3包括一工作周期校正电路10和一频率放大器20。在此实施例的连结顺序相反于图7。工作周期校正电路10可以参考于图1A-图4的实施例。举例来说,工作周期校正电路10包括一单端修正电路102及一单端检测电路104。单端修正电路102是用以对应一控制讯号CR调整一输入时脉周期的一工作周期,以产生一第一时脉讯号CLK1。单端检测电路是用以检测第一时脉讯号CLK1的一工作周期以产生控制讯号CR。单端修正电路102包括耦接于控制讯号CR的一转换器110,控制讯号CR用以调整转换器110的一输出回转率。频率放大器20是用以增加第一时脉讯号CLK1的一频率,以产生一第二时脉讯号CLK2。
在图9所示的结构中,由于工作周期校正电路10是用以接收时脉讯号CLKin,输入时脉讯号CLKin的工作周期具有相对于图7较宽的可容忍范围。特别的是,尽管图9的输入时脉讯号CLKin没有一平均工作周期,工作周期校正电路10使得第一时脉讯号CLK1具有一平均工作周期,其依次地致能由简单硬体所实现的频率放大器20,例如是图8A的实施例。图9的第二时脉讯号CLK2可能没有平均工作周期。因此,频率合成器3适用于不是上升缘就是下降缘的应用,例如是适用于无线收发器的一频率合成器。
图10示出根据本发明的一实施例的一频率合成器4。相较于图9的实施例,频率合成器4更包括一第二工作周期校正电路30,其可以参考图1A-图4所示的实施例。举例来说,第二工作周期校正电路30包括一第二单端修正电路及一第二单端检测电路。第二单端修正电路是用以对应一第二控制讯号调整第二时脉时脉讯号CLK2的一工作周期,以产生一输出时脉讯号CLKout_b。第二单端修正电路通过对应第二控制讯号调整输出时脉讯号CLKout_b的一回转率,以调整第二时脉讯号CLK2的工作周期。第二单端检测电路是用以检测输出时脉讯号CLKout_b的一工作周期为一平均电压,以作为第二控制讯号。此附加的第二工作周期校正电路30使输出时脉讯号CLKout_b具有一平均工作周期。
图11示出图10中的频率合成器的波形图例。输入时脉讯号CLKin具有一67%工作周期的例。在工作周期校正电路10之后,第一时脉讯号CLK1有50%工作周期。频率放大器20使第二时脉讯号CLK2具有两倍于第一控制讯号CLK1的频率。第二时脉讯号CLK2有35%工作周期之例。在工作周期校正电路30之后,输出时脉讯号CLKout_b有50%工作周期。输出时脉讯号CLKout_b的频率双倍于输入时脉讯号CLKin。
根据上述实施例,频率放大器及工作周期校正电路可以轻易地整合。根据设计需求及应用,连接顺序及模组的精确数量可以调整。由于工作周期校正电路能够达成宽广的校正范围,频率放大器有相当大的设计弹性且在工作周期具有较少的限制,使得硬体成本的节省及频率放大器的功率消耗的减少变得更为容易。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视后附的权利要求所界定者为准。
Claims (20)
1.一种工作周期校正电路,包括:
一单端修正电路,用以调整一输入时脉讯号的一工作周期,该单端修正电路包括:
一第一回转率控制器,用以对应一控制讯号调整一输出时脉讯号的一上升回转率;
一第二回转率控制器,用以对应该控制讯号调整一输出时脉讯号的一下降回转率;以及
至少一逻辑门,耦接于该第一回转率控制器及该第二回转率控制器之间,并用以对应该输入时脉讯号产生该输出时脉讯号;以及
一单端检测电路,用以通过转换该输出时脉讯号的一工作周期为一平均电压,以作为该控制讯号。
2.如权利要求1所述的工作周期校正电路,其中该单端检测电路包括一充电帮浦。
3.如权利要求1所述的工作周期校正电路,其中该至少一逻辑门包括一转换器。
4.一工作周期校正电路,包括:
一单端修正电路,用以对应一控制讯号调整一输入时脉讯号的一工作周期,以产生一输出时脉讯号,其中该单端修正电路通过对应该控制讯号调整该输出时脉讯号的一回转率,来调整该输入时脉讯号的该工作周期;以及
一单端检测电路,用以通过转换该输出时脉讯号的一工作周期为一平均电压,以作为该控制讯号。
5.如权利要求4所述的工作周期校正电路,其中该单端修正电路包括一单端电流驱动转换器。
6.如权利要求5所述的工作周期校正电路,其中该单端电流驱动转换器包括:
一上拉区块,耦接于该控制讯号;
一下拉区块,耦接于该控制讯号;以及
一转换器,耦接于该上拉区块和该下拉区块之间,并用以对应该输入时脉讯号产生该输出时脉讯号。
7.如权利要求6所述的工作周期校正电路,其中该上拉区块包括一P型金氧半电晶体,该P型金氧半电晶体具有一栅极端、一漏极端及一源极端,该P型金氧半电晶体的该栅极端耦接于该控制讯号,该P型金氧半电晶体的该漏极端耦接于该转换器,该P型金氧半电晶体的该源极端耦接于一电源,且该下拉区块包括一N型金氧半电晶体,该N型金氧半电晶体具有一栅极端、一漏极端及一源极端,该N型金氧半电晶体的该栅极端耦接于该控制讯号,该N型金氧半电晶体的该漏极端耦接于该转换器,该N型金氧半电晶体的该源极端耦接于一参考电压端。
8.如权利要求4所述的工作周期校正电路,其中该单端检测电路包括一充电帮浦。
9.如权利要求8所述的工作周期校正电路,其中该充电帮浦包括:
一充电存储装置,用以产生该控制讯号;
一第一电流源,用以提供一充电电流给该充电存储装置;
一第二电流源,用以提供一放电电流给该充电存储装置;以及
至少一逻辑门,耦接于该第一电流源和该第二电流源之间,并耦接于该充电存储装置,以对应该输出时脉讯号产生该控制讯号。
10.如权利要求9所述的工作周期校正电路,其中该至少一逻辑门包括一转换器。
11.如权利要求9所述的工作周期校正电路,其中至少一逻辑门包括:
一第一开关装置,耦接于该第一电流源和该充电存储装置之间,并于该输出时脉讯号的控制下进行开关;以及
一第二开关装置,耦接于该第二电流源和该充电存储装置之间,并于该输出时脉讯号的控制下进行开关。
12.如权利要求11所述的工作周期校正电路,其中该第一开关装置包括一P型金氧半电晶体,该P型金氧半电晶体具有一栅极端、一漏极端及一源极端,该P型金氧半电晶体的该栅极端耦接于该输出时脉讯号,该P型金氧半电晶体的该漏极端耦接于该充电存储装置,该P型金氧半电晶体的该源极端耦接于该第一电流源,且该第二开关装置包括一N型金氧半电晶体,该N型金氧半电晶体具有一栅极端、一漏极端及一源极端,该N型金氧半电晶体的该栅极端耦接于该输出时脉讯号,该N型金氧半电晶体的该漏极端耦接于该充电存储装置,该N型金氧半电晶体的该源极端耦接于该第二电流源。
13.如权利要求4所述的工作周期校正电路,其中该单端检测电路包括一阻容(RC)电路。
14.如权利要求5所述的工作周期校正电路,其中该单端修正电路更包括一缓冲电路,该缓冲电路耦接于该单端电流驱动转换器和该单端检测电路。
15.如权利要求14所述的工作周期校正电路,其中该缓冲电路包括一转换器。
16.一频率合成器,包括:
一频率放大器,用以增加一第一时脉讯号的一频率,以产生一第二时脉讯号;以及
一工作周期校正电路,包括:
一单端修正电路,用以调整该第二时脉讯号的一工作周期,该单端修正电路包括:
一第一回转率控制器,用以对应一控制讯号调整一输出时脉讯号的一上升回转率;
一第二回转率控制器,用以对应该控制讯号调整该输出时脉讯号的一下降回转率;以及
至少一逻辑门,耦接于该第一回转率控制器和该第二回转率控制器的间,并用以对应该第二时脉讯号产生该输出时脉讯号;以及
一单端检测电路,用以通过转换该输出时脉讯号的一工作周期为一平均电压,以作为该控制讯号。
17.如权利要求16所述的频率合成器,其中该单端检测电路包括一充电帮浦。
18.如权利要求16所述的频率合成器,其中该至少一逻辑门包括一转换器。
19.一频率合成器,包括:
一第一工作周期校正电路,包括:
一第一单端修正电路,用以调整一输入时脉讯号的一工作周期,该单端修正电路包括:
一第一回转率控制器,用以对应一第一控制讯号调整一第一时脉讯号的一上升回转率;
一第二回转率控制器,用以对应该第一控制讯号调整该第一时脉讯号的一下降回转率;
至少一逻辑门,耦接于该第一回转率控制器和该第二回转率控制器的间,并用以对应该输入时脉讯号产生该第一时脉讯号;以及
一第一单端检测电路,用以通过转换该第一时脉讯号的一工作周期为一平均电压,以作为该第一控制讯号;以及
一频率放大器,用以增加该第一时脉讯号的一频率,以产生一第二时脉讯号。
20.如权利要求19所述的频率合成器,更包括:
一第二工作周期校正电路,包括:
一第二单端修正电路,用以对应一第二控制讯号调整该第二时脉讯号的一工作周期,以产生一输出时脉讯号,其中该第二单端修正电路通过对应该第二控制讯号调整该输出讯号的一回转率,来调整该第二时脉讯号的该工作周期;以及
一第二单端检测电路,用以通过转换该输出时脉讯号的一工作周期为一平均电压,以作为该第二控制讯号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/488,545 US20180302073A1 (en) | 2017-04-17 | 2017-04-17 | Duty cycle calibration circuit and frequency synthesizer using the same |
US15/488,545 | 2017-04-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108735254A true CN108735254A (zh) | 2018-11-02 |
Family
ID=63790354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710637755.6A Pending CN108735254A (zh) | 2017-04-17 | 2017-07-31 | 工作周期校正电路及应用其的频率合成器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180302073A1 (zh) |
CN (1) | CN108735254A (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11281249B2 (en) | 2019-09-23 | 2022-03-22 | International Business Machines Corporation | Voltage sensitive current circuit |
US11204635B2 (en) | 2019-09-23 | 2021-12-21 | International Business Machines Corporation | Droop detection using power supply sensitive delay |
US10833653B1 (en) | 2019-09-23 | 2020-11-10 | International Business Machines Corporation | Voltage sensitive delay |
US11152920B2 (en) * | 2019-09-23 | 2021-10-19 | International Business Machines Corporation | Voltage starved passgate with IR drop |
CN113014233B (zh) * | 2021-03-10 | 2024-01-26 | 苏州芯捷联电子有限公司 | 时钟占空比校准电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200409467A (en) * | 2002-11-27 | 2004-06-01 | Mediatek Inc | Charge pump structure for reducing capacitance in loop filter of a phase locked loop |
US20080164926A1 (en) * | 2007-01-05 | 2008-07-10 | Samsung Electronics Co., Ltd. | Duty cycle correction circuit employing sample and hold charge pumping method |
CN101420136A (zh) * | 2007-10-24 | 2009-04-29 | 财团法人工业技术研究院 | 频率合成器及校正装置 |
CN102474243A (zh) * | 2009-09-24 | 2012-05-23 | 飞思卡尔半导体公司 | 占空比校正器和占空比校正方法 |
US20160173067A1 (en) * | 2014-12-15 | 2016-06-16 | Freescale Semiconductor, Inc. | System and method for enhanced clocking operation |
-
2017
- 2017-04-17 US US15/488,545 patent/US20180302073A1/en not_active Abandoned
- 2017-07-31 CN CN201710637755.6A patent/CN108735254A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200409467A (en) * | 2002-11-27 | 2004-06-01 | Mediatek Inc | Charge pump structure for reducing capacitance in loop filter of a phase locked loop |
US20080164926A1 (en) * | 2007-01-05 | 2008-07-10 | Samsung Electronics Co., Ltd. | Duty cycle correction circuit employing sample and hold charge pumping method |
CN101420136A (zh) * | 2007-10-24 | 2009-04-29 | 财团法人工业技术研究院 | 频率合成器及校正装置 |
CN102474243A (zh) * | 2009-09-24 | 2012-05-23 | 飞思卡尔半导体公司 | 占空比校正器和占空比校正方法 |
US20160173067A1 (en) * | 2014-12-15 | 2016-06-16 | Freescale Semiconductor, Inc. | System and method for enhanced clocking operation |
Also Published As
Publication number | Publication date |
---|---|
US20180302073A1 (en) | 2018-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108735254A (zh) | 工作周期校正电路及应用其的频率合成器 | |
CN103595244B (zh) | 具有频率抖动功能的弛张振荡器 | |
CN102916656B (zh) | 放大器电路与调制信号产生电路 | |
CN105958971A (zh) | 一种时钟占空比校准电路 | |
CN105743463A (zh) | 时钟占空比校准及倍频电路 | |
KR20090051143A (ko) | 자기 교정 디지털 펄스-폭 변조기(dpwm) | |
CN103297046A (zh) | 一种锁相环及其时钟产生方法和电路 | |
CN101356718A (zh) | 比较器方式dc-dc转换器 | |
CN107846217A (zh) | 自我校正电路 | |
CN105406829A (zh) | 一种增益连续可调的可变增益放大器 | |
CN110957998A (zh) | 一种精确校正时钟信号占空比的电路 | |
US20240088878A1 (en) | Folded ramp generator | |
CN108242922A (zh) | 紧凑的占空比校正装置及通信系统 | |
CN102386901B (zh) | 输出开关电路 | |
CN106961260B (zh) | 低功耗可调频率、可调占空比的时钟产生电路 | |
CN112886933B (zh) | D类音频放大器及其自适应脉宽调整方法、电子设备 | |
WO2019036177A1 (en) | VOLTAGE CONDENSER VOLTAGE DIVIDER WITH LOW POWER AND LOW COEFFICIENT OF USE | |
CN100449935C (zh) | 低电压差分信号环形压控振荡器 | |
JP4229749B2 (ja) | スペクトラム拡散クロック発生回路 | |
CN206195725U (zh) | 带扩频功能的振荡器电路 | |
US9825600B2 (en) | Class D amplifier and electronic devices including the same | |
CN109639135B (zh) | 一种电荷泵电路 | |
CN108540129A (zh) | 一种含双通路压控振荡器的锁相环电路 | |
CN109962694B (zh) | 一种占空比调整电路 | |
CN102468846A (zh) | 环型振荡器与环型振荡器的控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181102 |
|
WD01 | Invention patent application deemed withdrawn after publication |