CN101356718A

CN101356718A - 比较器方式dc-dc转换器

Info

Publication number: CN101356718A
Application number: CNA200780001413XA
Authority: CN
Inventors: 蜂谷尚悟; 竹村兴
Original assignee: THine Electronics Inc
Current assignee: THine Electronics Inc
Priority date: 2006-10-04
Filing date: 2007-10-03
Publication date: 2009-01-28
Anticipated expiration: 2027-10-03
Also published as: KR20090058471A; JP4638856B2; WO2008041722A1; US20090160414A1; JP2008092740A; KR101294907B1; TWI442687B; TW200917632A; US8049480B2; CN101356718B

Abstract

比较器方式DC－DC转换器(1)具备电压转换部(100)和控制部(200)。控制部(200)具有：比较器部(20、40)，其对电压转换部(100)的输出电压与基准电压进行比较，并决定控制信号Ssw中的导通脉冲的预定导通宽度或关断脉冲的关断宽度；以及计数器部(60)，其当M及N为自然数时，对控制信号Ssw内的导通脉冲以及关断脉冲中的至少某一方进行计数，并且对基准时钟进行计数，并调整预定导通宽度，以使控制信号Ssw的计数值与基准时钟的计数值之比为M∶N。

Description

比较器方式DC-DC转换器

技术领域

本发明涉及一种比较器方式DC-DC转换器。

背景技术

已知由输入电压生成稳定的输出电压的DC-DC转换器。作为DC-DC转换器中使输出电压稳定化的方法，提出了各种方式。例如，在专利文献1中记载了一种使用PWM(脉冲宽度调制)方式的切换DC-DC转换器。在PWM方式中，将切换频率设为恒定，并可通过调整导通脉冲宽度，使输出电压稳定化。此外，还有一种使用了比较器方式的切换DC-DC转换器。在比较器方式中，使用比较器将导通脉冲宽度设为恒定，并可通过调整关断脉冲宽度(即，切换频率)，使输出电压稳定化。

这些DC-DC转换器有时作为PU(Processor Unit，处理单元)等的电压源加以使用。在PU中，当从待机状态移至处理状态时，消耗电流急剧增加。当由于负载电流的急剧增加而导致输出电压急剧降低时，在比较器方式DC-DC转换器中，立即输出导通脉冲，因此与在预定的关断脉冲期间中无法输出脉冲的PWM方式相比，输出电压迅速地稳定化。如上所示，比较器方式与PWM方式相比，具有对负载电流急剧增加的响应特性佳的特征。

专利文献1：日本专利特开2000-287439号公报

在比较器方式DC-DC转换器中，当导通脉冲宽度设为Pon、关断脉冲宽度设为Poff、输入电压设为Vin、输出电压设为Vout时，切换周期Tf如以下所示。

Tf＝Pon+Poff＝Vout/Vin×Tf+((Vin-Vout)/Vin)×Tf......(式(1))

因此，当Vin及Vout确定时，Pon为恒定，所以Pout可唯一地确定。换言之，在比较器方式DC-DC转换器中，由于Pon为恒定，所以只要Vin及Vout确定，就能够确定用于使输出电压恒定的导通率(on duty)。

在此，例如当环境温度上升时，电路元件的内部电阻增加，内部损耗增加。此时，在比较器方式DC-DC转换器中，为了弥补因内部损耗增加所造成的输出电压降低，而使关断脉冲宽度变短、导通率增加。如上所示，在比较器方式DC-DC转换器中，由于环境温度的变动，而导致切换频率逐渐变动。由于其他输入电压、输出电压以及输出电流的变动，也会使关断脉冲宽度变动而使切换频率变动。由于切换频率变动，输出电压的脉动(ripple)发生变动，PU等后级电路有可能发生误动作。此外，有可能需要遍及宽频带的EMI(电磁干扰)对策。

发明内容

因此，本发明的目的是提供一种不损失对负载电流急剧增加的响应特性、就能够降低切换频率的变动的比较器方式DC-DC转换器。

本发明的比较器方式DC-DC转换器具备：(1)电压转换部，其具有切换元件，并根据控制信号来控制该切换元件，由此生成对输入电压进行了电压转换的输出电压；以及(2)控制部，其生成用于使电压转换部的输出电压稳定化的控制信号。

控制部具有：(a)比较器部，其对电压转换部的输出电压与基准电压进行比较，并决定控制信号中的导通脉冲的预定导通宽度或关断脉冲的关断宽度；以及(b)计数器部，其对控制信号内的导通脉冲以及关断脉冲中的至少某一方进行计数，并且对基准时钟进行计数，并调整预定导通宽度，以使控制信号的计数值与基准时钟的计数值之比为M∶N(M及N为自然数)。

根据该比较器方式DC-DC转换器，例如在通过输出电流的增加而使关断脉冲的关断宽度变短时，利用计数器部来调整导通脉冲的预定导通宽度，以使控制信号的计数值与基准时钟的计数值之比为M∶N。即，通过计数器部使控制信号的频率保持恒定。

因此，根据该比较器方式DC-DC转换器，可降低切换频率的变动。

优选上述比较器部具有：第1比较器，其检测电压转换部的输出电压小于基准电压的情况，并将该检测时刻决定为导通脉冲的开始时刻；以及第2比较器，其检测从导通脉冲的开始时刻起经过了预定时间的情况，并将该检测时刻决定为导通脉冲的结束时刻，优选上述计数器通过调整预定时间来调整预定的导通宽度。

另外，优选上述控制部还具有：定时器部，其包括与恒流源连接的定时器用电容器，并从导通脉冲的开始时刻起开始该定时器用电容器的充电。此时，优选上述第2比较器通过检测定时器部中的定时器用电容器的电压为预定电压以上的情况，而检测从导通脉冲的开始时刻起经过了预定时间的情况，优选上述计数器部通过调整定时器部中的定时器用电容器的充电电流，来调整预定时间。

另外，优选上述计数器部具有：(1)第1计数器，其对控制信号内的导通脉冲以及关断脉冲中的至少某一方进行计数，当该计数值成为预定值时，生成脉冲信号；(2)第2计数器，其对基准时钟进行计数，当该计数值成为预定值时，生成脉冲信号；(3)NAND电路，其接收来自第1计数器的脉冲信号以及来自第2计数器的脉冲信号；(4)NOR电路，其接收来自第1计数器的脉冲信号以及来自第2计数器的脉冲信号；(5)电荷泵电路，其根据来自NAND电路的输出信号来供给充电电流，并根据来自NOR电路的输出信号来引入放电电流；以及(6)计数器用电容器，其与电荷泵电路连接，(7)所述计数器部根据计数器用电容器的端子间电压，来调整定时器用电容器的充电电流。

另外，优选上述计数器部具有：(1)第1计数器，其对控制信号内的导通脉冲以及关断脉冲中的至少某一方进行计数，当该计数值成为预定值时，生成脉冲信号；(2)第2计数器，其对基准时钟进行计数，当该计数值成为预定值时，生成脉冲信号；以及(3)可逆计数器，其与第1计数器的输出端子以及第2计数器的输出端子连接，(4)所述计数器部根据可逆计数器的输出信号，来调整定时器用电容器的充电电流。

根据本发明，能够得到可降低切换频率的变动的比较器方式DC-DC转换器。

附图说明

图1是表示本发明第1实施方式的比较器方式DC-DC转换器的电路图。

图2是表示图1的定时器部的电路图。

图3是表示图1的计数器部60的电路图。

图4是表示图1所示的比较器方式DC-DC转换器中的各信号波形的时序图。

图5是表示图3所示的计数器部的各信号波形的时序图。

图6是表示在图4中以基准时钟发生抖动时的各信号波形的时序图。

图7是表示本发明第2实施方式的计数器部的电路图。

图8是表示本发明第2实施方式的定时器部的电路图。

图9是表示本发明第3实施方式的定时器部的电路图。

图10是表示在图4中基准时钟的频率低于切换控制信号的频率时的各信号波形的时序图。

符号说明：

1：比较器方式DC-DC转换器

11、12：切换元件

13：驱动电路

14：电感器

15：电容器

20：第1比较器(比较器部)

30：定时器部

31：恒流生成电路(恒流源)

32：定时器用电容器

33：晶体管

34：输入电压分割电路

35：电压跟随器

36：电阻元件

36A：可变电阻部

37：电流镜电路

38：gm放大器

40：第2比较器(比较器部)

60：计数器部

61：第1计数器

62：第2计数器

63：NOR电路

64：NAND电路

65、66：反相器

67：电荷泵电路

68：计数器用电容器

68A：可逆计数器

100：电压转换部

200：控制部

具体实施方式

以下参照附图来详细地说明本发明的优选实施方式。此外，在各附图中对相同或相当的部分标注相同的符号。

[第1实施方式]

图1是表示本发明第1实施方式的比较器方式DC-DC转换器的电路图。图1所示的比较器方式DC-DC转换器1由电压转换部100和控制部200构成。

电压转换部100构成同步整流电路，根据来自控制部200的切换控制信号Ssw，在输出端子3发生对施加给输入端子2的输入电压Vin进行电压转换后的输出电压Vout。电压转换部100具备：2个切换元件11、12；驱动电路13；电感器(inductor)14；以及电容器15。

切换元件11、12是N型MOSFET。切换元件11的漏极连接于输入端子2，源极连接于切换元件12的漏极。切换元件12的源极接地于GND5。切换元件11、12的栅极分别连接于驱动电路13。

驱动电路13根据来自控制部200的切换控制信号Ssw生成互补的驱动信号，将这些驱动信号分别供给至切换元件11、12的栅极。在本实施方式中，驱动电路13是包含用于提供给切换元件11的驱动信号的升压电路、以及用于避免切换元件11、12同时导通的无效时间(dead-time)生成电路等的同步整流用驱动电路。

在切换元件11的源极以及切换元件12的漏极上连接有电感器14的一端。电感器14的另一端连接于输出端子3。在电感器14的另一端以及输出端子3与GND5之间连接有用于输出电压平滑化的电容器15。

控制部200生成用于使电压转换部100的输出电压Vout稳定的切换控制信号。控制部200具备：第1比较器20、定时器部30、第2比较器40、SR-FF50以及计数器部60。

第1比较器20的正输入端子连接于电压转换部100的输出端子3，并对负输入端子输入基准电压(基准电位)Vref。第1比较器20的输出端子连接于定时器部30以及SR-FF50的置位端子。

定时器部30具有：恒流生成电路31、定时器用电容器32以及晶体管33。恒流生成电路31连接于输入端子2与定时器用电容器32之间，且将恒定值的充电电流供给至定时器用电容器32。恒流生成电路31可根据来自计数器部60的频率控制信号Sf来变更该充电电流的值。

定时器用电容器32连接于恒流生成电路31与GND5之间。在定时器用电容器32的端子间并联连接有晶体管33。即，晶体管33的漏极连接于恒流生成电路31和定时器用电容器32的一端之间的节点，源极连接于GND5。对晶体管33的栅极输入来自第1比较器20的输出电压Von。

恒流生成电路31和定时器用电容器32的一端之间的节点连接于第2比较器40的正输入端子。对第2比较器40的负输入端子输入有输出电压Vout。第2比较器40的输出端子连接于SR-FF50的复位端子。

SR-FF50根据第1比较器20的输出电压Von来开始切换控制信号Ssw中的导通脉冲的生成，并且结束关断脉冲的生成，并根据第2比较器40的输出电压Voff来结束切换控制信号Ssw中的导通脉冲的生成，并且开始关断脉冲的生成。

如上所示，第1比较器20检测出电压转换部100的输出电压Vout小于基准电压Vref，并通过发生高电平的脉冲电压Von来对SR-FF50进行置位，并将该检测时刻决定为切换控制信号Ssw的导通脉冲的开始时刻。

此外，在本实施方式中，恒流生成电路31与输入端子2连接并接收输入电压Vin，但恒流生成电路31的电力供给源只要是与GND5具有预定的电位差、可供给恒流生成电路31所需的输出电流的电源即可，并不仅限定为输入端子2的输入电压Vin。

此外，定时器部30利用第1比较器20的高电平的脉冲电压Von来复位定时器用电容器32的端子间电压，之后，以恒流来对定时器用电容器32进行充电从而发挥定时器的功能。

此外，第2比较器40检测出定时器部30的定时器用电容器32的端子间电压为输出电压Vout以上，即检测出从导通脉冲的开始时刻起经过了预定时间的情况，并通过发生高电平的脉冲电压Voff来复位SR-FF50，将该检测时刻决定为切换控制信号Ssw的关断脉冲的结束时刻。

换言之，第1比较器20以及第2比较器40发挥作为决定切换控制信号Ssw中的导通脉冲的预定导通宽度的比较器部的功能。

计数器部60接收切换控制信号Ssw，并且接收基准时钟Cref。计数器部60对切换控制信号Ssw中的导通脉冲进行计数，并且对基准时钟进行计数，为了使切换控制信号Ssw的计数值与基准时钟的计数值相等，而生成用于调整导通脉冲的预定导通宽度的频率控制信号Sf。

接着，对定时器部30以及计数器部60详细地进行说明。图2是表示图1中的定时器部30的电路图，图3是表示图1中的计数器部60的电路图。

首先对定时器部30进行说明。在图2中详细表示了定时器部30中的恒流生成电路31。恒流生成电路31具有：输入电压分割电路34、电压跟随器35、电阻元件36、电流镜电路37以及gm放大器38。

输入电压分割电路34对由输入端子2输入的输入电压Vin予以分压。在本实施方式中，输入电压分割电路34由串联连接于输入端子2与GND5之间的电阻元件34a、34b构成。这些电阻元件34a、34b之间的分压被输入至电压跟随器35。

电压跟随器35由误差放大器35a及晶体管35b构成。在晶体管35b的源极与GND5之间连接有电阻元件36。此外在晶体管35b的漏极与输入端子2之间连接有电流镜电路37。

电流镜电路37由流过由电压跟随器35所决定的基准电流的晶体管37a；以及生成流至晶体管37a的基准电流的镜像电流的晶体管37b构成。晶体管37b将该镜像电流供给至定时器用电容器32。

对gm放大器38的一个输入端子输入来自计数器部60的频率控制信号Sf，对另一个输入端子输入基准电压Vref2。gm放大器38的输出端子连接于电流镜电路37的晶体管37a与电压跟随器35之间的节点。

gm放大器38发挥推挽(Push-Pull)型电流源的功能，例如，当频率控制信号Sf在基准电压Vref2以上时，从电流镜电路37的晶体管37a引入电流，当频率控制信号Sf小于基准电压Vref2时，对电压跟随器35供给电流。即，gm放大器38在Sf为Vref2以上时，增加定时器用电容器32的充电电流，当Sf小于Vref2时，减少定时器用电容器32的充电电流。

接着对计数器部60进行说明。如图3所示，计数器部60具有：2个计数器61、62；NOR电路63；NAND电路64；2个反相器65、66；电荷泵电路67；以及计数器用电容器68。

对第1计数器61的输入端子输入切换控制信号Ssw，对复位端子输入第2计数器62的输出电压。例如，第1计数器61是4位计数器。第1计数器61对切换控制信号Ssw的导通脉冲进行计数，当计数值为最大值「1111」时，输出高电平的脉冲电压，并且在「1111」的下一次计数时复位输出电压。此外，第1计数器61在第2计数器62的输出电压为高电平时，也复位输出电压。第1计数器61的输出端子经由反相器65与NOR电路63的一个输入端子连接。

对第2计数器62的输入端子输入基准时钟Cref，对复位端子输入第1计数器61的输出电压。例如，第2计数器62是4位计数器。第2计数器62对基准时钟的周期进行计数，当计数值为最大值「1111」时，输出高电平的脉冲电压，并且在「1111」的下一次计数时复位输出电压。此外，第2计数器62在第1计数器61的输出电压为高电平时，复位输出电压。第2计数器62的输出端子与NAND电路64的一个输入端子连接。

对NOR电路63的另一个输入端子输入来自第2计数器62的输出电压。NOR电路63的输出端子连接于电荷泵电路67。

经由反相器66对NAND电路64的另一个输入端子输入来自第1计数器61的输出电压。NAND电路64的输出端子连接于电荷泵电路67。

电荷泵电路67具有：由n型MOSFET构成的晶体管67a、由p型MOSFET构成的晶体管67b、以及两个恒流源67c、67d。晶体管67a的源极经由恒流源67c与GND5连接，晶体管67a的漏极与晶体管67b的漏极连接。经由恒流源67d对晶体管67b的源极输入有输入电压Vin。晶体管67a、67b的栅极分别输入有NOR电路63的输出电压、NAND电路64的输出电压。在晶体管67a、67b的漏极与GND5之间连接有计数器用电容器68。

此外，在本实施方式中，经由恒流源67d对晶体管67b的源极输入有输入电压Vin，只要是与GND5具有预定的电位差、且可供给恒流源67c、67d所需的输出电流的电源即可，而不仅限于输入端子2的输入电压Vin。

接着，参照图1至图5，对比较器方式DC-DC转换器1的动作进行说明。图4是表示图1所示比较器方式DC-DC转换器1中的各信号波形的时序图，图5是表示图3所示计数器部60中的各信号波形的时序图。

首先，当对输入端子2输入了输入电压Vin时，通过控制部200生成切换控制信号Ssw。根据该切换控制信号Ssw，电压转换部100在输出端子3发生进行稳定化后的输出电压Vout。此外，在稳定状态下设定Vin、导通时间等，以使切换频率与基准时钟Cref的频率相一致。

当输出电压Vout降低到基准电压Vref时(图4(a))，通过第1比较器20生成高电平的脉冲电压Von(图4(c))，通过SR-FF50，在切换控制信号Ssw中从开始时刻Ta开始发生导通脉冲Pon，并且在时刻Ta结束关断脉冲Poff的发生(图4(e))。于是，通过驱动电路13来生成互补的驱动信号，切换元件11呈导通状态，并且切换元件12呈关断状态。其结果，流向线圈14的线圈电流IL增加，输出电压Vout上升(图4(a)、(b))。

当通过第1比较器20来生成高电平的脉冲电压Von时，晶体管33暂时呈导通状态，将定时器用电容器32的端子间电压予以复位，然后，通过来自恒流生成电路31的恒流，缓缓地对定时器用电容器32进行充电。当定时器用电容器32的端子间电压达到输出电压Vout时，通过第2比较器40来生成高电平的脉冲电压Voff(图4(d))，通过SR-FF50，在切换控制信号Ssw中从时刻Tb开始发生关断脉冲Poff，并且在结束时刻Tb结束导通脉冲Pon的发生(图4(e))。于是，通过驱动电路13来使互补的驱动信号反转，切换元件11呈关断状态，并且切换元件12呈导通状态。其结果，输出电压Vout降低，并且线圈电流IL减少。通过反复以上动作，使输出电压Vout稳定化。

但是，例如当环境温度降低时，例如切换元件11、12或电感器14等的内部电阻值降低，内部损耗降低。此时，为了补偿输出电压Vout的上升，关断脉冲Poff的关断宽度变大，并使导通率(on duty)减少。另一方面，导通脉冲Pon的预定导通宽度由计数器部60进行调整。

具体而言，由于切换控制信号Ssw的切换频率低于基准时钟Cref的频率(图5(a)、(c))，所以第2计数器62比第1计数器61先结束计数，并输出高电平的脉冲电压。于是，NAND电路64生成低电平的脉冲电压Vup(图5(b))，电荷泵电路67中的晶体管67b暂时呈导通状态。另一方面，NOR电路63的输出电压Vdown一直保持着低电平的状态(图5(d))，电荷泵电路67中的晶体管67a一直保持着关断状态。结果是，暂时对计数器用电容器68进行充电，使计数器用电容器68的端子间电压、即频率控制信号Sf上升(图5(e))。

于是，由gm放大器38引入与频率控制信号Sf和基准电压Vref2的差分电压成比例的电流，并增加定时器用电容器32的充电电流。由此使定时器用电容器32的端子间电压Vt达到输出电压Vout的时间变短，导通脉冲Pon的结束时刻Tb提前。其结果是，导通脉冲Pon的导通宽度变窄，由于利用Vin及Vout来决定导通率(on duty)，所以关断脉冲Poff的关断宽度也变窄，切换频率上升。如上所示，计数器部60进行控制，以使切换频率接近基准时钟Cref的频率，因此降低切换频率的变动。

另一方面，例如当环境温度上升时，例如切换元件11、12或电感器14等的内部电阻值增加，内部损耗增加。此时，为了补偿输出电压Vout的降低，而使关断脉冲Poff的关断宽度变窄，导通率(on duty)增加。另一方面，通过计数器部60来调整导通脉冲Pon的预定导通宽度。

具体而言，由于切换控制信号Ssw的切换频率高于基准时钟Cref的频率，因此第1计数器61比第2计数器62先结束计数，并输出高电平的脉冲电压。于是，NOR电路63生成高电平的脉冲电压Vdown，电荷泵电路67中的晶体管67a暂时呈导通状态。另一方面，NAND电路64的输出电压Vup一直保持着高电平的状态，电荷泵电路67中的晶体管67b一直保持着关断状态。其结果，计数器用电容器68暂时进行放电，计数器用电容器68的端子间电压、即频率控制信号Sf降低。

于是，由gm放大器38输出与频率控制信号Sf和基准电压Vref2的差分电压成比例的电流，并减少定时器用电容器32的充电电流。由此，使定时器用电容器32的端子间电压Vt到达输出电压Vout的时间变长，导通脉冲Pon的结束时刻Tb延迟。其结果是，导通脉冲Pon的导通宽度变宽，由于利用Vin及Vout来决定导通率(on duty)，所以关断脉冲Poff的关断宽度也变宽，切换频率减少。如上所示，计数器部60进行控制，以使切换频率接近基准时钟Cref的频率，因此降低切换频率的变动。

如上所示，根据第1实施方式的比较器方式DC-DC转换器1，可不损失对负载电流急剧增加的响应特性，就能够降低切换频率的变动，其中，该切换频率的变动是由环境温度变动等所引起的转换损耗变动、输入输出电压变动、输出电流变动而产生的。其结果是，可降低输出电压的脉动(ripple)变动，并可防止PU等后级电路的错误动作。此外，不需要遍及宽频带的EMI对策，也能够容易且廉价地进行EMI对策。

此外，根据第1实施方式的比较器方式DC-DC转换器1，可由NOR电路、NAND电路以及反相器来构成计数器部60的逻辑运算电路，所以可进行高速动作。

此外，第1实施方式的比较器方式DC-DC转换器1的计数器部60对整个基准时钟Cref的预定期间(例如，基准时钟周期的数百至数千的计数期间)的脉冲进行计数。换言之，计数器部60对基准时钟Cref的平均频率进行检测。因此，如图6所示，即使在输入基准时钟Cref含有较大抖动(jitter)的情况下，根据第1实施方式的比较器方式DC-DC转换器1，切换控制信号Ssw也能够不受基准时钟Cref的抖动影响，降低切换频率的变动。

[第2实施方式]

接着，对本发明第2实施方式的比较器方式DC-DC转换器1A进行说明。比较器方式DC-DC转换器1A的结构与第1实施方式的不同之处在于：取代比较器方式DC-DC转换器1中的定时器部30以及计数器部60，而分别具有定时器部30A、计数器部60A。比较器方式DC-DC转换器1A的其它结构与比较器方式DC-DC转换器1相同。

图7是表示本发明第2实施方式的计数器部60A的电路图。图7所示的计数器部60A与第1实施方式不同之处在于其是数字电路。具体而言，计数器部60A的结构与第1实施方式的不同之处在于：取代NOR电路63、NAND电路64、电荷泵电路67以及计数器用电容器68而具有可逆计数器(Up/Down Counter)68A。计数器部60A的其它结构与计数器部60相同。

可逆计数器68A接收来自第1计数器61的脉冲电压和来自第2计数器61的脉冲电压，来增减计数值。可逆计数器68A将4位的数字频率控制信号Sf输出给定时器部30A。

图8是表示本发明第2实施方式的定时器部30A的电路图。图8所示的定时器部30A除了定时器部30以外还具有数字/模拟转换部(以下称为DAC。)39，这与第1实施方式不同。定时器部30A的其它结构与定时器部30相同。

DAC39将来自可逆计数器68A的4位数字频率控制信号Sf转换为模拟信号。DAC39的输出端子连接于gm放大器38的一个输入端子。

第2实施方式的比较器方式DC-DC转换器1A也能够取得与第1实施方式相同的优点。

[第3实施方式]

接着，对本发明第3实施方式的比较器方式DC-DC转换器1B进行说明。比较器方式DC-DC转换器1B的结构与第2实施方式的不同之处在于：取代比较器方式DC-DC转换器1A中的定时器部30A而具有定时器部30B。比较器方式DC-DC转换器1B的其它结构与比较器方式DC-DC转换器1A相同。

图9是表示本发明第3实施方式的定时器部30B的电路图。图9所示定时器部30B的结构与第2实施方式的不同之处在于：取代定时器部30A中的电阻36、gm放大器38以及DAC39，而具备可变电阻部36A。定时器部30B的其它结构与定时器部30A相同。

可变电阻部36A由电阻元件及切换元件构成，根据来自可逆计数器68A的4位的数字频率控制信号Sf来控制切换元件，由此变更电阻值，并可控制电压跟随器以及电流镜电路的电流。

第3实施方式的比较器方式DC-DC转换器1B也能够获得与第1实施方式相同的优点。

此外，根据第3实施方式的比较器方式DC-DC转换器1B，即使是轻负载模式时，也能够通过停止可逆计数器68A，来容易地防止导通脉冲的导通宽度变得极短。

此外，本发明可进行各种变形，而非仅限定在上述的实施方式中。

在本实施方式中，定时器部30控制导通时间宽度Pon，不过也可以控制关断时间宽度Poff。此时，在驱动电路13中，当切换控制信号Ssw为高电平时，生成切换元件11呈关断状态、并且切换元件12呈导通状态的互补的驱动信号。

此外，变更切换控制信号Ssw中的导通脉冲Pon的导通宽度的方法可考虑各种方式，而并不仅限于本实施方式。例如，可通过变更电压跟随器35中的晶体管35b的参数来变更定时器用电容器32的充电电流，可通过变更电流镜电路37中的晶体管37a、37b的参数来变更定时器用电容器32的充电电流，或可通过变更输入电压分割电路34中的分割比来变更定时器用电容器32的充电电流。

此外，在本实施方式中，计数器部60中的基准时钟Cref的频率与切换控制信号Ssw的频率相同，不过基准时钟Cref的频率与切换控制信号Ssw的频率之比也可以是N∶M(M及N为自然数)。此时，计数器部60调整切换控制信号中的导通脉冲的预定导通宽度，以使切换控制信号Ssw的计数值与基准时钟Cref的计数值之比为M∶N。尤其，如图10所示，优选基准时钟Cref的频率低于切换控制信号Ssw的频率。由此可降低消耗电流。

此外，比较器部对电压转换部100的输出电压与基准电压进行比较，并决定控制信号中的导通脉冲的预定导通宽度或关断脉冲的关断宽度。

此外，在本实施方式中，第1计数器61仅对切换控制信号Ssw中的导通脉冲进行计数，不过也可对切换控制信号Ssw中的导通脉冲以及关断脉冲的至少任一方进行计数。

此外，在本实施方式中，对第2比较器的负输入端子输入有输出电压Vout，不过也可以对第2比较器的负输入端子输入某基准电压。

此外，在本实施方式中，电压转换部100是使用了两个切换元件11、12的同步整流电路，不过也可以使用二极管来取代切换元件12。

此外，在本实施方式中，使用n型MOSFET来作为电压转换部100中的切换元件11，不过也可以使用p型MOSFET。此外，本实施方式中的切换元件或晶体管可应用FET或双极晶体管等各种晶体管。

Claims

1.一种比较器方式DC-DC转换器，其具备：

电压转换部，其具有切换元件，并根据控制信号来控制该切换元件，由此生成对输入电压进行了电压转换的输出电压；以及

控制部，其生成用于使所述电压转换部的所述输出电压稳定化的所述控制信号，

所述控制部具有：

比较器部，其对所述电压转换部的所述输出电压与基准电压进行比较，并决定所述控制信号中的导通脉冲的预定导通宽度或关断脉冲的关断宽度；以及

计数器部，其在M及N为自然数时，对所述控制信号内的所述导通脉冲以及关断脉冲中的至少某一方进行计数，并且对基准时钟进行计数，并调整所述预定导通宽度，以使所述控制信号的计数值与所述基准时钟的计数值之比为M∶N。

2.根据权利要求1所述的比较器方式DC-DC转换器，其中，所述比较器部具有：

第1比较器，其检测所述电压转换部的所述输出电压小于基准电压的情况，并将该检测时刻决定为所述导通脉冲的开始时刻；以及

第2比较器，其检测从所述导通脉冲的开始时刻起经过了预定时间的情况，并将该检测时刻决定为所述导通脉冲的结束时刻，

所述计数器部通过调整所述预定时间来调整所述预定的导通宽度。

3.根据权利要求2所述的比较器方式DC-DC转换器，其中，

所述控制部还具有：定时器部，其包括与恒流源连接的定时器用电容器，并从所述导通脉冲的开始时刻起开始该定时器用电容器的充电，

所述第2比较器通过检测所述定时器部中的所述定时器用电容器的电压为预定电压以上的情况，而检测从所述导通脉冲的开始时刻起经过了预定时间的情况，

所述计数器部通过调整所述定时器部中的所述定时器用电容器的充电电流，来调整所述预定时间。

4.根据权利要求3所述的比较器方式DC-DC转换器，其中，

所述计数器部具有：

第1计数器，其对所述控制信号内的所述导通脉冲以及所述关断脉冲中的至少某一方进行计数，当该计数值成为预定值时，生成脉冲信号；

第2计数器，其对所述基准时钟进行计数，当该计数值成为预定值时，生成脉冲信号；

NAND电路，其接收来自所述第1计数器的脉冲信号以及来自所述第2计数器的脉冲信号；

NOR电路，其接收来自所述第1计数器的脉冲信号以及来自所述第2计数器的脉冲信号；

电荷泵电路，其根据来自所述NAND电路的输出信号来供给充电电流，并根据来自所述NOR电路的输出信号来引入放电电流；以及

计数器用电容器，其与所述电荷泵电路连接，

所述计数器部根据所述计数器用电容器的端子间电压，来调整所述定时器用电容器的充电电流。

5.根据权利要求3所述的比较器方式DC-DC转换器，其中，

所述计数器部具有：

第2计数器，其对所述基准时钟进行计数，当该计数值成为预定值时，生成脉冲信号；以及

可逆计数器，其与所述第1计数器的输出端子以及所述第2计数器的输出端子连接，

所述计数器部根据所述可逆计数器的输出信号，来调整所述定时器用电容器的充电电流。