CN102916656B - 放大器电路与调制信号产生电路 - Google Patents

放大器电路与调制信号产生电路 Download PDF

Info

Publication number
CN102916656B
CN102916656B CN201110372897.7A CN201110372897A CN102916656B CN 102916656 B CN102916656 B CN 102916656B CN 201110372897 A CN201110372897 A CN 201110372897A CN 102916656 B CN102916656 B CN 102916656B
Authority
CN
China
Prior art keywords
pair
signal
order
clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110372897.7A
Other languages
English (en)
Other versions
CN102916656A (zh
Inventor
陈巍仁
林君保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princeton Technology Corp
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Publication of CN102916656A publication Critical patent/CN102916656A/zh
Application granted granted Critical
Publication of CN102916656B publication Critical patent/CN102916656B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/114—Indexing scheme relating to amplifiers the amplifier comprising means for electro-magnetic interference [EMI] protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一种放大器电路包括调制信号产生电路、驱动级电路以及输出级电路。调制信号产生电路用以根据一对差动输入信号与一对时钟信号产生一对调制信号，其中该对时钟信号包括一第一时钟与一第二时钟，第一时钟与第二时钟具有一相位差。驱动级电路用以分别根据该对调制信号产生一对驱动信号。输出级电路用以分别根据该对驱动信号产生一对放大输出信号。

Description

放大器电路与调制信号产生电路
技术领域
本发明是关于一种放大器电路，特别关于一种高稳定低失真的二阶放大器电路。
背景技术
近年来，可携式电子装置(例如手机、个人数字助理(PDA)、平板计算机等)的技术快速地发展，使得可携式电子装置的相关产品越来越多元化，其中，多媒体影音服务更已成为各产品中关键且不可或缺的主要功能之一。因此，一个省电且高效率音频功率放大器是必然需要的。由于D类放大器的电路面积小，并且可达到90％以上的放大效率，很适合应用于小型的电子产品，因此近年来D类放大器开始渐渐取代AB类功率放大器，而成为音频功率放大器的主流。
D类放大器又可称数字式功率放大器，其可将输入的模拟信号经调制且放大后，产生数字式的放大输出。图1系显示一基本的D类放大器电路图，其中输入信号Vin经由脉冲宽度调制器(Pulse Width Modulation)调制成数字信号后，由功率晶体管(Q1，Q2)放大输出，再经由低通滤波器取出原输入端的音频信号送至喇叭输出。
由于功率晶体管的输入为数字信号，功率晶体管Q1与Q2工作于饱和与截止两个状态，因此功率晶体管Q1与Q2本身所消耗功率将非常小，提高整个放大器的效率，且可更进一步使散热装置大幅减小，因此在元件的设计上可以大幅缩小D类放大器的体积。此外，一般而言，AB类功率放大器的放大效率仅约50％。然而，D类放大器可达到90％以上，甚至接近100％的放大效率。因此，D类放大器开始被广泛应用于音频功率放大的领域中。
由于在使用的过程中，可携式电子装置通常会非常贴近使用者的身体，因此由可携式电子装置所产生的电磁干扰(Electromagnetic Disturbance，EMI)必须符合法定标准，甚至越小越佳。
因此，极需要一种高稳定低失真的二阶放大器电路，可同时达到降低电磁干扰并减少放大信号的失真。
发明内容
根据本发明的一实施例，一种放大器电路包括调制信号产生电路、驱动级电路以及输出级电路。调制信号产生电路用以根据一对差动输入信号与一对时钟信号产生一对调制信号，其中该对时钟信号包括一第一时钟与一第二时钟，第一时钟与第二时钟具有一相位差。驱动级电路用以分别根据该对调制信号产生一对驱动信号。输出级电路用以分别根据该对驱动信号产生一对放大输出信号。
根据本发明的另一实施例，一种调制信号产生电路包括二阶积分器电路、比较器电路以及逻辑电路。二阶积分器电路用以根据一对差动输入信号与一对时钟信号产生多对积分信号，其中该对时钟信号包括一第一时钟与一第二时钟，第一时钟与第二时钟具有一相位差。比较器电路用以比较多对积分信号以产生一对比较信号。逻辑电路用以根据该对比较信号的逻辑运算结果产生一对调制信号。
根据本发明的另一实施例，一种调制信号产生电路包括第一阶积分器电路、第二阶积分器电路、比较器电路以及逻辑电路。第一阶积分器电路用以根据一对差动输入信号产生第一对积分信号。第二阶积分器电路用以根据第一对积分信号与一对时钟信号产生第二对积分信号与第三对积分信号。比较器电路用以比较第二对积分信号与第三对积分信号，以产生一对比较信号。逻辑电路用以根据该对比较信号的逻辑运算结果产生一对调制信号。
附图说明
图1是显示一基本的D类放大器电路图。
图2是显示根据本发明的一实施例所述的放大器电路。
图3是显示根据本发明的一实施例所述的时钟信号波形图。
图4是显示根据本发明的一实施例所述的放大器电路的详细电路图。
图5a与图5b是显示或非(NOR)逻辑门与与(AND)逻辑门的等效逻辑门。
图6a是显示根据本发明的一实施例所述的第二对积分信的波形图。
图6b是显示根据本发明的一实施例所述的第三对积分信号的波形图。
图7a是显示根据本发明的一实施例所述的第一比较信号的波形图。
图7b是显示根据本发明的一实施例所述的第二比较信号的波形图。
图8a是显示根据本发明的一实施例所述的第一调制信号的波形图。
图8b是显示根据本发明的一实施例所述的第二调制信号的波形图。
图9a是显示根据本发明的另一实施例所述的第二对积分信的波形图。
图9b是显示根据本发明的另一实施例所述的第三对积分信号的波形图。
图10a是显示根据本发明的另一实施例所述的第一比较信号的波形图。
图10b是显示根据本发明的另一实施例所述的第二比较信号的波形图。
图11a是显示根据本发明的另一实施例所述的第一调制信号的波形图。
图11b是显示根据本发明的另一实施例所述的第二调制信号的波形图。
图12a是显示根据本发明的又另一实施例所述的第二对积分信的波形图。
图12b是显示根据本发明的又另一实施例所述的第三对积分信号的波形图。
图13a是显示根据本发明的又另一实施例所述的第一比较信号的波形图。
图13b是显示根据本发明的又另一实施例所述的第二比较信号的波形图。
图14a是显示根据本发明的又另一实施例所述的第一调制信号的波形图。
图14b是显示根据本发明的又另一实施例所述的第二调制信号的波形图。
图15a是显示根据本发明的一实施例所述的根据一对时钟信号所产生的积分信号波形图。
图15b是显示根据本发明的另一实施例所述的根据一时钟信号与一参考电压所产生的积分信号波形图。
图16是显示根据本发明的另一实施例所述的放大器电路的详细电路图。
图17是显示根据本发明的又另一实施例所述的放大器电路的详细电路图。
图18是显示根据本发明的又另一实施例所述的放大器电路的详细电路图。
图19是显示根据本发明的又另一实施例所述的放大器电路的详细电路图。
[主要元件标号说明]
200、400、1600、1700、1800、1900～放大器电路；
202、402～调制信号产生电路；    204、404～驱动级电路；
206、406～输出级电路；
222、422、1622、1722、1822、1922～二阶积分器电路；
224、424～比较器电路；          226、426～逻辑电路；
430、432、434～错误放大器；     436、438～比较器；
440、441～逻辑门；              442、444～栅极驱动器；
C1、C2、C3、C4、C5、C6～电容；
CLK1、CLK1’、CLK2、CLK2’、SCmp1、SCmp2、SDri1、SDri2、SInp、SInn、SMod1、SMod2、SOut1、SOut2、SVe、SVf、SVg、SVg～信号；
R2、R4、R5、R6、R7、R8～电阻；  Va、Vb、Ve、Vf、Vg、Vh～输出端；
Vdd、VRef～电压。
具体实施方式
为使本发明的制造、操作方法、目标和优点能更明显易懂，下文特举几个较佳实施例，并配合所附图式，作详细说明如下：
实施例：
图2是显示根据本发明的一实施例所述的放大器电路。本发明所提出的放大器电路可以是一二阶BD类放大器，兼具B类放大器与D类放大器的特性，并且可有效降低输出信号的电磁干扰(EMI)以及减少输出信号的失真。如图所示，放大器电路200包括调制信号产生电路202、驱动级电路204与输出级电路206。调制信号产生电路202用以根据一对差动输入信号SInp与SInn与一对时钟信号CLK1/CLK1’与CLK2/CLK2’产生一对调制信号SMod1与SMod2。驱动级电路204用以分别根据调制信号SMod1与SMod2产生一对驱动信号SDri1与SDri2。输出级电路206用以分别根据驱动信号SDri1与SDri2产生一对放大输出信号SOut1与SOut2。
根据本发明的一实施例，时钟信号CLK1与时钟信号CLK2具有一相位差td。图3是显示根据本发明的一实施例所述的时钟信号波形图。时钟信号CLK1’为时钟信号CLK1的反相，时钟信号CLK2’为时钟信号CLK2的反相，而时钟信号CLK1与时钟信号CLK2具有一相位差td，时钟信号CLK1’与时钟信号CLK2’同样具有一相位差td。根据本发明的一实施例，相位差td可选择为任意数值，但至少大于放大器电路200的一整体传播延迟(PropagationDelay)与输出级电路204的一死区时间(deadtime)的一总合，其中整体传播延迟是由放大器电路200中各电子元件的电子特性所决定，而死区时间则是由输出级电路204内的功率晶体管(可参考至图4)的导通/关闭时间所决定。
参考回图2，根据本发明的一实施例，调制信号产生电路202包括二阶积分器电路222、比较器电路224与逻辑电路226。二阶积分器电路222用以根据差动输入信号SInp与SInn以及时钟信号CLK1/CLK1’与CLK2/CLK2’产生多对积分信号。比较器电路224用以比较该多对积分信号以产生一对比较信号SCmp1与SCmp2。逻辑电路226用以根据比较信号SCmp1与SCmp2的逻辑运算结果产生调制信号SMod1与SMod2。
图4是显示根据本发明的一实施例所述的放大器电路的详细电路图。放大器电路400包括调制信号产生电路402、驱动级电路404与输出级电路406。调制信号产生电路402用以根据一对差动输入信号SInp与SInn与一对时钟信号CLK1/CLK1’与CLK2/CLK2’产生一对调制信号SMod1与SMod2。驱动级电路404用以分别根据调制信号SMod1与SMod2产生一对驱动信号SDri1与SDri2。输出级电路406用以分别根据驱动信号SDri1与SDri2产生一对放大输出信号SOut1与SOut2。
如图所示，调制信号产生电路402包括二阶积分器电路422、比较器电路424与逻辑电路426。输出级电路406包括多个功率晶体管。驱动级电路404包括栅极驱动器442与444，分别耦接至各功率晶体管的栅极，用以根据驱动信号SDri1与SDri2驱动各功率晶体管。
根据本发明的一实施例，二阶积分器电路422包括至少一对反馈电阻R2与R4，分别耦接于放大器电路400的一对输出端与一对输入端之间，用以将放大输出信号SOut1与SOut2反馈至放大器电路400的输入端。二阶积分器电路422还包括全差动错误放大器430、432与434。全差动错误放大器430、432与434分别与反馈电阻R2与R4以及电容C1与C2、C3与C4以及C5与C6形成两阶的积分器电路，其中第一阶积分器电路包括由全差动错误放大器430与对应的电容与电阻所形成的第一积分器427，而第二阶积分器电路包括由全差动错误放大器432与434以及对应的电容与电阻所分别形成的第二积分器428与第三积分器429。
根据本发明的一实施例，第一积分器耦接至放大器电路400的输入端，用以根据差动输入信号SInp与SInn与反馈的放大输出信号SOut1与SOut2于一对差动输出端Va与Vb产生第一对积分信号。第二积分器耦接至差动输出端Va与Vb以及用以接收时钟信号CLK1/CLK1’的时钟输入端，用以根据第一对积分信号与时钟信号CLK1/CLK1’于差动输出端Ve与Vf产生第二对积分信号。第三积分器同样耦接至第一积分器的差动输出端Va与Vb以及用以接收时钟信号CLK2/CLK2’的时钟输入端，用以根据第一对积分信号与时钟信号CLK2/CLK2’于差动输出端Vg与Vh产生第三对积分信号。
比较器电路424包括比较器436与438，其中比较器436耦接至第二积分器的差动输出端Ve与Vf，用以比较第二对积分信号以产生比较信号SCmp1，比较器438耦接至第三积分器的差动输出端Vg与Vh，用以比较第三对积分信号以产生比较信号SCmp2。逻辑电路426包括或非(NOR)逻辑门440与与(AND)逻辑门441，分别用以根据比较信号SCmp1与SCmp2进行逻辑运算，以产生对应的调制信号SMod1与SMod2。值得注意的是，本发明并不限于使用或非(NOR)逻辑门与与(AND)逻辑门。图5a与图5b是显示或非(NOR)逻辑门与与(AND)逻辑门的等效逻辑门，其中在本发明的其它实施例中，如图4所示的或非(NOR)逻辑门440与与(AND)逻辑门441也可替换成如图5a与图5b所示的其它逻辑门，因此本发明所提出的逻辑电路并不限定于使用如图4所示的或非(NOR)逻辑门440与与(AND)逻辑门441。
图6a是显示根据本发明的一实施例所述的于差动输出端Ve与Vf所产生的第二对积分信号SVe与SVf的波形图。图6b是显示根据本发明的一实施例所述的于差动输出端Vg与Vh所产生的第三对积分信号SVg与SVh的波形图。第二对积分信号SVe与SVf分别为差动输出端Ve与Vf所输出的积分信号，而第三对积分信号SVg与SVh分别为差动输出端Vg与Vh所输出的积分信号。比较器436与438分别比较积分信号SVe与SVf以及积分信号SVg与SVh的信号电平，产生如图7a所示的比较信号SCmp1以及如图7b所示的比较信号SCmp2。逻辑电路将比较信号SCmp1与SCmp2经过或非(NOR)与与(AND)的逻辑运算后，则可得到如图8a所示的调制信号SMod1以及如图8b所示的调制信号SMod2。
根据本发明的一实施例，图6-8是显示出无交流信号输入时各电路的输出信号波形图，其中无交流信号输入是代表于差动输出端Va与Vb的两输出信号之间的差异值为0。由图8a与图8b可看出，当无交流信号输入时，调制信号SMod1与SMod2皆具有宽度非常窄的脉冲。
图9a是显示根据本发明的另一实施例所述的第二对积分信号SVe与SVf的波形图。图9b是显示根据本发明的另一实施例所述的第三对积分信号SVg与SVh的波形图。在此实施例中，有交流信号输入，并且于差动输出端Va的输出信号大于差动输出端Vb的输出信号(亦即，差动输出端Va与Vb的两输出信号之间的差异值大于0)。图10a则显示根据图9a所示的积分信号SVe与SVf所产生的比较信号SCmp1的波形图。图10b则显示根据图9a所示的积分信号SVg与SVh所产生的比较信号SCmp2的波形图。最后，经逻辑电路将比较信号SCmp1与SCmp2执行或非(NOR)与与(AND)的逻辑运算后，则可得到如图11a所示的调制信号SMod1以及如图11b所示的调制信号SMod2。由图11a与图11b可看出，当差动输出端Va与Vb的两输出信号之间的差异值大于0时，调制信号SMod1的输出为0。
图12a是显示根据本发明的又另一实施例所述的第二对积分信号SVe与SVf的波形图。图12b是显示根据本发明的又另一实施例所述的第三对积分信号SVg与SVh的波形图。在此实施例中，有交流信号输入，并且于差动输出端Va的输出信号小于差动输出端Vb的输出信号(亦即，差动输出端Va与Vb的两输出信号之间的差异值小于0)。图13a则显示根据图12a所示的积分信号SVe与SVf所产生的比较信号SCmp1的波形图。图13b则显示根据图12a所示的积分信号SVg与SVh所产生的比较信号SCmp2的波形图。最后，经逻辑电路将比较信号SCmp1与SCmp2执行或非(NOR)与与(AND)的逻辑运算后，则可得到如图14a所示的调制信号SMod1以及如图14b所示的调制信号SMod2。由图14a与图14b可看出，当差动输出端Va与Vb的两输出信号之间的差异值小于0时，调制信号SMod2的输出为0。
由图8a与图8b、图11a与图11b以及图14a与图14b可看出，不同于传统的D类放大器所输出的脉冲宽度调制(PWM)信号，本发明所提出的放大器电路所输出的调制信号SMod1与SMod2在无交流信号输入时可具有较窄的脉冲宽度，而在有交流信号输入时，调制信号SMod1与SMod2的其中一者的输出为0。如此一来，在不改变调制信号的信号电平(强度)的情况下，因调制信号的脉冲宽度变窄，甚至可能输出为0，放大输出信号的电磁干扰可有效被降低。
此外，如图1所示，传统的D类放大器中的脉冲宽度调制器需要额外的三角波产生电路用以提供定频的三角波，三角波产生电路通常不易设计。然而，由图6a与图6b、图9a与图9b以及图12a与图12b可看出，三角波已在调制信号产生电路的调制过程中产生，并载于积分信号SVe、SVf、SVg与SVg上。因此，在本发明所提出的放大器电路中，不需要额外的三角波产生电路，仅需要输入时钟信号CLK1/CLK2即可产生调制信号。
在以上所介绍的实施例中，第二阶积分器电路(包含第二积分器与第三积分器)根据一对时钟信号CLK1/CLK1’与CLK2/CLK2’产生积分信号SVe、SVf、SVg与SVg。根据本发明的另一实施例，第二阶积分器电路也可将其中一个时钟信号以一参考电压取代，而得到类似的调制结果。图15a是显示根据本发明的一实施例所述的根据一对时钟信号所产生的积分信号波形图，图15b是显示根据本发明的另一实施例所述的根据一时钟信号与一参考电压所产生的积分信号波形图，其中参考电压可设计为放大器电路的操作电压Vdd的一半(即，Vdd/2)。比较图15a与图15b所示的积分信号波形，可以发现两者的差异仅在于振幅大小，其中根据参考电压所产生的积分信号的振幅较小。
值得注意的是，根据本发明的精神，在使用参考电压VRef取代其中一个时钟信号的实施例中，只要将第二积分器与第三积分器设计为于一输入端接收参考电压VRef，另一输入端接收时钟信号CLK1、CLK1’、CLK2与CLK2’的其中二者，并且确保第二积分器与第三积分器所接收的时钟信号具有相位差td，就可以得到类似的调制结果，其中相位差td可选择为任意数值，但至少如上述大于放大器电路的一整体传播延迟(Propagation Delay)与输出级电路的一死区时间(deadtime)的一总合。因此以下图16-19是显示本发明的部分实施例，并非用以限定本发明的范围。
图16是显示根据本发明的另一实施例所述的放大器电路的详细电路图。图16所示的放大器电路1600的大部分元件与图4所示的放大器电路400相同，因此相关介绍可参考至图4，并不再赘述。在此实施例中，二阶积分器电路1622接收时钟信号CLK1、CLK2与参考电压VRef，其中第二积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK1产生积分信号SVe与SVf，第三积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK2产生积分信号SVg与SVh。比较器436与438分别比较积分信号SVe与SVf以及积分信号SVg与SVh的信号电平，产生比较信号SCmp1与SCmp2。逻辑电路将比较信号SCmp1与SCmp2经过逻辑运算后，输出调制信号SMod1与SMod2。
图17是显示根据本发明的另一实施例所述的放大器电路的详细电路图。图17所示的放大器电路1700的大部分元件与图4所示的放大器电路400相同，因此相关介绍可参考至图4，并不再赘述。在此实施例中，二阶积分器电路1722接收时钟信号CLK1、CLK2与参考电压VRef，其中第二积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK2产生积分信号SVe与SVf，第三积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK1产生积分信号SVg与SVh。比较器436与438分别比较积分信号SVe与SVf以及积分信号SVg与SVh的信号电平，产生比较信号SCmp1与SCmp2。逻辑电路将比较信号SCmp1与SCmp2经过逻辑运算后，输出调制信号SMod1与SMod2。
图18是显示根据本发明的另一实施例所述的放大器电路的详细电路图。图18所示的放大器电路1800的大部分元件与图4所示的放大器电路400相同，因此相关介绍可参考至图4，并不再赘述。在此实施例中，二阶积分器电路1822接收时钟信号CLK1、CLK2与参考电压VRef，其中第二积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK1产生积分信号SVe与SVf，第三积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK2’产生积分信号SVg与SVh。比较器436与438分别比较积分信号SVe与SVf以及积分信号SVg与SVh的信号电平，产生比较信号SCmp1与SCmp2。逻辑电路将比较信号SCmp1与SCmp2经过逻辑运算后，输出调制信号SMod1与SMod2。
图19是显示根据本发明的另一实施例所述的放大器电路的详细电路图。图19所示的放大器电路1900的大部分元件与图4所示的放大器电路400相同，因此相关介绍可参考至图4，并不再赘述。在此实施例中，二阶积分器电路1922接收时钟信号CLK1、CLK2与参考电压VRef，其中第二积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK1’产生积分信号SVe与SVf，第三积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK2产生积分信号SVg与SVh。比较器436与438分别比较积分信号SVe与SVf以及积分信号SVg与SVh的信号电平，产生比较信号SCmp1与SCmp2。逻辑电路将比较信号SCmp1与SCmp2经过逻辑运算后，输出调制信号SMod1与SMod2。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (11)

1.一种放大器电路，包括：
一调制信号产生电路，用以根据一对差动输入信号与一对时钟信号产生一对调制信号，其中该对时钟信号包括一第一时钟与一第二时钟，该第一时钟与该第二时钟具有一相位差；
一驱动级电路，用以分别根据该对调制信号产生一对驱动信号；以及
一输出级电路，用以分别根据该对驱动信号产生一对放大输出信号,
其中该调制信号产生电路包括：
一二阶积分器电路，用以根据该对差动输入信号与该对时钟信号产生多对积分信号；
一比较器电路，用以比较该多对积分信号以产生一对比较信号；以及
一逻辑电路，用以根据该对比较信号的逻辑运算结果产生该对调制信号；
其中该逻辑电路具有一或非逻辑门以及一与逻辑门；
其中该或非逻辑门，用以根据该对比较信号进行逻辑或非运算，以产生一第一调制信号；以及
其中该与逻辑门，用以根据该对比较信号进行逻辑与运算，以产生一第二调制信号。
2.根据权利要求1所述的放大器电路，其中该相位差大于该放大器电路的一整体传播延迟与该输出级电路的一死区时间的一总合。
3.根据权利要求1所述的放大器电路，其中该二阶积分器电路包括：
一对反馈电阻，耦接于用以输出该对放大输出信号的一对输出端与用以接收该对差动输入信号的一对输入端之间，用以反馈该对放大输出信号至该对输入端；
一第一积分器，耦接至该对输入端，用以根据该对差动输入信号与反馈的该对放大输出信号产生一第一对积分信号；
一第二积分器，耦接至该第一积分器，用以根据该第一对积分信号与该第一时钟产生一第二对积分信号；以及
一第三积分器，耦接至该第一积分器，用以根据该第一对积分信号与该第二时钟产生一第三对积分信号；
其中该比较器电路具有一第一比较器与一第二比较器；
其中该第一比较器，用以比较该第二对积分信号以产生一第一比较信号；以及
其中该第二比较器，用以比较该第三对积分信号以产生一第二比较信号。
4.根据权利要求1所述的放大器电路，其中该二阶积分器电路包括：
一对反馈电阻，耦接于用以输出该对放大输出信号的一对输出端与用以接收该对差动输入信号的一对输入端之间，用以反馈该对放大输出信号至该对输入端；
一第一积分器，耦接至该对输入端，用以根据该对差动输入信号与反馈的该对放大输出信号产生一第一对积分信号；
一第二积分器，耦接至该第一积分器，用以根据该第一对积分信号、一参考电压与该第一时钟产生一第二对积分信号；以及
一第三积分器，耦接至该第一积分器，用以根据该第一对积分信号、该参考电压与该第二时钟产生一第三对积分信号；
其中该比较器电路具有一第一比较器以及一第二比较器；
其中该第一比较器，用以比较该第二对积分信号以产生一第一比较信号；
其中该第二比较器，用以比较该第三对积分信号以产生一第二比较信号。
5.一种调制信号产生电路，包括：
一二阶积分器电路，用以根据一对差动输入信号与一对时钟信号产生多对积分信号，其中该对时钟信号包括一第一时钟与一第二时钟，该第一时钟与该第二时钟具有一相位差；
一比较器电路，用以比较该多对积分信号以产生一对比较信号；以及
一逻辑电路，用以根据该对比较信号的逻辑运算结果产生一对调制信号。
6.根据权利要求5所述的调制信号产生电路，其中该二阶积分器电路包括：
一第一积分器，耦接至用以接收该对差动输入信号的一对输入端；
一第二积分器，耦接至该第一积分器的一对差动输出端与用以接收该第一时钟信号的一第一时钟输入端；以及
一第三积分器，耦接至该第一积分器的该对差动输出端与用以接收该第二时钟信号的一第二时钟输入端；
其中该比较器电路具有一第一比较器以及一第二比较器，其中该第一比较器，耦接至该第二积分器的一对差动输出端，其中该第二比较器，耦接至该第三积分器的一对差动输出端；
其中该逻辑电路具有一或非逻辑门与一与逻辑门，其中该或非逻辑门，耦接至该第一比较器的一输出端与该第二比较器的一输出端，以及其中与逻辑门，耦接至该第一比较器该输出端与该第二比较器该输出端。
7.根据权利要求6所述的调制信号产生电路，其中该第一积分器根据该对差动输入信号与一对反馈信号产生一第一对积分信号，该第二积分器根据该第一对积分信号与该第一时钟产生一第二对积分信号，并且该第三积分器根据该第一对积分信号与该第二时钟产生一第三对积分信号；
其中该第二积分器还耦接至一参考电压，用以根据该第一对积分信号、该参考电压与该第一时钟产生该第二对积分信号，并且该第三积分器还耦接至该参考电压，用以根据该第一对积分信号、该参考电压与该第二时钟产生该第三对积分信号。
8.一种调制信号产生电路，包括：
一第一阶积分器电路，用以根据一对差动输入信号产生一第一对积分信号；
一第二阶积分器电路，用以根据该第一对积分信号与一对时钟信号产生一第二对积分信号与一第三对积分信号；
一比较器电路，用以比较该第二对积分信号与该第三对积分信号，以产生一对比较信号；以及
一逻辑电路，用以根据该对比较信号的逻辑运算结果产生一对调制信号。
9.根据权利要求8所述的调制信号产生电路，其中该对时钟信号包括一第一时钟与一第二时钟，该第一时钟与该第二时钟具有一相位差；
其中该第一阶积分器电路包括：
一第一积分器，耦接至用以接收该对差动输入信号一对输入端，
并且该第二阶积分器电路包括：
一第二积分器，耦接至该第一积分器的一对差动输出端与用以接收该第一时钟信号的一第一时钟输入端；以及
一第三积分器，耦接至该第一积分器的该对差动输出端与用以接收该第二时钟信号的一第二时钟输入端。
10.根据权利要求9所述的调制信号产生电路，其中该比较器电路包括：
一第一比较器，耦接至该第二积分器的一对差动输出端；以及
一第二比较器，耦接至该第三积分器的一对差动输出端；
其中该逻辑电路包括：
一或非逻辑门，耦接至该第一比较器的一输出端与该第二比较器的一输出端；以及
一与逻辑门，耦接至该第一比较器的该输出端与该第二比较器的该输出端。
11.根据权利要求9所述的调制信号产生电路，其中该第一积分器根据该对差动输入信号与一对反馈信号产生该第一对积分信号，该第二积分器根据该第一对积分信号与该第一时钟产生该第二对积分信号，并且该第三积分器根据该第一对积分信号与该第二时钟产生该第三对积分信号；
其中该第二积分器还耦接至一参考电压，用以根据该第一对积分信号、该参考电压与该第一时钟产生该第二对积分信号，并且该第三积分器还耦接至该参考电压，用以根据该第一对积分信号、该参考电压与该第二时钟产生该第三对积分信号。
CN201110372897.7A 2011-08-01 2011-11-22 放大器电路与调制信号产生电路 Expired - Fee Related CN102916656B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100127174 2011-08-01
TW100127174A TWI459717B (zh) 2011-08-01 2011-08-01 放大器電路與調變信號產生電路

Publications (2)

Publication Number Publication Date
CN102916656A CN102916656A (zh) 2013-02-06
CN102916656B true CN102916656B (zh) 2015-05-06

Family

ID=47614911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110372897.7A Expired - Fee Related CN102916656B (zh) 2011-08-01 2011-11-22 放大器电路与调制信号产生电路

Country Status (3)

Country Link
US (1) US8729965B2 (zh)
CN (1) CN102916656B (zh)
TW (1) TWI459717B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301257A (zh) * 2015-05-12 2017-01-04 晶豪科技股份有限公司 音频放大器的调制选择电路及其方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153318A (ja) * 2012-01-25 2013-08-08 Toshiba Corp 増幅回路
US9036378B2 (en) * 2013-02-04 2015-05-19 Inno-Tech Co., Ltd. Power conversion system with adjustable frequency
US9800235B2 (en) * 2014-06-04 2017-10-24 Texas Instruments Incorporated Adaptive edge-rate boosting driver with programmable strength for signal conditioning
US9602062B2 (en) 2014-06-30 2017-03-21 Qualcomm Incorporated Audio switching amplifier
US9660586B2 (en) * 2014-08-08 2017-05-23 Stmicroelectronics S.R.L. Class D switching amplifier and method of controlling a loudspeaker
US9473851B2 (en) * 2014-12-22 2016-10-18 Qualcomm Incorporated Speaker protection circuit with improved accuracy
US10483927B2 (en) * 2017-05-16 2019-11-19 Texas Instruments Incorporated Amplifier error current based on multiple integrators
US10965263B2 (en) * 2019-03-15 2021-03-30 Stmicroelectronics (Shenzhen) R&D Co. Ltd. Deglitching circuit and method in class-D amplifier
CN112398450B (zh) * 2019-08-13 2023-09-01 博通集成电路（上海）股份有限公司 功率放大器和操作功率放大器的方法
CN111934667B (zh) * 2020-08-10 2024-03-22 上海川土微电子有限公司 一种用于隔离采样系统的数据恢复电路
US11463052B2 (en) 2020-11-30 2022-10-04 Stmicroelectronics S.R.L. PWM driving circuit and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621335B2 (en) * 2001-04-18 2003-09-16 Microsemi Corporation Class D amplifier with passive RC network
CN100571021C (zh) * 2005-12-27 2009-12-16 原景科技股份有限公司 无滤波电路的d类功率放大器
CN101847968A (zh) * 2009-03-27 2010-09-29 杭州中科微电子有限公司 高阶多路反馈结构的高性能d类音频功率放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545207B2 (en) * 2006-06-15 2009-06-09 Analog And Power Electronics Corp. Control circuit and method for a switching amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621335B2 (en) * 2001-04-18 2003-09-16 Microsemi Corporation Class D amplifier with passive RC network
CN100571021C (zh) * 2005-12-27 2009-12-16 原景科技股份有限公司 无滤波电路的d类功率放大器
CN101847968A (zh) * 2009-03-27 2010-09-29 杭州中科微电子有限公司 高阶多路反馈结构的高性能d类音频功率放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"A Digital Input Controller for Audio Class-D Amplifiers with 100W 0.004% THD+N and 113dB DR";Toru Ido等;《2006 IEEE International Solid-State Circuits Conference》;20060207;第1栏第3段-第2页第2段，附图19.3.1，附图19.3.2 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301257A (zh) * 2015-05-12 2017-01-04 晶豪科技股份有限公司 音频放大器的调制选择电路及其方法
CN106301257B (zh) * 2015-05-12 2019-05-24 晶豪科技股份有限公司 音频放大器的调制选择电路及其方法

Also Published As

Publication number Publication date
TWI459717B (zh) 2014-11-01
US20130033319A1 (en) 2013-02-07
CN102916656A (zh) 2013-02-06
TW201308884A (zh) 2013-02-16
US8729965B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
CN102916656B (zh) 放大器电路与调制信号产生电路
CN101150297A (zh) 半波式脉冲宽度调制式d类音频放大器
US8525593B2 (en) Circuit and method for amplifying a digital signal
CN211405976U (zh) 音频放大器和集成电路
CN101557202B (zh) 大功率d类功率放大器
US20170250654A1 (en) Dynamic dead time management
CN108735254A (zh) 工作周期校正电路及应用其的频率合成器
CN101350601A (zh) 一种功率放大器及其信号处理方法
KR101765861B1 (ko) 무필터 아날로그 입력 클래스 ｄ 오디오 증폭기 클리핑을 위한 방법 및 장치
US11750163B2 (en) Deglitching circuit and method in a class-D amplifier
EP2448114B1 (en) Method and apparatus for efficient and distortion compensated digital Class-D amplifier ternary modulation scheme
US6489840B2 (en) Power amplification equipment
Yang et al. A low-THD class-D audio amplifier with dual-level dual-phase carrier pulsewidth modulation
CN105027432B (zh) 具有一位滞后量化器的窄电压范围多电平输出脉冲调制放大器
CN115459720A (zh) 音频功放电路及其占空比调制电路和噪音抑制电路
CN101931372B (zh) 具有二阶噪声滤除电路的d类放大器
CN101944887B (zh) 双反馈差分回路的单端输出型d类放大器
US7388431B2 (en) Switching amplifier and control method thereof
CN105281683B (zh) 具有混合信号反馈控制的d类放大器
CN201440647U (zh) 具有双调变模块的d类放大器
CN106301257B (zh) 音频放大器的调制选择电路及其方法
US20130328628A1 (en) Amplifier circuits and modulation signal generating circuits therein
CN114421906B (zh) D类放大器及相关芯片和电子装置
CN201533287U (zh) 具双调变模块的单端输出型d类放大器
KR20240067899A (ko) 선형 전이 토템 폴 변조를 갖는 스위칭 증폭기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150506

Termination date: 20151122

EXPY Termination of patent right or utility model