CN114421906B - D类放大器及相关芯片和电子装置 - Google Patents

Abstract

本申请公开了一种D类放大器及相关芯片和电子装置，所述D类放大器用来依据差分输入信号产生差分输出信号，包括：PWM调制器，包括：第一比较器，用来依据正端输入信号以及三角波产生第一比较结果；第二比较器，用来依据负端输入信号以及所述三角波产生第二比较结果；异或门，用来依据所述第一比较结果以及所述第二比较结果产生第一控制信号；第一与门，用来依据所述第一比较结果以及所述第一控制信号产生正端PMW输出；以及第二与门，用来依据所述第二比较结果以及所述第一控制信号产生负端PMW输出；以及输出级，用来依据所述正端PMW输出以及所述负端PMW输出对应地产生正端输出信号以及负端输出信号。

Description

D类放大器及相关芯片和电子装置

技术领域

本申请涉及一种电路，尤其涉及一种D类放大器及相关芯片和电子装置。

背景技术

传统D类放大器工作在差分模式下，在差分输入信号为零的情况下，所输出的差分输出信号却仍然工作在开关状态，导致功率损耗。此外，传统D类放大器的正端输出信号和负端输出信号随时都在进行高低电平转换的动作，其电磁干扰（electromagneticinterference, EMI）也难以被控制。

因此，如何解决上述问题已成为本领域亟需解决的问题之一。

发明内容

本申请的目的之一在于公开一种D类放大器及相关芯片和电子装置，来解决上述问题。

本申请的一实施例公开了一种D类放大器，用来依据差分输入信号产生差分输出信号，其中所述差分输入信号包括正端输入信号、负端输入信号，所述差分输出信号包括正端输出信号、负端输出信号，所述D类放大器包括：PWM调制器 ，包括：第一比较器，用来依据正端输入信号以及三角波产生第一比较结果；第二比较器，用来依据负端输入信号以及所述三角波产生第二比较结果；异或门，用来依据所述第一比较结果以及所述第二比较结果产生第一控制信号；第一与门，用来依据所述第一比较结果以及所述第一控制信号产生正端PMW输出；以及第二与门，用来依据所述第二比较结果以及所述第一控制信号产生负端PMW输出；以及输出级，用来依据所述正端PMW输出以及所述负端PMW输出对应地产生正端输出信号以及负端输出信号。

本申请的一实施例公开了一种芯片，包括上述的D类放大器。

本申请的一实施例公开了一种电子装置，包括上述的芯片。

本申请的D类放大器及相关芯片和电子装置，可以使降低功耗，同时抑制EMI。

附图说明

图1为本申请的D类放大器的第一实施例的示意图。

图2为图1的D类放大器中部分信号的时序图。

图3为本申请的D类放大器的第二实施例的示意图。

图4为图3的D类放大器中部分信号的时序图。

图5为本申请的D类放大器的第三实施例的示意图。

图6为图5的D类放大器中部分信号的时序图。

具体实施方式

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10%、5%、1%或0.5%之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比（例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者）均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。

图1为本申请的D类放大器的第一实施例的示意图。D类放大器100用来依据差分输入信号产生差分输出信号，其中所述差分输入信号包括正端输入信号Vip、负端输入信号Vin，所述差分输出信号包括正端输出信号Vop、负端输出信号Von。正端输入信号Vip、负端输入信号Vin可以是由音源信号经过处理而产生，例如经过滤波调制处理而得到。D类放大器100包含PWM调制器102以及输出级124，其中PWM调制器102将弦波型式（例如正弦曲线或正弦波）的所述差分输入信号调制为高频方波型式的正端PMW输出Vap和负端PMW输出Van，并由输出级124输出为所述差分输出信号。所述差分输出信号亦为高频方波，因此，一般还会利用外部低通滤波器（未绘示于图中）来将所述差分输出信号恢复为弦波型式的信号，并通过低通滤波器之后的扬声器（未绘示于图中）播放出来。

本申请的目的在于提出了新的PWM调制方式，即针对原有的PWM调制器进行改良。采用本申请的PWM调制器102可以使得在所述差分输入信号为零时，正端PMW输出Vap和负端PMW输出Van完全不进行高低电平转换的动作，由于输出级124仅用来对正端PMW输出Vap和负端PMW输出Van提供推力，以利驱动输出级124之后的扬声器，因此正端输出信号Vop和负端输出信号Von的行为会跟随正端PMW输出Vap和负端PMW输出Van，换句话说，在所述差分输入信号为零时，正端输出信号Vop及负端输出信号Von也完全不进行高低电平转换的动作，因而可以降低D类放大器100所在的系统的整体的静态功耗。此外，采用本申请的PWM调制器102还可以使得只有在正端输入信号Vip大于负端输入信号Vin时，正端PMW输出Vap及正端输出信号Vop才会进行高低电平转换的动作，以及只有在负端输入信号Vin大于正端输入信号Vip时，负端PMW输出Van及负端输出信号Von才会进行高低电平转换的动作，这样一来，D类放大器100所在的系统的整体动态功耗亦可被降低。相较于现有的作法，本申请的正端输出信号Vop及负端输出信号Von有超过50%的时间不进行高低电平转换的动作，换句话说，高频方波出现的时间降低了50%，因此整体的EMI也可以随之被降低。此外，PWM调制方式和现有作法相比，也不会产生更多的误差。

以下将针对PWM调制器102进行详细说明，其中多个信号的时序变化绘示于图2以利读者的理解。PWM调制器102包含第一比较器104、第二比较器106、异或门108、第一与门118以及第二与门120。其中第一比较器104的正输入端（+）接收正端输入信号Vip，第一比较器104的负输入端（-）接收三角波Vtr，依据正端输入信号Vip以及三角波Vtr，第一比较器104会据以产生第一比较结果Vdp。具体来说，三角波Vtr为周期性的三角波信号，当正端输入信号Vip的幅度大于三角波Vtr的幅度时，第一比较结果Vdp为高逻辑电平；当正端输入信号Vip的幅度不大于三角波Vtr的幅度时，第一比较结果Vdp为低逻辑电平。第二比较器106的正输入端（+）接收负端输入信号Vin，第二比较器106的负输入端（-）接收三角波Vtr，依据负端输入信号Vin以及三角波Vtr，第二比较器106会据以产生第二比较结果Vdn。具体来说，三角波Vtr为周期性的三角波信号，当负端输入信号Vin的幅度大于三角波Vtr的幅度时，第二比较结果Vdn为高逻辑电平；当负端输入信号Vin的幅度不大于三角波Vtr的幅度时，第二比较结果Vdn为低逻辑电平。

图2的时序图包含了D类放大器100在操作时会遇到的三种阶段，分别为静态阶段P1、正输入阶段P2以及负输入阶段P3。其中在静态阶段P1的期间，正端输入信号Vip的幅度及负端输入信号Vin的幅度皆为零（即没有所述差分输入信号），此时第一比较结果Vdp和第二比较结果Vdn皆为占空比为50%的方波，且第一比较结果Vdp和第二比较结果Vdn进行高低电平转换的时间点皆相同。在正输入阶段P2的期间，由于正端输入信号Vip的幅度和负端输入信号Vin的幅度大小相同但正负相反，因此在正输入阶段P2的期间，正端输入信号Vip的幅度大于零，负端输入信号Vin的幅度小于零，即正端输入信号Vip的幅度大于负端输入信号Vin的幅度，在此状况下，如图2所示，第一比较结果Vdp和第二比较结果Vdn进行高低电平转换的每个时间点皆不同。在负输入阶段P3的期间，负端输入信号Vin的幅度大于零，正端输入信号Vip的幅度小于零，即负端输入信号Vin的幅度大于正端输入信号Vip的幅度，在此状况下，如图2所示，第一比较结果Vdp和第二比较结果Vdn进行高低电平转换的时间点亦皆不同。

一般现有的作法直接将第一比较结果Vdp和第二比较结果Vdn作为PWM调制信号并往输出级输出。但本申请中，PWM调制器102中额外增加了异或门108、第一与门118以及第二与门120。其中异或门108的第一输入端接收第一比较结果Vdp，异或门108的第二输入端接收第二比较结果Vdn，异或门108对第一比较结果Vdp和第二比较结果Vdn进行异或操作，并输出第一控制信号S1。由图2可以看出，第一控制信号S1在静态阶段P1时皆为低逻辑电平，仅有在正输入阶段P2以及负输入阶段P3才有方波。

第一与门118的第一输入端接收第一比较结果Vdp，第一与门118的第二输入端接收第一控制信号S1，第一与门118对第一比较结果Vdp和第一控制信号S1进行"与"操作以产生正端PMW输出Vap。第二与门120的第一输入端接收第二比较结果Vdn，第二与门120的第二输入端接收第一控制信号S1，第二与门120对第二比较结果Vdn和第一控制信号S1进行"与"操作以产生负端PMW输出Van。由图2的正端PMW输出Vap可以看出，第一与门118保留了第一控制信号S1在正输入阶段P2的方波，并滤除了第一控制信号S1在负输入阶段P3的方波；由图2的负端PMW输出Van可以看出，第二与门120可以保留第一控制信号S1在负输入阶段P3的方波，并滤除第一控制信号S1在正输入阶段P2的方波。

由于图2中的时序关系是基于理想状态下绘制的，实际上信号通过图1中的各元器件皆有耗时。因此在某些实施例中，会在第一与门118的第一输入端之前以及第二与门120的第一输入端之前，皆加上延迟单元（未绘示于图中），来延迟第一比较结果Vdp以及第二比较结果Vdn并对应地产生延迟后第一比较结果以及延迟后第二比较结果。在第一与门118的第一输入端之前以及第二与门120的第一输入端之前所加的延迟单元，具有和异或门108的耗时相同的延迟量，由于第一与门118的第一输入端接收所述延迟后第一比较结果，第二与门120的第一输入端接收所述延迟后第二比较结果，而异或门108接收的仍是第一比较结果Vdp以及第二比较结果Vdn，因此可以使正端PMW输出Vap和负端PMW输出Van接近图2所示的理想状态。

由于实际上难免会因为非理想，造成正端PMW输出Vap和负端PMW输出Van中带有毛刺。因此在某些实施例中，会在第一与门118的输出端和输出级124之间以及在第二与门120的输出端和输出级124之间皆设置低通滤波器（未绘示于图中），来消除正端PMW输出Vap和负端PMW输出Van中带有的毛刺。

输出级124用来对正端PMW输出Vap和负端PMW输出Van提供推力，以利驱动输出级124之后的扬声器。输出级124中的P型MOSFET晶体管126及N型MOSFET晶体管128串接于参考电压V1和参考电压V2之间，在本实施例中，参考电压V1高于参考电压V2，其中参考电压V2为接地电压。P型MOSFET晶体管126的栅极和N型MOSFET晶体管128的栅极共同耦接第一与门118的输出端，用来将正端PMW输出Vap输出为正端输出信号Vop。输出级124中的P型MOSFET晶体管130及N型MOSFET晶体管132串接于参考电压V1和参考电压V2之间。P型MOSFET晶体管130的栅极和N型MOSFET晶体管132的栅极共同耦接第二与门120的输出端，用来将负端PMW输出Van输出为负端输出信号Von。应注意的是，本申请实施例中关于输出级124的实施方式仅为示意，实际上可以采用任何不同实现方式的输出级搭配本申请的PWM调制器102。

在某些实施例中，PWM调制器102和输出级124之间还包含栅极驱动器（未绘示于图中），用来加强正端PMW输出Vap和负端PMW输出Van的驱动能力好驱动输出级124。

如前所述，为了克服D类放大器100的毛刺问题，可以对正端PMW输出Vap和负端PMW输出Van进行低通滤波操作，但这样难免会使毛刺以外的其他有效信号的高频部分一并被滤除。因此本申请提出另一方案。图3为本申请的D类放大器的第二实施例的示意图。D类放大器300和D类放大器100的差别在于D类放大器300还包含第一触发器310以及第二触发器312。在本实施例中，第一触发器310以及第二触发器312可以为D触发器，但本申请不以此为限，只要能够提供类似功能的元件都属于本申请的范围。第一触发器310的时钟输入端ck接收第一控制信号S1，第一触发器310的数据输入端D接收第一比较结果Vdp，这样一来，第一触发器310的输出端Q所输出的第一触发结果Vfp便会在时序上同步于第一控制信号S1。第二触发器312的时钟输入端ck接收第一控制信号S1，第二触发器312的数据输入端D接收第二比较结果Vdn，这样一来，第二触发器312的输出端Q所输出的第二触发结果Vfn便也会在时序上同步于第一控制信号S1。因此，与门118对时序上彼此同步的第一触发结果Vfp和第一控制信号S1进行与操作时，便不会产生非理想的毛刺。相似的，与门120对时序上彼此同步的第二触发结果Vfn和第一控制信号S1进行与操作时，也不会产生非理想的毛刺。

图4为D类放大器300中部分信号的时序图。由图4可以看出，使用第一控制信号S1做为时钟来触发对第一比较结果Vdp的采样，得到的第一触发结果Vfp会和正端输入信号Vip及负端输入信号Vin之间的相对大小关系有关。图4中的正输入阶段P2中，每当第一控制信号S1的上升沿触发时，第一比较结果Vdp的值都是高逻辑电平，因此第一触发结果Vfp保持在高逻辑电平。直到进入负输入阶段P3后第一控制信号S1的第一次上升沿触发开始，第一比较结果Vdp的值成为低逻辑电平，因此第一触发结果Vfp保持在低逻辑电平。直到进入下一个正输入阶段P2。相对地，可以得到和第一触发结果Vfp完全反相的第二触发结果Vfn。

因此，可以使用第一触发结果Vfp来代替第一比较结果Vdp进入与门118的第一输入端，以及使用第二触发结果Vfn来代替第二比较结果Vdn进入与门120的第一输入端，以避免毛刺的发生。

由于图4中的时序关系是基于理想状态下绘制的，实际上信号通过图3中的各元器件皆有耗时。因此在某些实施例中，额外设置有延迟单元（未绘示于图中）以延迟第一控制信号S1以产生延迟后第一控制信号。所述延迟后第一控制信号会进入第一与门118的第二输入端和第二与门120的第二输入端。其中延迟后第一控制信号相较于第一控制信号S1，延迟的时间长度和信号从第一触发器310及第二触发器312的时钟输入端ck到输出端Q的耗时相同，以使第一触发结果Vfp和第二触发结果Vfn接近图4所示的理想状态。

相较于D类放大器100，D类放大器300不会有毛刺，不需要在输出级124之前额外使用低通滤波器来滤除毛刺，因此信号失真程度较低。

图5为本申请的D类放大器的第三实施例的示意图。D类放大器500和D类放大器300的差别在于D类放大器500还包含第三比较器504、第四比较器506、异或门508以及合成电路509。其中第三比较器504的正输入端（+）接收正端输入信号Vip，第三比较器504的负输入端（-）接收反相三角波Vtri，其中反相三角波Vtri为三角波Vtr的反相信号，依据正端输入信号Vip以及反相三角波Vtri，第三比较器504会据以产生第三比较结果Vdpi。图6为D类放大器500中部分信号的时序图。如图6所示，当正端输入信号Vip大于反相三角波Vtri时，第三比较结果Vdpi为高逻辑电平；当正端输入信号Vip不大于反相三角波Vtri时，第三比较结果Vdpi为低逻辑电平。第四比较器506的正输入端（+）接收负端输入信号Vin，第四比较器506的负输入端（-）接收反相三角波Vtri，依据负端输入信号Vin以及反相三角波Vtri，第四比较器506会据以产生第四比较结果Vdni。具体来说，反相三角波Vtri为周期性的三角波信号，当负端输入信号Vin大于反相三角波Vtri时，第四比较结果Vdni为高逻辑电平；当负端输入信号Vin不大于反相三角波Vtri时，第四比较结果Vdni为低逻辑电平。

如图6所示，在理想情况下，第一比较结果Vdp和第四比较结果Vdni互为反相关系；以及第二比较结果Vdn和第三比较结果Vdpi互为反相关系。因此，异或门508依据第三比较结果Vdpi以及第四比较结果Vdni产生的第二控制信号S2会和第一控制信号S1相同。但在非理想情况下（例如共模电压偏移），第二控制信号S2和第一控制信号S1可能有些微差异，因此，可以利用合成电路509来对第二控制信号S2和第一控制信号S1进行逻辑处理来产生第三控制信号S3，以消除非理想性因素造成的误差。再使用第三控制信号S3来取代第一控制信号S1馈入第一触发器310的时钟输入端ck以及第二触发器312的时钟输入端ck。举例来说，在某些实施例中，合成电路509包含第三与门（未绘示于图中），所述第三与门的第一输入端以及第二输入端对应地接收第一控制信号S1以及第二控制信号S2，所述第三与门的输出端输出第三控制信号S3。

由于图6中的时序关系是基于理想状态下绘制的，实际上信号通过图5中的各元器件皆有耗时。因此在某些实施例中，额外设置有延迟单元（未绘示于图中）以延迟第三控制信号S3以产生延迟后第三控制信号。所述延迟后第三控制信号会进入第一与门118的第二输入端和第二与门120的第二输入端。其中延迟后第三控制信号相较于第三控制信号S3，延迟的时间长度和信号从第一触发器310及第二触发器312的时钟输入端ck到输出端Q的耗时相同，以使第一触发结果Vfp和第二触发结果Vfn接近图6所示的理想状态。本申请还提出一种芯片，包含电路100/300/500。本申请还提出一种包含所述芯片的电子装置。具体的，所述电子装置包括但不限于移动通信设备、超移动个人计算机设备、便携式娱乐设备和其他具有数据交互功能的电子设备。移动通信设备的特点是具备移动通信功能，并且以提供话音、数据通信为主要目标。这类终端包括：智能手机(例如iPhone)、多媒体手机、功能性手机，以及低端手机等。超移动个人计算机设备属于个人计算机的范畴，有计算和处理功能，一般也具备移动上网特性。这类终端包括：PDA、MID和UMPC设备等，例如iPad。便携式娱乐设备可以显示和播放多媒体内容。该类设备包括：音频、视频播放器(例如iPod)，掌上游戏机，电子书，以及智能玩具和便携式车载导航设备。

上文的叙述简要地提出了本申请某些实施例之特征，而使得本申请所属技术领域具有通常知识者能够更全面地理解本揭示内容的多种态样。本申请所属技术领域具有通常知识者当可明了，其可轻易地利用本揭示内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述之实施方式相同的目的和/或达到相同的优点。本申请所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于本揭示内容之精神与范围，且其可进行各种变更、替代与更动，而不会悖离本揭示内容之精神与范围。

Claims (11)

1.一种D类放大器，用来依据差分输入信号产生差分输出信号，其中所述差分输入信号包括正端输入信号、负端输入信号，所述差分输出信号包括正端输出信号、负端输出信号，其特征在于，在静态阶段，所述正端输入信号的幅度及所述负端输入信号的幅度皆为零，在正输入阶段，所述正端输入信号的幅度和所述负端输入信号的幅度的绝对值相同，但所述正端输入信号的幅度大于零，所述负端输入信号的幅度小于零，在负输入阶段，所述正端输入信号的幅度和所述负端输入信号的幅度的绝对值相同，但所述正端输入信号的幅度小于零，所述负端输入信号的幅度大于零，所述D类放大器包括：

PWM调制器，包括：

第一比较器，用来依据所述正端输入信号以及三角波产生第一比较结果；

第二比较器，用来依据所述负端输入信号以及所述三角波产生第二比较结果；

异或门，用来依据所述第一比较结果以及所述第二比较结果产生第一控制信号，其中所述第一比较结果的频率和所述第二比较结果的频率相同，以及在所述正输入阶段以及在所述负输入阶段，所述第一控制信号的频率为所述第一比较结果的频率的两倍，以及所述第一控制信号的频率为所述第二比较结果的频率的两倍；

第一与门，用来依据所述第一比较结果以及所述第一控制信号产生正端PMW输出；

第二与门，用来依据所述第二比较结果以及所述第一控制信号产生负端PMW输出；

第一触发器，所述第一触发器的时钟输入端以及数据输入端对应地接收所述第一控制信号以及所述第一比较结果；以及

第二触发器，所述第二触发器的时钟输入端以及数据输入端对应地接收所述第一控制信号以及所述第二比较结果；

其中所述第一与门的第一输入端以及第二输入端对应地耦接所述第一触发器的输出端以及所述第一控制信号，以及所述第二与门的第一输入端以及第二输入端对应地耦接所述第二触发器的输出端以及所述第一控制信号；以及

输出级，用来依据所述正端PMW输出以及所述负端PMW输出对应地产生正端输出信号以及负端输出信号。

2.如权利要求1所述的D类放大器，其特征在于，所述PWM调制器还包含：

第一延迟单元，用来延迟所述第一控制信号第一预设时间长度，以产生延迟后第一控制信号；

其中所述第一与门的所述第二输入端接收所述延迟后第一控制信号，以及所述第二与门的所述第二输入端接收所述延迟后第一控制信号，以及所述第一预设时间长度和信号从所述第一触发器及所述第二触发器的所述时钟输入端到所述输出端的耗时相同。

3.一种D类放大器，用来依据差分输入信号产生差分输出信号，其中所述差分输入信号包括正端输入信号、负端输入信号，所述差分输出信号包括正端输出信号、负端输出信号，其特征在于，在静态阶段，所述正端输入信号的幅度及所述负端输入信号的幅度皆为零，在正输入阶段，所述正端输入信号的幅度和所述负端输入信号的幅度的绝对值相同，但所述正端输入信号的幅度大于零，所述负端输入信号的幅度小于零，在负输入阶段，所述正端输入信号的幅度和所述负端输入信号的幅度的绝对值相同，但所述正端输入信号的幅度小于零，所述负端输入信号的幅度大于零，所述D类放大器包括：

PWM调制器，包括：

第一比较器，用来依据所述正端输入信号以及三角波产生第一比较结果；

第二比较器，用来依据所述负端输入信号以及所述三角波产生第二比较结果；

第一异或门，用来依据所述第一比较结果以及所述第二比较结果产生第一控制信号；第三比较器，用来依据所述正端输入信号以及反相三角波产生第三比较结果，其中所述反相三角波为所述三角波的反相信号，其中所述第一比较结果的频率和所述第二比较结果的频率相同，以及在所述正输入阶段以及在所述负输入阶段，所述第一控制信号的频率为所述第一比较结果的频率的两倍，以及所述第一控制信号的频率为所述第二比较结果的频率的两倍；

第四比较器，用来依据所述负端输入信号以及所述反相三角波产生第四比较结果；

第二异或门，用来依据所述第三比较结果以及所述第四比较结果产生第二控制信号，其中所述第一比较结果的频率和所述第二比较结果的频率相同，以及在所述正输入阶段以及在所述负输入阶段，所述第一控制信号的频率为所述第三比较结果的频率的两倍，以及所述第一控制信号的频率为所述第四比较结果的频率的两倍；

合成电路，用来依据所述第一控制信号以及所述第二控制信号产生第三控制信号；

第一触发器，所述第一触发器的时钟输入端以及数据输入端对应地接收所述第三控制信号以及所述第一比较结果；

第二触发器，所述第二触发器的时钟输入端以及数据输入端对应地接收所述第三控制信号以及所述第二比较结果；

第一与门，用于产生正端PMW输出；以及

第二与门，用于产生负端PMW输出；

其中所述第一与门的第一输入端以及第二输入端对应地耦接所述第一触发器的输出端以及所述第三控制信号，以及所述第二与门的第一输入端以及第二输入端对应地耦接所述第二触发器的输出端以及所述第三控制信号；以及

输出级，用来依据所述正端PMW输出以及所述负端PMW输出对应地产生所述正端输出信号以及所述负端输出信号。

4.如权利要求3所述的D类放大器，其特征在于，所述合成电路包含第三与门，所述第三与门的第一输入端以及第二输入端对应地接收所述第一控制信号以及所述第二控制信号，以及所述第三与门的输出端输出所述第三控制信号。

5.如权利要求3所述的D类放大器，其特征在于，所述PWM调制器还包含：

第一延迟单元，用来延迟所述第三控制信号第一预设时间长度，

以产生延迟后第三控制信号；

其中所述第一与门的所述第二输入端接收所述延迟后第三控制信号，以及所述第二与门的所述第二输入端接收所述延迟后第三控制信号，以及所述第一预设时间长度和信号从所述第一触发器及所述第二触发器的所述时钟输入端到所述输出端的耗时相同。

6.如权利要求1至5中任一项所述的D类放大器，其特征在于，所述差分输入信号为零时，所述第一控制信号为零。

7.如权利要求1至5中任一项所述的D类放大器，其特征在于，所述正端输入信号不高于所述负端输入信号时，所述正端PMW输出为零。

8.如权利要求1至5中任一项所述的D类放大器，其特征在于，所述负端输入信号不高于所述正端输入信号时，所述负端PMW输出为零。

9.如权利要求1至5中任一项所述的D类放大器，其特征在于，还包含：

栅极驱动器，耦接于所述PWM调制器和所述输出级之间。

10.一种芯片，其特征在于，包括：

如权利要求1至9中任一项所述的D类放大器。

11.一种电子装置，其特征在于，包括：

如权利要求10所述的芯片。

Images