CN112241190A - 一种中高频晶体驱动电路 - Google Patents

一种中高频晶体驱动电路 Download PDF

Info

Publication number
CN112241190A
CN112241190A CN201910652790.4A CN201910652790A CN112241190A CN 112241190 A CN112241190 A CN 112241190A CN 201910652790 A CN201910652790 A CN 201910652790A CN 112241190 A CN112241190 A CN 112241190A
Authority
CN
China
Prior art keywords
circuit
sub
transistor
tube
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910652790.4A
Other languages
English (en)
Other versions
CN112241190B (zh
Inventor
罗婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Analog Circuit Technology Inc
Original Assignee
Chengdu Analog Circuit Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Analog Circuit Technology Inc filed Critical Chengdu Analog Circuit Technology Inc
Priority to CN201910652790.4A priority Critical patent/CN112241190B/zh
Publication of CN112241190A publication Critical patent/CN112241190A/zh
Application granted granted Critical
Publication of CN112241190B publication Critical patent/CN112241190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明公开了一种中高频晶体驱动电路，涉及集成电路技术领域。该中高频晶体驱动电路包括启动子电路、连接于所述启动子电路的振荡器子电路、连接于所述振荡器子电路的自动幅度控制子电路，所述自动幅度控制子电路用于控制所述振荡器子电路的振幅，所述振荡器子电路还连接有输出子电路，所述输出子电路用于将所述振荡器子电路的输出信号进行放大并输出；所述自动幅度控制子电路还连接有偏置子电路，所述偏置子电路包括寄存器和连接于所述寄存器的第一电阻，所述偏置子电路通过所述寄存器调节所述第一电阻的阻值，以调整启动电流的大小。本发明通过对偏置子电路中第一电阻的阻值进行调节，以实现1MHz~50MHz的中高频晶体的驱动。

Description

一种中高频晶体驱动电路
技术领域
本发明涉及集成电路技术领域，特别是涉及一种中高频晶体驱动电路。
背景技术
在现代通信系统中，晶体振荡器中的晶体因为它的独特的品质，高精度和高稳定度，而得到广泛的应用。由晶体及晶体驱动电路构成的振荡器被广泛应用于电视机、计算机、遥控器、手表等常见电子设备的各类振荡电路中，并且应用于通信系统中的频率发生器、数据处理设备中的时钟信号发生电路和特定系统的基准时钟信号发生电路等电路中。随着对晶体驱动电路要求越来越高，低电源供电成为趋势，尤其低至单节干电池供电更是设计现有结构的瓶颈。
发明内容
本发明的主要目的在于提供一种中高频晶体驱动电路，旨在实现晶体驱动电路的低电源供电。
为实现上述目的，本发明提供一种中高频晶体驱动电路，所述中高频晶体驱动电路包括启动子电路、连接于所述启动子电路的振荡器子电路、连接于所述振荡器子电路的自动幅度控制子电路，所述自动幅度控制子电路用于控制所述振荡器子电路的振幅，所述振荡器子电路还连接有输出子电路，所述输出子电路用于将所述振荡器子电路的输出信号进行放大并输出；
所述自动幅度控制子电路还连接有偏置子电路，所述偏置子电路包括寄存器和连接于所述寄存器的第一电阻，所述偏置子电路通过所述寄存器调节所述第一电阻的阻值，以调整启动电流的大小。
优选地，所述中高频晶体驱动电路还包括停振检测子电路，所述停振检测子电路连接于所述输出子电路、接收所述输出子电路的输出信号，并输出检测结果。
优选地，所述振荡器子电路包括晶体，所述晶体的一端连接有第一电容和第一NMOS管的栅极、另一端连接有第二电容和第一NMOS管的漏极，所述第一NMOS管的漏极还连接于所述偏置子电路、栅极连接于所述自动幅度控制子电路和所述输出子电路、源极接地。
优选地，所述自动幅度控制子电路包括连接于所述偏置子电路的第一PMOS管、第二PMOS管和第三PMOS管，所述自动幅度控制子电路还包括连接于所述第一PMOS管的第二NMOS管、连接于所述第二NMOS管的第三NMOS管，所述第二NMOS管还连接有第四NMOS管和第五NMOS管，所述第四NMOS管连接于所述振荡器子电路中的所述第一电容；所述第四NMOS管和所述第五NMOS管还连接有第六NMOS管，所述第五NMOS管还连接有第七NMOS管、第八NMOS管和第九NMOS管；所述第九NMOS管连接于所述偏置子电路。
优选地，所述偏置子电路中的所述第一电阻的一端连接于所述第九NMOS管的源极、另一端接地、可变端连接于所述寄存器，所述第九NMOS管的漏极连接于偏置电流源、栅极连接于所述启动子电路。
优选地，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极接电源、栅极相互连接，所述第一PMOS管的漏极连接于所述第二NMOS管的漏极和栅极，所述第二PMOS管的漏极连接于所述第六NMOS管的漏极，所述第三PMOS管的漏极连接于其栅极和所述第九NMOS管的漏极；
所述第二NMOS管的源极连接于所述第三NMOS管的漏极和栅极，所述第三NMOS管的源极接地；所述第四NMOS管和所述第五NMOS管的栅极连接于所述第二NMOS管的栅极和漏极，所述第四NMOS管的漏极连接于所述第一电容和所述第六NMOS管的栅极、源极连接于所述第五NMOS管的源极并连接于所述第七NMOS管的栅极；所述第五NMOS管的漏极连接于所述第八NMOS管的栅极和启动电路；所述第六NMOS管的栅极连接于所述第一电容、源极接地；所述第七NMOS管和所述第八NMOS管的源极和漏极接地。
优选地，所述启动子电路包括连接于使能信号端的第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管，以及连接于所述第七PMOS管的第八PMOS管、连接于所述第八PMOS管的第九PMOS管；所述启动子电路还包括连接于所述第六PMOS管的第十NMOS管、连接于所述第九PMOS管和使能信号端的第十一NMOS管；所述第九PMOS管和所述第十一NMOS管连接于所述启动子电路的输出端，以向后续电路提供启动电压。
优选地，所述第四PMOS管、所述第五PMOS管、所述第六PMOS管、第七PMOS管和第十一NMOS管的栅极连接于所述使能信号端，所述使能信号端接收使能信号以导通所述启动子电路；所述第四PMOS管的源极连接于电源、漏极连接于所述第五PMOS管的源极；所述第五PMOS管的漏极连接于所述第六PMOS管的源极，所述第六PMOS管的漏极连接于所述第十NMOS管的栅极；所述第七PMOS管的源极连接于电源、漏极连接于所述第八PMOS管的源极；所述第八PMOS管的漏极连接于所述第九PMOS管的源极、栅极连接于所述第九PMOS管的栅极和所述第十NMOS管的栅极；所述第九PMOS管的漏极连接于第十一NMOS管的漏极，所述第九PMOS管的漏极和所述第十一NMOS管的漏极连接于所述启动子电路的输出端。
优选地，所述中高频晶体驱动电路中的场效应管为1.2V的低压管。
本发明技术方案通过对偏置子电路中第一电阻的阻值进行调节，以实现1MHz~50MHz的中高频晶体的驱动。
附图说明
图1为本发明中高频晶体驱动电路的电路原理图；
图2为本发明中高频晶体驱动电路中振荡器子电路的电路原理图；
图3为本发明中高频晶体驱动电路中自动幅度控制子电路及偏置子电路的电路原理图；
图4为本发明中高频晶体驱动电路中启动子电路的电路原理图；
图5为本发明实施例的电路原理图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明进一步说明。
如图1所示，本发明实施例提供一种中高频晶体驱动电路，所述中高频晶体驱动电路包括启动子电路、连接于所述启动子电路的振荡器子电路、连接于所述振荡器子电路的自动幅度控制子电路，所述自动幅度控制子电路用于控制所述振荡器子电路的振幅，所述振荡器子电路还连接有输出子电路，所述输出子电路用于将所述振荡器子电路的输出信号进行放大并输出；
所述自动幅度控制子电路还连接有偏置子电路，所述偏置子电路包括寄存器IOP和连接于所述寄存器IOP的第一电阻R1，所述偏置子电路通过所述寄存器IOP调节所述第一电阻R1的阻值，以调整启动电流的大小。
优选地，所述中高频晶体驱动电路还包括停振检测子电路，所述停振检测子电路连接于所述输出子电路、接收所述输出子电路的输出信号，并输出检测结果。
优选地，如图2所示，所述振荡器子电路包括晶体，所述晶体的一端连接有第一电容C1和第一NMOS管Mn1的栅极、另一端连接有第二电容C2和第一NMOS管Mn1的漏极，所述第一NMOS管Mn1的漏极还连接于所述偏置子电路、栅极连接于所述自动幅度控制子电路和所述输出子电路、源极接地。
具体地，所述晶体为1MHz~50MHz的中高频晶体。
如图3所示，所述自动幅度控制子电路包括连接于所述偏置子电路的第一PMOS管Mp1、第二PMOS管Mp2和第三PMOS管Mp3，所述自动幅度控制子电路还包括连接于所述第一PMOS管Mp1的第二NMOS管Mn2、连接于所述第二NMOS管Mn2的第三NMOS管Mn3，所述第二NMOS管Mn2还连接有第四NMOS管Mn4和第五NMOS管Mn5，所述第四NMOS管Mn4连接于所述振荡器子电路中的所述第一电容C1；所述第四NMOS管Mn4和所述第五NMOS管Mn5还连接有第六NMOS管Mn6，所述第五NMOS管Mn5还连接有第七NMOS管Mn7、第八NMOS管Mn8和第九NMOS管Mn9；所述第九NMOS管Mn9连接于所述偏置子电路。
优选地，所述偏置子电路中的所述第一电阻R1的一端连接于所述第九NMOS管Mn9的源极、另一端接地、可变端连接于所述寄存器IOP，所述第九NMOS管Mn9的漏极连接于偏置电流源、栅极连接于所述启动子电路。
优选地，所述第一PMOS管Mp1、所述第二PMOS管Mp2和所述第三PMOS管Mp3的源极接电源、栅极相互连接，所述第一PMOS管Mp1的漏极连接于所述第二NMOS管Mn2的漏极和栅极，所述第二PMOS管Mp2的漏极连接于所述第六NMOS管Mn6的漏极，所述第三PMOS管Mp3的漏极连接于其栅极和所述第九NMOS管Mn9的漏极；
所述第二NMOS管Mn2的源极连接于所述第三NMOS管Mn3的漏极和栅极，所述第三NMOS管Mn3的源极接地；所述第四NMOS管Mn4和所述第五NMOS管Mn5的栅极连接于所述第二NMOS管Mn2的栅极和漏极，所述第四NMOS管Mn4的漏极连接于所述第一电容C1和所述第六NMOS管Mn6的栅极、源极连接于所述第五NMOS管Mn5的源极并连接于所述第七NMOS管Mn7的栅极；所述第五NMOS管Mn5的漏极连接于所述第八NMOS管Mn8的栅极和启动电路；所述第六NMOS管Mn6的栅极连接于所述第一电容C1、源极接地；所述第七NMOS管Mn7和所述第八NMOS管Mn8的源极和漏极接地。
如图4所示，所述启动子电路包括连接于使能信号端XTAL_EN的第四PMOS管Mp4、第五PMOS管Mp5、第六PMOS管Mp6和第七PMOS管Mp7，以及连接于所述第七PMOS管Mp7的第八PMOS管Mp8、连接于所述第八PMOS管Mp8的第九PMOS管Mp9；所述启动子电路还包括连接于所述第六PMOS管Mp6的第十NMOS管Mn10、连接于所述第九PMOS管Mp9和使能信号端XTAL_EN的第十一NMOS管Mn11；所述第九PMOS管Mp9和所述第十一NMOS管Mn11连接于所述启动子电路的输出端，以向后续电路提供启动电压。
优选地，所述第四PMOS管Mp4、所述第五PMOS管Mp5、所述第六PMOS管Mp6、第七PMOS管Mp7和第十一NMOS管Mn11的栅极连接于所述使能信号端XTAL_EN，所述使能信号端XTAL_EN接收使能信号以导通所述启动子电路；所述第四PMOS管Mp4的源极连接于电源、漏极连接于所述第五PMOS管Mp5的源极；所述第五PMOS管Mp5的漏极连接于所述第六PMOS管Mp6的源极，所述第六PMOS管Mp6的漏极连接于所述第十NMOS管Mn10的栅极；所述第七PMOS管Mp7的源极连接于电源、漏极连接于所述第八PMOS管Mp8的源极；所述第八PMOS管Mp8的漏极连接于所述第九PMOS管Mp9的源极、栅极连接于所述第九PMOS管Mp9的栅极和所述第十NMOS管Mn10的栅极；所述第九PMOS管Mp9的漏极连接于第十一NMOS管Mn11的漏极，所述第九PMOS管Mp9的漏极和所述第十一NMOS管Mn11的漏极连接于所述启动子电路的输出端。
优选地，所述中高频晶体驱动电路中的场效应管为1.2V的低压管。
在具体实施例中，如图5所示，在X0和X1之间接中高频晶体，并挂上负载电容Cp、Cq，其中Cp=Cq=15p。当使能信号XTAL_EN上电之后，自动幅度控制子电路启动，通过偏置子电路使得第一NMOS管Mn1获得一个起始电流，这时候第一NMOS管Mn1与晶体共振，在X0和X1可以测到幅值很大地正弦波信号；X0端的正弦波信号通过反馈接到自动幅度控制子电路，经过自动幅度控制子电路的调节作用，降低了流过第一NMOS管Mn1的漏极电流，进而降低X0端的幅值；并且，X0的正弦波信号通过耦合电容Cc送给输出子电路，输出子电路输出时钟信号，停振子电路通过检测输出子电路的输出以判断中高频晶体是否停振。同时通过偏置子电路中的寄存器对第一电阻的调节，以满足1MHz~50MHz不同频率的初始电流的大小。
应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种中高频晶体驱动电路，其特征在于，所述中高频晶体驱动电路包括启动子电路、连接于所述启动子电路的振荡器子电路、连接于所述振荡器子电路的自动幅度控制子电路，所述自动幅度控制子电路用于控制所述振荡器子电路的振幅，所述振荡器子电路还连接有输出子电路，所述输出子电路用于将所述振荡器子电路的输出信号进行放大并输出；
所述自动幅度控制子电路还连接有偏置子电路，所述偏置子电路包括寄存器和连接于所述寄存器的第一电阻，所述偏置子电路通过所述寄存器调节所述第一电阻的阻值，以调整启动电流的大小。
2.根据权利要求1所述的中高频晶体驱动电路，其特征在于，所述中高频晶体驱动电路还包括停振检测子电路，所述停振检测子电路连接于所述输出子电路、接收所述输出子电路的输出信号，并输出检测结果。
3.根据权利要求1所述的中高频晶体驱动电路，其特征在于，所述振荡器子电路包括晶体，所述晶体的一端连接有第一电容和第一NMOS管的栅极、另一端连接有第二电容和第一NMOS管的漏极，所述第一NMOS管的漏极还连接于所述偏置子电路、栅极连接于所述自动幅度控制子电路和所述输出子电路、源极接地。
4.根据权利要求3所述的中高频晶体驱动电路，其特征在于，所述自动幅度控制子电路包括连接于所述偏置子电路的第一PMOS管、第二PMOS管和第三PMOS管，所述自动幅度控制子电路还包括连接于所述第一PMOS管的第二NMOS管、连接于所述第二NMOS管的第三NMOS管，所述第二NMOS管还连接有第四NMOS管和第五NMOS管，所述第四NMOS管连接于所述振荡器子电路中的所述第一电容；所述第四NMOS管和所述第五NMOS管还连接有第六NMOS管，所述第五NMOS管还连接有第七NMOS管、第八NMOS管和第九NMOS管；所述第九NMOS管连接于所述偏置子电路。
5.根据权利要求4所述的中高频晶体驱动电路，其特征在于，所述偏置子电路中的所述第一电阻的一端连接于所述第九NMOS管的源极、另一端接地、可变端连接于所述寄存器，所述第九NMOS管的漏极连接于偏置电流源、栅极连接于所述启动子电路。
6.根据权利要求5所述的中高频晶体驱动电路，其特征在于，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极接电源、栅极相互连接，所述第一PMOS管的漏极连接于所述第二NMOS管的漏极和栅极，所述第二PMOS管的漏极连接于所述第六NMOS管的漏极，所述第三PMOS管的漏极连接于其栅极和所述第九NMOS管的漏极；
所述第二NMOS管的源极连接于所述第三NMOS管的漏极和栅极，所述第三NMOS管的源极接地；所述第四NMOS管和所述第五NMOS管的栅极连接于所述第二NMOS管的栅极和漏极，所述第四NMOS管的漏极连接于所述第一电容和所述第六NMOS管的栅极、源极连接于所述第五NMOS管的源极并连接于所述第七NMOS管的栅极；所述第五NMOS管的漏极连接于所述第八NMOS管的栅极和启动电路；所述第六NMOS管的栅极连接于所述第一电容、源极接地；所述第七NMOS管和所述第八NMOS管的源极和漏极接地。
7.根据权利要求4所述的中高频晶体驱动电路，其特征在于，所述启动子电路包括连接于使能信号端的第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管，以及连接于所述第七PMOS管的第八PMOS管、连接于所述第八PMOS管的第九PMOS管；所述启动子电路还包括连接于所述第六PMOS管的第十NMOS管、连接于所述第九PMOS管和使能信号端的第十一NMOS管；所述第九PMOS管和所述第十一NMOS管连接于所述启动子电路的输出端，以向后续电路提供启动电压。
8.根据权利要求7所述的中高频晶体驱动电路，其特征在于，所述第四PMOS管、所述第五PMOS管、所述第六PMOS管、第七PMOS管和第十一NMOS管的栅极连接于所述使能信号端，所述使能信号端接收使能信号以导通所述启动子电路；所述第四PMOS管的源极连接于电源、漏极连接于所述第五PMOS管的源极；所述第五PMOS管的漏极连接于所述第六PMOS管的源极，所述第六PMOS管的漏极连接于所述第十NMOS管的栅极；所述第七PMOS管的源极连接于电源、漏极连接于所述第八PMOS管的源极；所述第八PMOS管的漏极连接于所述第九PMOS管的源极、栅极连接于所述第九PMOS管的栅极和所述第十NMOS管的栅极；所述第九PMOS管的漏极连接于第十一NMOS管的漏极，所述第九PMOS管的漏极和所述第十一NMOS管的漏极连接于所述启动子电路的输出端。
9.根据权利要求1所述的中高频晶体驱动电路，其特征在于，所述中高频晶体驱动电路中的场效应管为1.2V的低压管。
CN201910652790.4A 2019-07-19 2019-07-19 一种中高频晶体驱动电路 Active CN112241190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910652790.4A CN112241190B (zh) 2019-07-19 2019-07-19 一种中高频晶体驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910652790.4A CN112241190B (zh) 2019-07-19 2019-07-19 一种中高频晶体驱动电路

Publications (2)

Publication Number Publication Date
CN112241190A true CN112241190A (zh) 2021-01-19
CN112241190B CN112241190B (zh) 2022-01-14

Family

ID=74168313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910652790.4A Active CN112241190B (zh) 2019-07-19 2019-07-19 一种中高频晶体驱动电路

Country Status (1)

Country Link
CN (1) CN112241190B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2129437Y (zh) * 1992-08-29 1993-04-07 鞠怡明 携物防失防盗报警器
CN101552592A (zh) * 2008-09-27 2009-10-07 美芯集成电路(深圳)有限公司 Cmos电流自动控制晶体振荡器
US20090309424A1 (en) * 2008-06-12 2009-12-17 Seiko Epson Corporation Load driving circuit and load driving method
CN101969725A (zh) * 2010-10-11 2011-02-09 复旦大学 智能型通用led路灯照明电源系统
JP2011253217A (ja) * 2010-05-31 2011-12-15 Renesas Electronics Corp 電源装置及び液晶パネルドライバｉｃ
CN103078631A (zh) * 2012-12-18 2013-05-01 上海集成电路研发中心有限公司 晶体振荡器
CN203071869U (zh) * 2013-02-21 2013-07-17 浙江商业职业技术学院 一种振荡器电路
CN105320211A (zh) * 2015-11-06 2016-02-10 国网智能电网研究院 一种考虑时钟停振情况的无毛刺切换时钟管理电路
CN205283493U (zh) * 2015-09-10 2016-06-01 浙江商业职业技术学院 一种可调放电电压的振荡器电路
CN106374881A (zh) * 2016-10-21 2017-02-01 深圳市汇春科技股份有限公司 一种快启动低功耗时钟振荡器
CN109314490A (zh) * 2016-06-30 2019-02-05 密克罗奇普技术公司 具有包括振荡检测和幅度控制回路的数字自动增益控制的集成电路晶体振荡器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2129437Y (zh) * 1992-08-29 1993-04-07 鞠怡明 携物防失防盗报警器
US20090309424A1 (en) * 2008-06-12 2009-12-17 Seiko Epson Corporation Load driving circuit and load driving method
CN101552592A (zh) * 2008-09-27 2009-10-07 美芯集成电路(深圳)有限公司 Cmos电流自动控制晶体振荡器
JP2011253217A (ja) * 2010-05-31 2011-12-15 Renesas Electronics Corp 電源装置及び液晶パネルドライバｉｃ
CN101969725A (zh) * 2010-10-11 2011-02-09 复旦大学 智能型通用led路灯照明电源系统
CN103078631A (zh) * 2012-12-18 2013-05-01 上海集成电路研发中心有限公司 晶体振荡器
CN203071869U (zh) * 2013-02-21 2013-07-17 浙江商业职业技术学院 一种振荡器电路
CN205283493U (zh) * 2015-09-10 2016-06-01 浙江商业职业技术学院 一种可调放电电压的振荡器电路
CN105320211A (zh) * 2015-11-06 2016-02-10 国网智能电网研究院 一种考虑时钟停振情况的无毛刺切换时钟管理电路
CN109314490A (zh) * 2016-06-30 2019-02-05 密克罗奇普技术公司 具有包括振荡检测和幅度控制回路的数字自动增益控制的集成电路晶体振荡器
CN106374881A (zh) * 2016-10-21 2017-02-01 深圳市汇春科技股份有限公司 一种快启动低功耗时钟振荡器

Also Published As

Publication number Publication date
CN112241190B (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
US6774735B2 (en) Low power self-biasing oscillator circuit
CN106100633B (zh) 一种晶体振荡器驱动电路
US7688154B1 (en) Amplitude regulated crystal oscillator
KR100835130B1 (ko) 발진기 회로
US7183868B1 (en) Triple inverter pierce oscillator circuit suitable for CMOS
CN111478686A (zh) 低功率晶体振荡器
US7522010B2 (en) Ultra-low power crystal oscillator
JP2002344242A (ja) 電圧制御発振器
CN112311329B (zh) 一种低功耗快速起振晶振电路
US9634608B2 (en) Crystal oscillation circuit and electronic timepiece
CN108449083B (zh) 一种自适应易启动的振荡器幅度控制电路
CN104104331A (zh) 跨导增强电路单元及晶体振荡器电路
US20150222232A1 (en) Input signal amplifier
CN112241190B (zh) 一种中高频晶体驱动电路
US7768358B2 (en) Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied
CN114337548A (zh) 晶体振荡电路、集成电路及电子设备
TWI591459B (zh) Analog electronic clock
CN110492849B (zh) 一种rc振荡电路
US20030122629A1 (en) Active on-die integrated resistance circuit for real time clock (RTC) oscillators
US20090219103A1 (en) Oscillator Arrangement and Method for Operating an Oscillating Crystal
KR101834860B1 (ko) 고속 스타트-업을 갖는 저전류 수정 발진기
JP2008035302A (ja) 出力回路を備えた発振回路
CN113014249A (zh) 自校准晶振驱动系统
CN216526087U (zh) 一种抑制电源噪声的晶体振荡器失效检测电路
JP2014155184A (ja) 発振用集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant