CN113014249A - 自校准晶振驱动系统 - Google Patents

Abstract

本发明揭示了一种自校准晶振驱动系统，包括：晶振元件，用于输出振荡信号；驱动模块，与晶振元件相连，用于通过调节正反馈和负反馈的强度以输出维持晶振元件振荡的增益；峰值检测模块，与晶振元件相连，用于对晶振元件的振荡信号进行峰值检测并输出直流信号；比较反馈模块，连接峰值检测模块和驱动模块，用于通过分析直流信号来输出调节驱动模块的尾电流的信号从而调节驱动模块的输出增益。本发明中的自校准晶振驱动系统可在外部电路外接各种无源晶振的情况下，都能使晶振的振幅稳定在某一固定值，同时也能消除电源、温度及器件老化造成的影响，从而提高了整个电路系统的稳定性和可靠性。

Description

自校准晶振驱动系统

技术领域

本发明属于集成电路领域，具体涉及一种自校准晶振驱动系统。

背景技术

在当今各类电子设备中，晶振是一种必不可少的器件。无源石英晶振由于技术成熟，成本较低，常作为各类芯片的时钟电路。在使用该晶振时，需要外部电路作为驱动源。如图1所示，典型的驱动电路就是一个数字反相器，石英晶振与一个大电阻并联接在反相器输入输出两端。该驱动电路结构简单，但其晶振振幅受器件参数、供电电压、环境温度和器件布局等众多因素影响。有的应用中会和无源晶振串联一个小电阻以防止振幅过大损坏晶振，也有很多应用中晶振由于驱动不足易受干扰而停振；就算是同一个晶振电路，在电压下降、温度变化或器件老化后，都会呈现出不同的振荡状态。一旦晶振随坏或振幅不够，系统都会失效。因而，一个稳定的晶振振荡驱动电路对系统有着极其重要的作用。

因此，针对上述技术问题，有必要提供一种自校准晶振驱动系统。

发明内容

有鉴于此，本发明的目的在于提供一种自校准晶振驱动系统，以实现提高晶振振荡的稳定性。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种自校准晶振驱动系统，所述自校准晶振驱动系统包括：

晶振元件，用于输出振荡信号；

驱动模块，与晶振元件相连，用于通过调节正反馈和负反馈的强度以输出维持晶振元件振荡的增益；

峰值检测模块，与晶振元件相连，用于对晶振元件的振荡信号进行峰值检测并输出直流信号；

比较反馈模块，连接峰值检测模块和驱动模块，用于通过分析直流信号来输出调节驱动模块的尾电流的信号从而调节驱动模块的输出增益。

一实施例中，所述驱动模块包括第一差分放大器、第二差分放大器和第三差分放大器；

其中，第二差分放大器的输入端和第三差分放大器的输入端均连接第一差分放大器的输出端，第二差分放大器的输出端与第一差分放大器的正极输入端相连，第二差分放大器用于提供正反馈增益至第一差分放大器，第三差分放大器的输出端与第一差分放大器的负极输入端相连，第三差分放大器用于提供负反馈增益至第一差分放大器；

晶振元件的一端连接第二差分放大器的输出端、另一端接地，第二差分放大器的输出端连接第一电容的一端，第一电容的另一端接地，第三差分放大器的输出端连接第二电容的一端，第二电容的另一端接地。

一实施例中，所述第二差分放大器和第三差分放大器反馈至第一差分放大器输入端的总反馈增益G_总为：

其中，G_m1为第一差分放大器的增益，G_m2为第二差分放大器的增益，G_m3为第三差分放大器的增益，R_osc为晶振元件的等效阻抗，ω为角频率，

为第一电容的容抗，

为第二电容的容抗。

一实施例中，所述第一差分放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第六NMOS管；

其中，第一PMOS管的栅极和漏极相连，第一PMOS管的栅极同时与第二差分放大器和第三差分放大器相连，第一PMOS管的源极与电源相连，第一PMOS管的漏极与第一NMOS管的漏极相连，第一NMOS管的栅极与第三差分放大器相连；

第二PMOS管的栅极和漏极相连，第二PMOS管的栅极同时与第二差分放大器和第三差分放大器相连，第二PMOS管的源极与电源相连，第二PMOS管的漏极与第二NMOS管的漏极相连，第二NMOS管的栅极与第二差分放大器相连；

第六NMOS管的漏极同时与第一NMOS管的源极以及第二NMOS管的源极相连，第六NMOS管的栅极与比较反馈模块相连，第六NMOS管的源极接地。

一实施例中，所述第二差分放大器包括第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管；

其中，第三PMOS管的源极连接电源，第三PMOS管的栅极与第一差分放大器相连，第三PMOS管的漏极与第三NMOS管的漏极相连；

第三NMOS管的漏极与栅极相连，第三NMOS管的栅极与第四NMOS管的栅极相连，第三NMOS管的源极接地；

第四PMOS管的源极连接电源，第四PMOS管的栅极与第一差分放大器和第三差分放大器相连，第四PMOS管的漏极与第四NMOS管的漏极连接且同时连接第一差分放大器、晶振元件和第一电容；

第四NMOS管的栅极与第三差分放大器相连，第四NMOS管的源极接地。

一实施例中，所述第三差分放大器包括第三PMOS管、第五PMOS管、第三NMOS管和第五NMOS管，

其中，第三PMOS管的源极连接电源，第三PMOS管的栅极与第一差分放大器相连，第三PMOS管的漏极与第三NMOS管的漏极相连；

第三NMOS管的漏极与栅极相连，第三NMOS管的栅极与第五NMOS管的栅极相连，第三NMOS管的源极接地；

第五PMOS管的源极连接电源，第五PMOS管的栅极与第一差分放大器和第二差分放大器相连，第五PMOS管的漏极与第五NMOS管的漏极相连且同时连接第一差分放大器和第二电容；

第五NMOS管的栅极与第二差分放大器相连，第五NMOS管的源极接地。

一实施例中，所述峰值检测模块包括第七NMOS管、电阻和第三电容；

其中，第七NMOS管的栅极与晶振元件相连，第七NMOS管的漏极连接电源，第七NMOS管的源极连接电阻一端，电阻另一端接地，第七NMOS管的源极连接第三电容一端，第三电容另一端接地，第七NMOS管的源极连接比较反馈模块。

一实施例中，所述比较反馈模块包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第八NMOS管、第九NMOS管和第十NMOS管；

其中，第六PMOS管的源极连接电源，第六PMOS管的栅极连接第七PMOS管的栅极，第六PMOS管的漏极同时连接第八PMOS管的源极和第九PMOS管的源极；

第八PMOS管的栅极连接峰值检测模块，第八PMOS管的漏极连接第八NMOS管的漏极；

第八NMOS管的漏极和栅极相连，第八NMOS管的源极接地，第八NMOS管的栅极连接第九NMOS管的栅极；

第九PMOS管的栅极连接基准电压，第九PMOS管的漏极连接第九NMOS管的漏极同时连接第十NMOS管的栅极，第九NMOS管的源极接地；

第七PMOS管的源极连接电源，第七PMOS管的漏极连接第十NMOS管的漏极且同时连接驱动模块，第十NMOS管的源极接地。

与现有技术相比，本发明具有以下优点：

本发明中的自校准晶振驱动系统可在外部电路外接各种无源晶振的情况下，都能使晶振的振幅稳定在某一固定值，同时也能消除电源、温度及器件老化造成的影响，从而提高了整个电路系统的稳定性和可靠性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的电路图；

图2为本发明一实施例中自校准晶振驱动系统的系统框图；

图3为本发明一实施例中自校准晶振驱动系统的驱动模块的系统框图；

图4为本发明一实施例中自校准晶振驱动系统的驱动模块增益调节的幅频特性图；

图5为本发明一实施例中自校准晶振驱动系统的驱动模块的具体电路图；

图6为本发明一实施例中自校准晶振驱动系统的峰值检测模块的具体电路图；

图7为本发明一实施例中自校准晶振驱动系统的比较反馈模块的具体电路图。

具体实施方式

以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

本发明公开了一种自校准晶振驱动系统，包括：

晶振元件X，用于输出振荡信号；

驱动模块，与晶振元件X相连，用于通过调节正反馈和负反馈的强度以输出维持晶振元件X振荡的增益；

峰值检测模块，与晶振元件X相连，用于对晶振元件X的振荡信号进行峰值检测并输出直流信号；

比较反馈模块，连接峰值检测模块和驱动模块，用于通过分析直流信号来输出调节驱动模块的尾电流的信号从而调节驱动模块的输出增益。

以下结合具体实施例对本发明作进一步说明。

参图2所示，一种自校准晶振驱动系统，包括：

晶振元件X，用于输出振荡信号；

驱动模块100，驱动模块100的fout端口与晶振元件X相连，用于通过调节正反馈和负反馈的强度以输出维持晶振元件X振荡的增益；

峰值检测模块200，峰值检测模块200的fin端口与晶振元件X相连，用于对晶振元件X的振荡信号进行峰值检测并输出直流信号；

比较反馈模块300，比较反馈模块300的Vn端口连接峰值检测模块200的Vout1端口，比较反馈模块300的Vout2端口连接驱动模块100的Vb端口，比较反馈模块300的Vp端口连接基准电压Vref，用于通过分析直流信号来输出调节驱动模块100的尾电流的信号从而调节驱动模块100的输出增益。

参图3所示，驱动模块100包括第一差分放大器110、第二差分放大器120和第三差分放大器130。

其中，第二差分放大器120的输入端和第三差分放大器130的输入端均连接第一差分放大器110的输出端；第二差分放大器120的输出端与第一差分放大器110的正极输入端相连，第二差分放大器120用于提供正反馈增益至第一差分放大器110；第三差分放大器130的输出端与第一差分放大器110的负极输入端相连，第三差分放大器130用于提供负反馈增益至第一差分放大器110。

另外，晶振元件X的一端连接第二差分放大器120的输出端、另一端接地，第二差分放大器120的输出端连接第一电容C1的一端，第一电容C1的另一端接地，第三差分放大器130的输出端连接第二电容C2的一端，第二电容C2的另一端接地。

本实施例中，第二差分放大器120反馈至第一差分放大器110的正反馈增益为

第三差分放大器130反馈至第一差分放大器110的负反馈增益为

第二差分放大器120和第三差分放大器130反馈至第一差分放大器110输入端的总反馈增益G_总为：

其中，G_m1为第一差分放大器110的增益，G_m2为第二差分放大器120的增益，G_m3为第三差分放大器130的增益，R_osc为晶振元件X的等效阻抗，ω为角频率，

为第一电容C1的容抗，

为第二电容C2的容抗。

从总反馈增益G_总的计算公式中可以看出，第二差分放大器120反馈的正反馈增益大于第三差分放大器130反馈的负反馈增益，则总反馈增益G_总为正反馈，第二差分放大器120反馈的正反馈增益小于第三差分放大器130反馈的负反馈增益，则总反馈增益G_总为负反馈。

另外，在晶振元件X的谐振频率上，R_osc远远大于

使得

近似等于

同时

得出

可以看出只要G_m2大于G_m3，系统总反馈增益即呈现正反馈；在远离晶振元件X的谐振频率上，R_osc为绝对值较小的感抗或容抗，

的值较小，系统总反馈增益呈现负反馈。

同时，本系统整体的波特图体现为在谐振频率上有一个带宽很窄的正反馈，其余频率上与一般负反馈电路无异，电路会在该晶振元件X的谐振频率上振荡，晶振元件X的振幅与谐振时的正反馈的强度有关，正反馈的增益越大，振幅也就越大。

通过改变第一差分放大器110的尾电流以改变整个反馈环路的增益，第二差分放大器120的幅频特性参图4所示，本系统中晶振元件X的振荡频率在驱动模块传递函数的过渡带上，增加尾电流，就能使系统的带宽变宽，振荡频率距通频带越近，增益越大；反之，尾电流越小，带宽越窄，增益也就越小；第二差分放大器120和第三差分放大器130的增益的相对大小也是用带宽控制，第二差分放大器120放大的电流较大，带宽也相对较宽。

参图5所示，第一差分放大器110具体包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和第六NMOS管MN6。

其中，第一PMOS管MP1的栅极和漏极相连，第一PMOS管MP1的栅极同时与第二差分放大器120和第三差分放大器130相连，第一PMOS管MP1的源极与电源相连，第一PMOS管MP1的漏极与第一NMOS管MN1的漏极相连，第一NMOS管MN1的栅极与第三差分放大器130相连。

第二PMOS管MP2的栅极和漏极相连，第二PMOS管MP2的栅极同时与第二差分放大器120和第三差分放大器130相连，第二PMOS管MP2的源极与电源相连，第二PMOS管MP2的漏极与第二NMOS管MN2的漏极相连，第二NMOS管MN2的栅极与第二差分放大器120相连。

第六NMOS管MN6的漏极同时与第一NMOS管MN1的源极以及第二NMOS管MN2的源极相连，第六NMOS管MN6的栅极连接Vb端口并通过Vb端口连接比较反馈模块300的Vout2端口，第六NMOS管MN6的源极接地。

参图5所示，第二差分放大器120由第一模块123和第二模块121组成，第一模块123具体包括第三PMOS管MP3和第三NMOS管MN3，第二模块121具体包括第四PMOS管MP4和第四NMOS管MN4。

其中，第三PMOS管MP3的源极连接电源，第三PMOS管MP3的栅极与第一差分放大器110相连，具体的，第三PMOS管MP3的栅极与第一PMOS管MP1的栅极相连，第三PMOS管MP3的漏极与第三NMOS管NM3的漏极相连。

第三NMOS管NM3的漏极与栅极相连，第三NMOS管NM3的栅极与第四NMOS管NM4的栅极相连，第三NMOS管NM3的源极接地。

第四PMOS管PM4的源极连接电源，第四PMOS管PM4的栅极与第一差分放大器110和第三差分放大器130相连，具体的，第四PMOS管PM4的栅极与第二PMOS管MP2栅极相连，第四PMOS管PM4的漏极与第四NMOS管NM4的漏极连接且同时连接第一差分放大器110、晶振元件X和第一电容C1，第四PMOS管PM4的漏极与第二NMOS管MN2的栅极连接，第四PMOS管PM4的漏极连接Fout端口并通过Fout端口连接晶振元件X和峰值检测模块200的fin端口，第四NMOS管NM4的栅极与第三差分放大器130相连，第四NMOS管NM4的源极接地。

参图5所示，第三差分放大器130由第一模块123和第三模块131组成，第一模块123包括第三PMOS管MP3和第三NMOS管MN3，第三模块131包括第五PMOS管MP5和第五NMOS管MN5。

其中，第三PMOS管MP3的源极连接电源，第三PMOS管MP3的栅极与第一差分放大器110相连，具体的，第三PMOS管MP3的栅极与第一PMOS管MP1的栅极相连，第三PMOS管MP3的漏极与第三NMOS管NM3的漏极相连。

第三NMOS管NM3的漏极与栅极相连，第三NMOS管NM3的栅极与第五NMOS管NM5的栅极相连，第三NMOS管NM3的源极接地。

第五PMOS管MP5的源极连接电源，第五PMOS管MP5的栅极与第一差分放大器110和第二差分放大器120相连，具体的，第五PMOS管MP5的栅极与第四PMOS管PM4的栅极以及第二PMOS管MP2栅极相连，第五PMOS管MP5的漏极与第五NMOS管NM5的漏极相连且同时连接第一差分放大器110和第二电容C2，具体的，第五PMOS管MP5的漏极与第一NMOS管MN1的栅极相连。

第五NMOS管NM5的栅极与第二差分放大器120相连，具体的，第五NMOS管NM5的栅极与第四NMOS管NM4的栅极相连，第五NMOS管NM5的源极接地。

参图6所示，峰值检测模块200包括第七NMOS管MN7、电阻R和第三电容C3。

其中，第七NMOS管MN7的栅极连接fin端口并通过fin端口连接晶振元件X和驱动模块100的fout端口，第七NMOS管MN7的漏极连接电源，第七NMOS管MN7的源极连接Vout1端口并通过Vout1端口连接比较反馈模块300的Vn端口，第七NMOS管MN7的源极连接电阻R一端，电阻R另一端接地，第七NMOS管MN7的源极连接第三电容C3一端，第三电容C3另一端接地。

晶振元件X起振后的振荡波形通过峰值检测模块200进行峰值检测，通过源跟随器检波，第七NMOS管MN7的栅极连接晶振元件X的振荡脚，不会消耗振荡口上额外的电流，第七NMOS管MN7的上拉电流较大，电阻R的下拉电流很小，fin端口上的电压快速上升，Vout1端口上的电压随之快速上升，fin端口上的电压快速下降，Vout1端口上的电压下降缓慢，Vout1端口上的电压可长时间维持在fin端口上的高压峰值从而形成直流信号，从而实现峰值检测的功能。

参图7所示，比较反馈模块300包括第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10。

其中，第六PMOS管MP6的源极连接电源，第六PMOS管MP6的栅极连接第七PMOS管MP7的栅极并悬空，第六PMOS管MP6的漏极同时连接第八PMOS管MP8的源极和第九PMOS管MP9的源极。

第八PMOS管MP8的栅极连接Vn端口，并通过Vn端口连接峰值检测模块200，第八PMOS管MP8的漏极连接第八NMOS管MN8的漏极。

第八NMOS管MN8的漏极和栅极相连，第八NMOS管MN8的源极接地，第八NMOS管MN8的栅极连接第九NMOS管MN9的栅极。

第九PMOS管MP9的栅极连接Vp端口并通过Vp端口连接基准电压Vref，第九PMOS管MP9的漏极连接第九NMOS管MN9的漏极同时连接第十NMOS管MN10的栅极，第九NMOS管MN9的源极接地。

第七PMOS管MP7的源极连接电源，第七PMOS管MP7的漏极连接第十NMOS管MN10的漏极且同时连接Vout2端口，并通过Vout2端口连接驱动模块100的Vb端口，第十NMOS管MN10的源极接地。

通过比较反馈模块300将峰值检测后的直流信号与基准电压Vref进行比较，继而输出信号以调节第一差分放大器110的尾电流，从而调节驱动模块100的输出增益。

由以上技术方案可以看出，本发明具有以下有益效果：

本发明中的自校准晶振驱动系统可在外部电路外接各种无源晶振的情况下，都能使晶振的振幅稳定在某一固定值，同时也能消除电源、温度及器件老化造成的影响，从而提高了整个电路系统的稳定性和可靠性。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种自校准晶振驱动系统，其特征在于，所述自校准晶振驱动系统包括：

晶振元件，用于输出振荡信号；

驱动模块，与晶振元件相连，用于通过调节正反馈和负反馈的强度以输出维持晶振元件振荡的增益；

峰值检测模块，与晶振元件相连，用于对晶振元件的振荡信号进行峰值检测并输出直流信号；

比较反馈模块，连接峰值检测模块和驱动模块，用于通过分析直流信号来输出调节驱动模块的尾电流的信号从而调节驱动模块的输出增益。

2.根据权利要求1所述的自校准晶振驱动系统，其特征在于，所述驱动模块包括第一差分放大器、第二差分放大器和第三差分放大器；

其中，第二差分放大器的输入端和第三差分放大器的输入端均连接第一差分放大器的输出端，第二差分放大器的输出端与第一差分放大器的正极输入端相连，第二差分放大器用于提供正反馈增益至第一差分放大器，第三差分放大器的输出端与第一差分放大器的负极输入端相连，第三差分放大器用于提供负反馈增益至第一差分放大器；

晶振元件的一端连接第二差分放大器的输出端、另一端接地，第二差分放大器的输出端连接第一电容的一端，第一电容的另一端接地，第三差分放大器的输出端连接第二电容的一端，第二电容的另一端接地。

3.根据权利要求2所述的自校准晶振驱动系统，其特征在于，所述第二差分放大器和第三差分放大器反馈至第一差分放大器输入端的总反馈增益G_总为：

其中，G_m1为第一差分放大器的增益，G_m2为第二差分放大器的增益，G_m3为第三差分放大器的增益，R_osc为晶振元件的等效阻抗，ω为角频率，

为第一电容的容抗，

为第二电容的容抗。

4.根据权利要求2所述的自校准晶振驱动系统，其特征在于，所述第一差分放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第六NMOS管；

其中，第一PMOS管的栅极和漏极相连，第一PMOS管的栅极同时与第二差分放大器和第三差分放大器相连，第一PMOS管的源极与电源相连，第一PMOS管的漏极与第一NMOS管的漏极相连，第一NMOS管的栅极与第三差分放大器相连；

第二PMOS管的栅极和漏极相连，第二PMOS管的栅极同时与第二差分放大器和第三差分放大器相连，第二PMOS管的源极与电源相连，第二PMOS管的漏极与第二NMOS管的漏极相连，第二NMOS管的栅极与第二差分放大器相连；

第六NMOS管的漏极同时与第一NMOS管的源极以及第二NMOS管的源极相连，第六NMOS管的栅极与比较反馈模块相连，第六NMOS管的源极接地。

5.根据权利要求2所述的自校准晶振驱动系统，其特征在于，所述第二差分放大器包括第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管；

其中，第三PMOS管的源极连接电源，第三PMOS管的栅极与第一差分放大器相连，第三PMOS管的漏极与第三NMOS管的漏极相连；

第三NMOS管的漏极与栅极相连，第三NMOS管的栅极与第四NMOS管的栅极相连，第三NMOS管的源极接地；

第四PMOS管的源极连接电源，第四PMOS管的栅极与第一差分放大器和第三差分放大器相连，第四PMOS管的漏极与第四NMOS管的漏极连接且同时连接第一差分放大器、晶振元件和第一电容；

第四NMOS管的栅极与第三差分放大器相连，第四NMOS管的源极接地。

6.根据权利要求2所述的自校准晶振驱动系统，其特征在于，所述第三差分放大器包括第三PMOS管、第五PMOS管、第三NMOS管和第五NMOS管，

其中，第三PMOS管的源极连接电源，第三PMOS管的栅极与第一差分放大器相连，第三PMOS管的漏极与第三NMOS管的漏极相连；

第三NMOS管的漏极与栅极相连，第三NMOS管的栅极与第五NMOS管的栅极相连，第三NMOS管的源极接地；

第五PMOS管的源极连接电源，第五PMOS管的栅极与第一差分放大器和第二差分放大器相连，第五PMOS管的漏极与第五NMOS管的漏极相连且同时连接第一差分放大器和第二电容；

第五NMOS管的栅极与第二差分放大器相连，第五NMOS管的源极接地。

7.根据权利要求1所述的自校准晶振驱动系统，其特征在于，所述峰值检测模块包括第七NMOS管、电阻和第三电容；

其中，第七NMOS管的栅极与晶振元件相连，第七NMOS管的漏极连接电源，第七NMOS管的源极连接电阻一端，电阻另一端接地，第七NMOS管的源极连接第三电容一端，第三电容另一端接地，第七NMOS管的源极连接比较反馈模块。

8.根据权利要求1所述的自校准晶振驱动系统，其特征在于，所述比较反馈模块包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第八NMOS管、第九NMOS管和第十NMOS管；

其中，第六PMOS管的源极连接电源，第六PMOS管的栅极连接第七PMOS管的栅极，第六PMOS管的漏极同时连接第八PMOS管的源极和第九PMOS管的源极；

第八PMOS管的栅极连接峰值检测模块，第八PMOS管的漏极连接第八NMOS管的漏极；

第八NMOS管的漏极和栅极相连，第八NMOS管的源极接地，第八NMOS管的栅极连接第九NMOS管的栅极；

第九PMOS管的栅极连接基准电压，第九PMOS管的漏极连接第九NMOS管的漏极同时连接第十NMOS管的栅极，第九NMOS管的源极接地；

第七PMOS管的源极连接电源，第七PMOS管的漏极连接第十NMOS管的漏极且同时连接驱动模块，第十NMOS管的源极接地。

Images