CN112511113B - 带有零点补偿的跨导放大器 - Google Patents
带有零点补偿的跨导放大器 Download PDFInfo
- Publication number
- CN112511113B CN112511113B CN202110150756.4A CN202110150756A CN112511113B CN 112511113 B CN112511113 B CN 112511113B CN 202110150756 A CN202110150756 A CN 202110150756A CN 112511113 B CN112511113 B CN 112511113B
- Authority
- CN
- China
- Prior art keywords
- tube
- electrode
- pmos tube
- resistor
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Abstract
本发明提供了一种带有零点补偿的跨导放大器,包括:预放大模块,其内部电路具有用于环路补偿的零点,用于将输入电压放大为误差电压;跨导中间级模块,其用于将所述预放大模块的误差电压转为误差电流;推挽输出模块,其用于将所述跨导中间级模块输出的误差电流推挽输出。本发明通过在跨接电阻上并联电容,在预放大模块中引入了用于环路补偿的零点,能够提高线性度,引入共模噪声,便于在DC‑DC电压模降压芯片中作内部补偿,避免电路震荡;此外,跨导中间级模块中还具有自偏置的负反馈结构,能够提高大信号下的响应速度。
Description
技术领域
本发明涉及集成电路设计及应用领域,特别是涉及一种带有零点补偿的跨导放大器。
背景技术
DC-DC芯片用于将直流电源转换为其他电压等级的直流电源,能在转换后实现升压或降压输出,其普遍应用于通信、工业自动化、电力控制、轨道交通、矿业及军工等行业,具有良好的发展前景。
目前,现有的DC-DC芯片根据其补偿方式主要可分为外接补偿和内部补偿。在采用内部补偿的DC-DC芯片中,一般在整个环路中将补偿放在误差放大器的输出端,以维持环路的稳定性。其多数为添加type II型补偿,需要引入零极点,且与电阻串联的电容需设为远大于独立电容。
然而,上述补偿方法的问题在于,控制环路的带宽易影响瞬态的响应速度,同时还需要精确控制环路的相位裕度使电路避免震荡。这对DC-DC芯片的放大器电路设计提出了较大挑战。
因此,有必要提出一种新的带有零点补偿的跨导放大器,解决上述问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种带有零点补偿的跨导放大器,用于解决现有技术中DC-DC芯片电路瞬态响应速度易受影响且易发生震荡的问题。
为实现上述目的及其它相关目的,本发明提供了一种带有零点补偿的跨导放大器,其特征在于,包括:
预放大模块,其内部电路具有用于环路补偿的零点,用于将输入电压放大为误差电压;
跨导中间级模块,其用于将所述预放大模块的误差电压转为误差电流;
推挽输出模块,其用于将所述跨导中间级模块输出的误差电流推挽输出。
作为本发明的一种可选方案,所述预放大模块为全差分结构且增益为负的反相放大器。
作为本发明的一种可选方案,所述预放大模块包括:第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻、第二电阻、第三电阻、第四电阻和第一电容;
所述第三PMOS管的栅极连接反馈电压,所述第三PMOS管的源极连接所述第一PMOS管的漏极;
所述第一PMOS管的源极连接所述第二PMOS管的源极,所述第一PMOS管的栅极连接所述第二PMOS管的栅极并连接偏置电压VBP1;
所述第二PMOS管的漏极连接所述第四PMOS管的源极;
所述第四PMOS管的栅极连接参考电压;
所述第四电阻的一端接地,另一端连接所述第二电阻、所述第三电阻的一端,所述第二电阻的另一端连接所述第三PMOS管的漏极,所述第三电阻的另一端连接所述第四PMOS管的漏极;
所述第一PMOS管的源极和所述第二PMOS管的源极连接电源端;
所述第一电阻的一端连接所述第三PMOS管的源极,另一端连接所述第四PMOS管的源极,所述第一电容与所述第一电阻并联。
作为本发明的一种可选方案,所述零点为:
上式中,fz为零点,R1为第一电阻的阻值,C1为第一电容的电容值。
作为本发明的一种可选方案,所述跨导中间级模块包括:偏置电流源、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第二电容、第三电容、第五电阻和第六电阻;
所述第五PMOS管的栅极连接所述第四PMOS管的漏极,所述第五PMOS管的漏极连接所述第三NMOS管的漏极;
所述第六PMOS管的栅极连接所述第三PMOS管的漏极,所述第六PMOS管的漏极连接所述第四NMOS管的漏极;
所述偏置电流源的一端连接电源端,另一端连接所述第五PMOS管的源极和所述第六PMOS管的源极;
所述第七PMOS管的源极连接电源端,所述第七PMOS管的栅极连接所述第八PMOS管的栅极并连接偏置电压VBP2,所述第七PMOS管的漏极连接所述第一NMOS管的漏极;
所述第八PMOS管的源极连接电源端,所述第八PMOS管的漏极连接所述第二NMOS管的漏极;
所述第一NMOS管的栅极连接所述第二NMOS管的栅极并连接偏置电压VBN1,所述第一NMOS管的源极连接所述第三NMOS管的漏极;
所述第二NMOS管的源极连接所述第四NMOS管的漏极;
所述第三NMOS管的栅极连接所述第一NMOS管的漏极,所述第三NMOS管的源极接地;
所述第四NMOS管的源极接地;
所述第七NMOS管的栅极连接所述第一NMOS管的漏极,所述第七NMOS管的源极接地;
所述第二电容的一端连接所述第七NMOS管的栅极,另一端接地;
所述第九PMOS管的漏极连接所述第七NMOS管的漏极,所述第九PMOS管的源极连接电源端;
所述第五电阻的一端连接所述第九PMOS管的源极,另一端连接所述第十PMOS管的源极;
所述第十PMOS管的漏极连接所述第九PMOS管的栅极,所述第十PMOS管的栅极连接偏置电压VBP3;
所述第十一PMOS管的源极连接所述第九PMOS管的栅极,所述第十一PMOS管的栅极连接所述第七NMOS管的漏极,所述第十一PMOS管的漏极接地;
所述第五NMOS管的漏极连接电源端,所述第五NMOS管的栅极连接所述第二NMOS管的漏极,所述第五NMOS管的源极连接所述第四NMOS管的栅极;
所述第三电容的一端连接所述第五NMOS管的栅极,另一端接地;
所述第六NMOS管的漏极连接所述第四NMOS管的栅极,所述第六NMOS管的栅极连接偏置电压VBN2;
所述第六电阻的一端连接所述第六NMOS管的源极,另一端接地。
作为本发明的一种可选方案,所述第一NMOS管与所述第三NMOS管连接为自偏置的负反馈结构。
作为本发明的一种可选方案,所述推挽输出模块包括:第十二PMOS管、第八NMOS管、第七电阻、第八电阻、第四电容和第五电容;
所述第十二PMOS管的源极连接电源端,所述第十二PMOS管的漏极连接推挽输出端;
所述第七电阻的一端连接所述第十一PMOS管的源极,另一端连接所述第十二PMOS管的栅极;
所述第四电容的一端连接所述第十二PMOS管的源极,另一端连接所述第十二PMOS管的栅极;
所述第八NMOS管的源极接地,所述第八NMOS管的漏极连接推挽输出端;
所述第八电阻的一端连接所述第五NMOS管的源极,另一端连接所述第八NMOS管的栅极;
所述第五电容的一端连接所述第八NMOS管的源极,另一端连接所述第八NMOS管的栅极。
本发明还提供了一种DC-DC芯片,其特征在于,包括如本发明所述的带有零点补偿的跨导放大器。
作为本发明的一种可选方案,所述DC-DC芯片包括1A DC-DC电压模降压芯片。
如上所述,本发明提供一种带有零点补偿的跨导放大器,具有以下有益效果:
本发明通过在跨接电阻上并联电容,在预放大模块中引入了用于环路补偿的零点,能够提高线性度,引入共模噪声,便于在DC-DC电压模降压芯片中作内部补偿,避免电路震荡;此外,跨导中间级模块中还具有自偏置的负反馈结构,能够提高大信号下的响应速度。
附图说明
图1显示为本发明实施例中提供的带有零点补偿的跨导放大器的电路示意图。
图2显示为本发明实施例中跨导放大器的输入电压和输出电流随时间变化关系图。
图3显示为本发明实施例中跨导放大器在不同频率条件下的跨导稳定性示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3,需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
请参阅图1,本实施例提供了一种带有零点补偿的跨导放大器,其特征在于,包括:
预放大模块,其内部电路具有用于环路补偿的零点,用于将输入电压放大为误差电压;
跨导中间级模块,其用于将所述预放大模块的误差电压转为误差电流;
推挽输出模块,其用于将所述跨导中间级模块输出的误差电流推挽输出。
作为示例,如图1所示,所述预放大模块为全差分结构且增益为负的反相放大器。可选地,所述预放大模块包括:第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一电容C1;
所述第三PMOS管MP3的栅极连接反馈电压FB,所述第三PMOS管MP3的源极连接所述第一PMOS管MP1的漏极;
所述第一PMOS管MP1的源极连接所述第二PMOS管MP2的源极,所述第一PMOS管MP1的栅极连接所述第二PMOS管MP2的栅极并连接偏置电压VBP1;
所述第二PMOS管MP2的漏极连接所述第四PMOS管MP4的源极;
所述第四PMOS管MP4的栅极连接参考电压Vref;
所述第四电阻R4的一端接地,另一端连接所述第二电阻R2、所述第三电阻R3的一端,所述第二电阻R2的另一端连接所述第三PMOS管MP3的漏极,所述第三电阻R3的另一端连接所述第四PMOS管MP4的漏极;
所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极连接电源端VDD;
所述第一电阻R1的一端连接所述第三PMOS管MP3的源极,另一端连接所述第四PMOS管MP4的源极,所述第一电容C1与所述第一电阻R1并联。
本实施例通过在所述第三PMOS管MP3和所述第四PMOS管MP4的源极之间跨接所述第一电阻R1,创造了一个零点fz,提高了预放大模块的线性度,用于环路补偿,以便于在DC-DC芯片中作内部补偿。所述预放大模块为全差分结构且增益为负的反相放大器,所述第一电阻R1跨接在输入对管的所述第三PMOS管MP3和所述第四PMOS管MP4的源极之间,源极电阻负反馈,可以提高线性度,为电流源引入差模噪声。该零点为在DC-DC电压模降压芯片的带宽内引入的低频零点,置于LC谐振极点附近。
作为示例,所述零点fz为:
上式中,fz为零点,R1为第一电阻R1的阻值,C1为第一电容C1的电容值。
作为示例,如图1所示,所述跨导中间级模块包括:偏置电流源Ibias、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第二电容C2、第三电容C3、第五电阻R5和第六电阻R6;
所述第五PMOS管MP5的栅极连接所述第四PMOS管MP4的漏极,所述第五PMOS管MP5的漏极连接所述第三NMOS管MN3的漏极;
所述第六PMOS管MP6的栅极连接所述第三PMOS管MP3的漏极,所述第六PMOS管MP6的漏极连接所述第四NMOS管MN4的漏极;
所述偏置电流源Ibias的一端连接电源端VDD,另一端连接所述第五PMOS管MP5的源极和所述第六PMOS管MP6的源极;
所述第七PMOS管MP7的源极连接电源端VDD,所述第七PMOS管MP7的栅极连接所述第八PMOS管MP8的栅极并连接偏置电压VBP2,所述第七PMOS管MP7的漏极连接所述第一NMOS管MN1的漏极;
所述第八PMOS管MP8的源极连接电源端VDD,所述第八PMOS管MP8的漏极连接所述第二NMOS管MN2的漏极;
所述第一NMOS管MN1的栅极连接所述第二NMOS管MN2的栅极并连接偏置电压VBN1,所述第一NMOS管MN1的源极连接所述第三NMOS管MN3的漏极;
所述第二NMOS管MN2的源极连接所述第四NMOS管MN4的漏极;
所述第三NMOS管MN3的栅极连接所述第一NMOS管MN1的漏极,所述第三NMOS管MN3的源极接地;
所述第四NMOS管MN4的源极接地;
所述第七NMOS管MN7的栅极连接所述第一NMOS管MN1的漏极,所述第七NMOS管MN7的源极接地;
所述第二电容C2的一端连接所述第七NMOS管MN7的栅极,另一端接地;
所述第九PMOS管MP9的漏极连接所述第七NMOS管MN7的漏极,所述第九PMOS管MP9的源极连接电源端VDD;
所述第五电阻R5的一端连接所述第九PMOS管MP9的源极,另一端连接所述第十PMOS管MP10的源极;
所述第十PMOS管MP10的漏极连接所述第九PMOS管MP9的栅极,所述第十PMOS管MP10的栅极连接偏置电压VBP3;
所述第十一PMOS管MP11的源极连接所述第九PMOS管MP9的栅极,所述第十一PMOS管MP11的栅极连接所述第七NMOS管MN7的漏极,所述第十一PMOS管MP11的漏极接地;
所述第五NMOS管MN5的漏极连接电源端,所述第五NMOS管MN5的栅极连接所述第二NMOS管MN2的漏极,所述第五NMOS管MN5的源极连接所述第四NMOS管MN4的栅极;
所述第三电容C3的一端连接所述第五NMOS管MN5的栅极,另一端接地;
所述第六NMOS管MN6的漏极连接所述第四NMOS管MN4的栅极,所述第六NMOS管MN6的栅极连接偏置电压VBN2;
所述第六电阻R6的一端连接所述第六NMOS管MN6的源极,另一端接地。
作为示例,如图1所示,在本实施例提供的跨导中间级模块中,将所述预放大模块所输出的误差电压转为误差电流,再转为电压信号。所述跨导中间级模块可以为环路提供较大的增益。其中,所述第一NMOS管MN1与所述第三NMOS管MN3连接为自偏置的负反馈结构,可以大幅提高电路在大信号条件下的响应速度。
作为示例,如图1所示,所述推挽输出模块包括:第十二PMOS管MP12、第八NMOS管MN8、第七电阻R7、第八电阻R8、第四电容C4和第五电容C5;
所述第十二PMOS管MP12的源极连接电源端,所述第十二PMOS管MP12的漏极连接推挽输出端;
所述第七电阻R7的一端连接所述第十一PMOS管MP11的源极,另一端连接所述第十二PMOS管MP12的栅极;
所述第四电容C4的一端连接所述第十二PMOS管MP12的源极,另一端连接所述第十二PMOS管MP12的栅极;
所述第八NMOS管MN8的源极接地,所述第八NMOS管MN8的漏极连接推挽输出端I_GM;
所述第八电阻R8的一端连接所述第五NMOS管MN5的源极,另一端连接所述第八NMOS管MN8的栅极;
所述第五电容C5的一端连接所述第八NMOS管MN8的源极,另一端连接所述第八NMOS管MN8的栅极。
所述推挽输出模块通过引入带有第七电阻R7、第八电阻R8、第四电容C4和第五电容C5的推挽输出结构,具有滤波输出的作用。
本实施例提供的跨导放大器通过跨接第一电阻R1,引入了零点,便于DC-DC芯片的内部补偿,从而提高了预放大模块的线性度。如图2所示,是本实施例跨导放大器的跨导随时间变化关系图,其中,横坐标为时间,纵坐标分别为输入电压值和输出电流值,根据输入电压值和输出电流值可以得到该跨导放大器的跨导。从图2中可以看出,本实施例的跨导放大器的预放大级线性度良好,且随时间变化时瞬态响应速度快。如图3所示,是本实施例跨导放大器不同频率下的跨导稳定性,其中,横坐标为频率,纵坐标分别为按相位表示的电压以及按强度表示的电压。从图3中可以看出,本实施例跨导放大器在较宽频率频段内都具有较好的稳定性。
本实施例还提供了一种DC-DC芯片,其特征在于,包括如本发明所述的带有零点补偿的跨导放大器。可选地,所述DC-DC芯片包括1A DC-DC电压模降压芯片。本实施例中提供的带有零点补偿的跨导放大器可以在1A DC-DC电压模降压芯片中内部补偿,引入共模噪声,提高线性度,避免电路震荡,提高大信号下的响应速度。
综上所述,本发明提供了一种带有零点补偿的跨导放大器,包括:预放大模块,其内部电路具有用于环路补偿的零点,用于将输入电压放大为误差电压;跨导中间级模块,其用于将所述预放大模块的误差电压转为误差电流;推挽输出模块,其用于将所述跨导中间级模块输出的误差电流推挽输出。本发明通过在跨接电阻上并联电容,在预放大模块中引入了用于环路补偿的零点,能够提高线性度,引入共模噪声,便于在DC-DC电压模降压芯片中作内部补偿,避免电路震荡;此外,跨导中间级模块中还具有自偏置的负反馈结构,能够提高大信号下的响应速度。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (4)
1.一种带有零点补偿的跨导放大器,其特征在于,包括:
预放大模块,其内部电路具有用于环路补偿的零点,用于将输入电压放大为误差电压;
跨导中间级模块,其用于将所述预放大模块的误差电压转为误差电流;
推挽输出模块,其用于将所述跨导中间级模块输出的误差电流推挽输出;所述预放大模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻、第二电阻、第三电阻、第四电阻和第一电容;
所述第三PMOS管的栅极连接反馈电压,所述第三PMOS管的源极连接所述第一PMOS管的漏极;
所述第一PMOS管的源极连接所述第二PMOS管的源极,所述第一PMOS管的栅极连接所述第二PMOS管的栅极并连接偏置电压VBP1;
所述第二PMOS管的漏极连接所述第四PMOS管的源极;
所述第四PMOS管的栅极连接参考电压;
所述第四电阻的一端接地,另一端连接所述第二电阻、所述第三电阻的一端,所述第二电阻的另一端连接所述第三PMOS管的漏极,所述第三电阻的另一端连接所述第四PMOS管的漏极;
所述第一PMOS管的源极和所述第二PMOS管的源极连接电源端;
上式中,fz为零点,R1为第一电阻的阻值,C1为第一电容的电容值;
所述跨导中间级模块包括偏置电流源、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第二电容、第三电容、第五电阻和第六电阻;
所述第五PMOS管的栅极连接所述第四PMOS管的漏极,所述第五PMOS管的漏极连接所述第三NMOS管的漏极;
所述第六PMOS管的栅极连接所述第三PMOS管的漏极,所述第六PMOS管的漏极连接所述第四NMOS管的漏极;
所述偏置电流源的一端连接电源端,另一端连接所述第五PMOS管的源极和所述第六PMOS管的源极;
所述第七PMOS管的源极连接电源端,所述第七PMOS管的栅极连接所述第八PMOS管的栅极并连接偏置电压VBP2,所述第七PMOS管的漏极连接所述第一NMOS管的漏极;
所述第八PMOS管的源极连接电源端,所述第八PMOS管的漏极连接所述第二NMOS管的漏极;
所述第一NMOS管的栅极连接所述第二NMOS管的栅极并连接偏置电压VBN1,所述第一NMOS管的源极连接所述第三NMOS管的漏极;
所述第二NMOS管的源极连接所述第四NMOS管的漏极;
所述第三NMOS管的栅极连接所述第一NMOS管的漏极,所述第三NMOS管的源极接地;
所述第四NMOS管的源极接地;
所述第七NMOS管的栅极连接所述第一NMOS管的漏极,所述第七NMOS管的源极接地;
所述第二电容的一端连接所述第七NMOS管的栅极,另一端接地;
所述第九PMOS管的漏极连接所述第七NMOS管的漏极,所述第九PMOS管的源极连接电源端;
所述第五电阻的一端连接所述第九PMOS管的源极,另一端连接所述第十PMOS管的源极;
所述第十PMOS管的漏极连接所述第九PMOS管的栅极,所述第十PMOS管的栅极连接偏置电压VBP3;
所述第十一PMOS管的源极连接所述第九PMOS管的栅极,所述第十一PMOS管的栅极连接所述第七NMOS管的漏极,所述第十一PMOS管的漏极接地;
所述第五NMOS管的漏极连接电源端,所述第五NMOS管的栅极连接所述第二NMOS管的漏极,所述第五NMOS管的源极连接所述第四NMOS管的栅极;
所述第三电容的一端连接所述第五NMOS管的栅极,另一端接地;
所述第六NMOS管的漏极连接所述第四NMOS管的栅极,所述第六NMOS管的栅极连接偏置电压VBN2;
所述第六电阻的一端连接所述第六NMOS管的源极,另一端接地;所述第一NMOS管与所述第三NMOS管连接为自偏置的负反馈结构。
2.根据权利要求1所述的带有零点补偿的跨导放大器,其特征在于,所述推挽输出模块包括:第十二PMOS管、第八NMOS管、第七电阻、第八电阻、第四电容和第五电容;
所述第十二PMOS管的源极连接电源端,所述第十二PMOS管的漏极连接推挽输出端;
所述第七电阻的一端连接所述第十一PMOS管的源极,另一端连接所述第十二PMOS管的栅极;
所述第四电容的一端连接所述第十二PMOS管的源极,另一端连接所述第十二PMOS管的栅极;
所述第八NMOS管的源极接地,所述第八NMOS管的漏极连接推挽输出端;
所述第八电阻的一端连接所述第五NMOS管的源极,另一端连接所述第八NMOS管的栅极;
所述第五电容的一端连接所述第八NMOS管的源极,另一端连接所述第八NMOS管的栅极。
3.一种DC-DC芯片,其特征在于,包括如权利要求1或2任一项所述的带有零点补偿的跨导放大器。
4.根据权利要求3所述的DC-DC芯片,其特征在于,所述DC-DC芯片包括1A DC-DC电压模降压芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110150756.4A CN112511113B (zh) | 2021-02-04 | 2021-02-04 | 带有零点补偿的跨导放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110150756.4A CN112511113B (zh) | 2021-02-04 | 2021-02-04 | 带有零点补偿的跨导放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112511113A CN112511113A (zh) | 2021-03-16 |
CN112511113B true CN112511113B (zh) | 2021-05-14 |
Family
ID=74952844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110150756.4A Active CN112511113B (zh) | 2021-02-04 | 2021-02-04 | 带有零点补偿的跨导放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112511113B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116388713A (zh) * | 2023-03-31 | 2023-07-04 | 杭州晶丰明源半导体有限公司 | 一种误差放大器及电源 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973605B2 (en) * | 2008-09-15 | 2011-07-05 | Mediatek Singapore Pte. Ltd. | Three-stage frequency-compensated operational amplifier for driving large capacitive loads |
CN101917169B (zh) * | 2010-08-05 | 2013-02-27 | 复旦大学 | 高带宽低功耗频率补偿三级运算放大器 |
CN105305970B (zh) * | 2015-11-19 | 2018-03-09 | 重庆大学 | 一种低功耗动态跨导补偿Class‑AB音频功率放大器 |
CN107196612B (zh) * | 2017-05-22 | 2019-07-02 | 电子科技大学 | 一种具有高增益特性的推挽放大器 |
-
2021
- 2021-02-04 CN CN202110150756.4A patent/CN112511113B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112511113A (zh) | 2021-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10019023B2 (en) | Low-dropout linear regulator with super transconductance structure | |
Figueiredo et al. | A two-stage fully differential inverter-based self-biased CMOS amplifier with high efficiency | |
CN108776506B (zh) | 一种高稳定性的低压差线性稳压器 | |
US7973605B2 (en) | Three-stage frequency-compensated operational amplifier for driving large capacitive loads | |
KR100588339B1 (ko) | 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로 | |
CN111338413B (zh) | 一种高电源抑制比的低压差线性稳压器 | |
US8427122B2 (en) | Enhancement of power supply rejection for operational amplifiers and voltage regulators | |
CN110320963A (zh) | 低压差线性稳压电路 | |
CN105573396A (zh) | 一种低压差线性稳压器电路 | |
CN111162739A (zh) | 一种宽线性输入范围的跨导运算放大器 | |
CN111290460B (zh) | 一种高电源抑制比快速瞬态响应的低压差线性稳压器 | |
TW201439709A (zh) | 補償模組及電壓調整器 | |
CN112511113B (zh) | 带有零点补偿的跨导放大器 | |
CN101609345B (zh) | 一种线性电压调节器 | |
CN111030610A (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
CN115639874A (zh) | 一种ldo电路以及电子电路 | |
CN113595513B (zh) | 一种利用反馈结构降低运算放大器失调电压的方法 | |
CN115001407A (zh) | 一种三级运放有源网络米勒补偿电路 | |
CN115328252B (zh) | 运放电路及ldo电路 | |
CN113809998A (zh) | 一种折叠式共源共栅运算放大器及电子设备 | |
CN1795608A (zh) | 跨导体电路中的改进或关于跨导体电路的改进 | |
KR20060090032A (ko) | 교차 연결된 트랜지스터를 이용하는 초광대역 필터 | |
CN114077272B (zh) | 一种射频功率整流器电路 | |
Sarkar et al. | Design of a 2 mW power, 112 dB gain-boosted, folded cascode amplifier in 0.18 µm process | |
CN117452998B (zh) | 前馈零点稳定性补偿的pmos功率管ldo电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |