CN115639874A - 一种ldo电路以及电子电路 - Google Patents
一种ldo电路以及电子电路 Download PDFInfo
- Publication number
- CN115639874A CN115639874A CN202211385147.8A CN202211385147A CN115639874A CN 115639874 A CN115639874 A CN 115639874A CN 202211385147 A CN202211385147 A CN 202211385147A CN 115639874 A CN115639874 A CN 115639874A
- Authority
- CN
- China
- Prior art keywords
- negative feedback
- unit
- circuit unit
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 72
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 72
- 239000003990 capacitor Substances 0.000 claims description 45
- 230000009471 action Effects 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 2
- 230000007850 degeneration Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 101000599782 Homo sapiens Insulin-like growth factor 2 mRNA-binding protein 3 Proteins 0.000 description 3
- 101000702394 Homo sapiens Signal peptide peptidase-like 2A Proteins 0.000 description 3
- 101000960621 Homo sapiens U3 small nucleolar ribonucleoprotein protein IMP3 Proteins 0.000 description 3
- 102100037963 Importin-7 Human genes 0.000 description 3
- 101710125784 Importin-7 Proteins 0.000 description 3
- 102100037966 Importin-8 Human genes 0.000 description 3
- 101710125767 Importin-8 Proteins 0.000 description 3
- 102100030403 Signal peptide peptidase-like 2A Human genes 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种LDO电路以及电子电路，其中LDO电路包括偏置电路单元、误差放大器电路单元、驱动电路单元、电路补偿单元、分压负反馈环路单元以及功率管；所述偏置电路单元用于向所述误差放大器电路单元以及所述驱动电路单元提供偏置电流；所述误差放大器电路单元用于产生第一驱动电压至所述驱动电路单元；所述驱动电路单元用于驱动所述功率管，并在所述功率管的栅极处形成低阻点将所述栅极处的极点推出环路带宽之外；所述电路补偿单元包括第一电路补偿单元和第二电路补偿单元，用于对所述LDO电路的整个环路进行补偿以及对所述误差放大器电路单元进行频率补偿；所述驱动电路单元及所述电路补偿单元用于共同维持所述LDO电路的环路稳定性。
Description
技术领域
本发明涉及DC-DC转换器领域，尤其涉及一种LDO电路以及电子电路。
背景技术
随着科技的发展，越来越多的电子产品成为了我们生活中不可或缺的东西，常用的如手机、数码相机等手持电子设备都广泛的使用了LDO电路，所谓LDO是Low DropoutRegulator的缩写，意思是低压差线性稳压器，具有降压稳压作用、隔离电源抑制噪声、滤波等优点。
图1是现有的LDO的原理框图，其导通组件为NMOS。大致的工作原理就是：参考电压Vref和反馈电压Vfb(VOUT通过两个电阻分压)分别接在误差放大器EA的正向端和反向端，然后输出误差量，再通过驱动电路drive调整输出电压大小，达到输出稳定。当输出电压增大时，Vfb增大，放大器输出电压减小，NMOS管M0的栅极电压减小，Vgs减小，NMOS的输出电流和电压减小，从而形成了一个负反馈系统。但当携带大负载电容时，会将负载处的极点拉到环路带宽内，同时负载电容的等效串联电阻ESR的大小决定了负载的零点位置，在各种负载条件下，负载的极点/零点的位置对LDO的环路影响都不相同，不利于维持LDO环路的稳定，因此无法携带大负载电容，同时该电路也对负载电容的等效串联电阻ESR有一定要求。
发明内容
本发明提供了一种LDO电路以及电子电路，以使得在携带宽范围值的负载电容时，也能维持电路的稳定，同时对负载电容的等效串联电阻的大小无限制。
根据本发明的第一方面，提供了一种LDO电路，包括：偏置电路单元、误差放大器电路单元、驱动电路单元、电路补偿单元、分压负反馈环路单元以及功率管；所述功率管的第一端接电源电压，所述功率管的第二端作为所述LDO电路的输出端；且所述功率管的第二端通过所述分压负反馈环路单元接地，所述分压负反馈环路单元用于对所述LDO电路的输出端的输出电压进行采样获得反馈电压，并将所述反馈电压输出至所述误差放大器电路单元；所述驱动电路单元包括源极跟随器电路单元以及电流负反馈环路单元；其中：
所述偏置电路单元耦接至所述误差放大器电路单元与所述电流负反馈环路单元，用于向所述误差放大器电路单元以及所述源极跟随器电路单元提供偏置电流；
所述误差放大器电路单元用于对一基准电压和所述反馈电压进行差分放大，产生第一驱动电压并输出给所述源极跟随器电路单元的输入端；
所述源极跟随器电路单元，用于在所述第一驱动电压的作用下产生一第二驱动电压给所述功率管的栅极，并在所述功率管的栅极处形成低阻点将此处的极点推到LDO电路的环路带宽之外；
所述电流负反馈环路单元耦接至所述源极跟随器电路单元，用于进一步降低所述源极跟随器电路单元的输出阻抗，以将所述功率管栅极处的极点进一步推到LDO电路的环路带宽之外；
所述电路补偿单元包括第一电路补偿单元和第二电路补偿单元；所述第一电路补偿单元耦接至所述功率管的栅极与所述误差放大器电路单元之间，用于对所述LDO电路的整个环路进行补偿；所述第二电路补偿单元耦接在所述误差放大器电路单元的第二端和输出端，用于对所述误差放大器电路单元进行频率补偿；
所述源极跟随器电路单元、所述电流负反馈环路单元以及所述电路补偿单元用于共同维持所述LDO电路的环路的稳定性
可选的，所述功率管为NMOS管。
可选的，所述源极跟随器电路单元包括第一跟随MOS管及第二跟随MOS管；
所述第一跟随MOS管的栅极耦接至所述误差放大器电路单元的输出端，用于接收所述第一驱动电压；所述第一跟随MOS管的第一端作为所述源极跟随器电路单元的输出端，耦接至所述功率管的栅极，用于输出所述第二驱动电压并在所述功率管的栅极处形成低阻点；所述第一跟随MOS管的第一端接所述第二跟随MOS管的第二端，且所述第一跟随MOS管的第二端耦接至所述电流负反馈环路单元的第一端；
所述第二跟随MOS管的栅极耦接至所述电流负反馈环路单元的第二端，所述第二跟随MOS管的第一端接电源电压。
可选的，所述第一跟随MOS管和所述第二跟随MOS管均为PMOS管。
可选的，所述电流负反馈环路单元包括第一负反馈MOS管、第二负反馈MOS管、第三负反馈MOS管、第四负反馈MOS管；
所述第一负反馈MOS管的栅极作为所述电流负反馈环路单元的第一端，所述第一负反馈MOS管的第一端、所述第二负反馈MOS管的第一端以及第三负反馈MOS管的第一端均接地，所述第一负反馈MOS管的第二端耦接至所述偏置电路单元的第一端，用于接收所述偏置电路单元产生的偏置电流；所述第一负反馈MOS管的第二端接所述第二负反馈MOS管的第二端；
所述第二负反馈MOS管的栅极接所述第二负反馈MOS管的第二端，且所述第二负反馈MOS管的栅极接所述第三负反馈MOS管的栅极；
所述第三负反馈MOS管的第二端接所述第四负反馈MOS管的第二端；
所述第四负反馈MOS管的第二端接所述第四负反馈MOS管的栅极，所述第四负反馈MOS管的栅极作为所述电流负反馈环路单元的第二端。
可选的，所述第一负反馈MOS管、第二负反馈MOS管及第三负反馈MOS管均为NMOS管，所述第四负反馈MOS管为PMOS管。
可选的，所述电流负反馈环路单元还可以包括第五负反馈MOS管及第六负反馈MOS管；
所述第五负反馈MOS管的第二端接所述源极跟随器的输出端，所述第五负反馈MOS管的栅极接所述第一跟随MOS管的第二端；
所述第六负反馈MOS管的栅极和第二端均接所述第一跟随MOS管的第二端，所述第六负反馈MOS管的栅极接所述电流负反馈环路单元的第一端；
所述第五负反馈MOS管的第一端和所述第六负反馈MOS管的第一端均接地。
可选的，所述误差放大器电路单元包括第一级放大电路单元以及第二级放大电路单元；
所述第一级放大电路单元的第一差分输入端以及第二差分输入端，分别用于接收所述基准电压与所述反馈电压，所述第一级放大电路单元用于在所述偏置电流的偏置作用下，将所述基准电压与所述反馈电压进行差分放大后输出给所述第二级放大电路单元，所述第一级放大电路单元的第二端接地，所述第一级放大电路单元的第三端作为所述误差放大器电路单元的第二端，所述第一级放大电路单元的第四端接耦接至所述第二级放大电路单元的第二端；
所述第二级放大电路单元的第一端耦接至所述第一级放大电路单元的第一端，所述第二级放大电路单元的输出端作为所述误差放大器电路单元的输出端，用于产生所述第一驱动电压。
可选的，所述偏置电路单元包括偏置电流源、第一偏置MOS管及第二偏置MOS管；
所述第一偏置MOS管的第一端接电源电压，所述第一偏置MOS管的第二端接所述偏置电流源，且所述第一偏置MOS管的第二端与其栅极相连；
所述第一偏置MOS管的栅极还耦接至所述第一级放大电路单元的第一端，用于为所述第一级放大电路单元提供偏置电流；
所述第一偏置MOS管的第二端还连接所述第二偏置MOS管的栅极，所述第二偏置MOS管的第一端接电源电压，所述第二偏置MOS管的第二端作为所述偏置电路单元的第一端。
可选的，所述第一电路补偿单元包括第一补偿电阻及第一补偿电容；
所述第一补偿电容的第一端耦接至所述功率管的栅极，所述第一补偿电容的第二端接所述第一补偿电阻的第一端；
所述第一补偿电阻的第二端接所述第二差分输入端。
可选的，所述第一补偿电容的容值及所述第一补偿电阻的阻值被配置为使所述分压负反馈环路单元的第二端处产生一个环路带宽内的极点和零点。
可选的，所述第二电路补偿单元包括第二补偿电阻及第二补偿电容；
所述第二补偿电容的第一端耦接至所述第一级放大电路单元的第三端，所述第二补偿电容的第二端接所述第二补偿电阻的第一端；
所述第二补偿电阻的第二端耦接至所述第二级放大电路单元的输出端。
可选的，所述第二补偿电容的容值及所述第二补偿电阻的阻值被配置为使所述误差放大器电路单元在环路带宽内表现为呈单极点特性。
可选的，所述第二电路补偿单元产生的零点高于所述误差放大器电路单元的输出端产生的极点，以消除处在环路带宽之外的高阶极点对环路稳定的影响。
可选的，所述分压负反馈环路单元包括第一分压电阻及第二分压电阻；
所述第一分压电阻的第一端接所述功率管的第一端，所述第一分压电阻的第二端作为所述分压负反馈环路单元第二端，所述第一分压电阻的第二端接所述第二分压电阻的第一端；
所述二分压电阻的第二端接地。
根据本发明的第二方面，提供了一种电子电路，包含了本发明第一方面及可选方案所提供的LDO电路。
本发明提供的LDO电路以及电子电路，通过所述源极跟随器电路单元和所述电流负反馈环路单元将所述功率管栅极处的极点推出环路带宽之外，同时所述电路补偿单元运用密勒补偿原理补偿LDO电路的整个环路和所述误差放大器电路单元，以使得无论负载电容取值范围大还是小，负载电容的等效串联电阻值大还是小，都能使环路带宽内的极点和零点的个数处于稳定比例，从而使LDO电路的环路保持稳定，因此本发明提供的LDO电路能携带宽范围值的负载电容以及对负载电容的等效串联电阻的大小无限制。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是现有的LDO电路的电路结构示意图；
图2是本发明实施例提供的LDO电路的电路结构框图；
图3是本发明实施例提供的LDO电路的电路结构示意图一；
图4是本发明实施例提供的LDO电路的电路结构示意图二；附图标记说明；
VDD-电源端；
Vref-基准电压；
Vfb-反馈电压；
VOUT-电压输出端；
101-误差放大器电路单元；1011-第一级放大电路单元；1012-第二级放大电路单元；102-偏置电路单元；
103-驱动电路单元；
1031-源极跟随器电路单元；1032-电流负反馈环路单元；1041-第一电路补偿单元；1042-第二电路补偿单元；
Ibias-偏置电流源；
MP0-第一偏置MOS管；
MP3-第二偏置MOS管；
MP1-第一一级放大MOS管；MP4-第二一级放大MOS管；MP5-第三一级放大MOS管；MN0-第四一级放大MOS管；MN1-第五一级放大MOS管；MP2-第一二极放大MOS管；MN2-第二二级放大MOS管；MP6-第一跟随MOS管；
MP7-第二跟随MOS管；
MN5-第一负反馈MOS管；MN6-第二负反馈MOS管；MN7-第三负反馈MOS管；MP8-第四负反馈MOS管；
MN3-第五负反馈MOS管；
MN4-第六负反馈MOS管；
R0-第一补偿电阻；
C0-第一补偿电容；
R1-第二补偿电阻；
C1-第二补偿电容；
R2-第一分压电阻；
R3-第二分压电阻。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第15二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
申请人在提出本申请前，对LDO电路进行了充分的研究，如图1所示的原有LDO电路的电路结构示意图所述LDO电路在负载电容过大时，会将负载处极点拉入环路带宽内，影响环路的稳定性，负载电容的等效串联电阻会影响负载的零点位置，零点位置也会影响环路的稳定性，导致无法携带宽范围值的负载电容降低了电路的抗瞬间干扰能力。
有鉴于图1中的现有的LDO电路无法携带宽范围值的负载电容，本发明创造性的提出了一种新的LDO电路，能携带宽范围负载电容，同时对负载电容的等效串联电阻无限制。
请参考图2，本发明一实施例提供了一种LDO电路，包括：偏置电路单元102、误差放大器电路单元101、驱动电路单元103、电路补偿单元、分压负反馈环路单元105以及功率管M0；所述功率管M0的第一端接电源电压VDD，所述功率管M0的第二端作为所述LDO电路的输出端VOUT；且所述功率管M0的第二端通过所述分压负反馈环路单元105接地，所述分压负反馈环路单元105用于对所述LDO电路的输出端VOUT的输出电压进行采集获得反馈电压Vfb，并将所述反馈电压Vfb输出至所述误差放大器电路单元101；所述驱动电路单元103包括源极跟随器电路单元1031以及电流负反馈环路单元1032；其中：
所述偏置电路单元102耦接至所述误差放大器电路单元101与所述电流负反馈环路单元1032，用于向所述误差放大器电路单元101以及所述源极跟随器电路单元1031提供偏置电流；
所述误差放大器电路单元101用于对一基准电压Vref和所述反馈电压Vfb进行差分放大，产生第一驱动电压并输出给所述源极跟随器电路单元1031的输入端；
所述源极跟随器电路单元1031，用于在所述第一驱动电压的作用下产生第二驱动电压给所述功率管M0的栅极，并在所述功率管M0的栅极处形成低阻点将此处的极点推到LDO电路的环路带宽之外；
所述电流负反馈环路单元1032耦接至所述源极跟随器电路单元1031，用于进一步降低所述源极跟随器电路单元1031的输出阻抗，以将所述功率管M0栅极处的极点进一步推到LDO电路的环路带宽之外；
所述电路补偿单元包括第一电路补偿单元1041和第二电路补偿单元1042；所述第一电路补偿单元1041耦接在所述功率管M0的栅极与所述误差放大器电路单元101之间，用于对所述LDO电路的整个环路进行补偿；所述第二电路补偿单元1042耦接在所述误差放大器电路单元101的第二端和输出端，用于对所述误差放大器电路单元101进行频率补偿，以产生单极点；
所述源极跟随器电路单元1031、所述电流负反馈环路单元1032以及所述电路补偿单元用于共同维持所述LDO电路的环路的稳定性。
作为一种具体实施方式，所述功率管M0为NMOS管。
请参考图3，作为一种具体实施方式，所述源极跟随器电路单元1031包括第一跟随MOS管MP6及第二跟随MOS管MP7；
所述第一跟随MOS管MP6的栅极耦接至所述误差放大器电路单元101的输出端，用于接收所述第一驱动电压；所述第一跟随MOS管MP6的第一端作为所述源极跟随器电路单元1031的输出端，耦接至所述功率管M0的栅极，用于输出所述第二驱动电压并在所述功率管M0的栅极处形成低阻点；所述第一跟随MOS管MP6的第一端接所述第二跟随MOS管MP7的第二端，且所述第一跟随MOS管MP6的第二端耦接至所述电流负反馈环路单元1032的第一端；
所述第二跟随MOS管MP7的栅极耦接至所述电流负反馈环路单元1032的第二端，所述第二跟随MOS管MP7的第一端接所述电源端VDD；
作为一种具体实施方式，所述第一跟随MOS管MP6和所述第二跟随MOS管MP7均为PMOS管。
作为一种具体实施方式，所述电流负反馈环路单元1032包括第一负反馈MOS管MN5、第二负反馈MOS管MN6、第三负反馈MOS管MN7、第四负反馈MOS管MP8；
所述第一负反馈MOS管MN5的栅极作为所述电流负反馈环路单元1032的第一端，所述第一负反馈MOS管MN5的第一端、所述第二负反馈MOS管MN6的第一端以及第三负反馈MOS管MN7的第一端均接地，所述第一负反馈MOS管MN5的第二端耦接至所述偏置电路单元101的第一端，用于接收所述偏置电路单元101产生的偏置电流；所述第一负反馈MOS管MN5的第二端接所述第二负反馈MOS管MN6的第二端；
所述第二负反馈MOS管MN6的栅极接所述第二负反馈MOS管MN6的第二端，且所述第二负反馈MOS管MN6的栅极接所述第三负反馈MOS管MN7的栅极；
所述第三负反馈MOS管MN7的第二端接所述第四负反馈MOS管MP8的第二端；
所述第四负反馈MOS管MP8的第二端接所述第四负反馈MOS管MP8的栅极，所述第四负反馈MOS管MP8的栅极作为所述电流负反馈环路单元1032的第二端。
作为一种具体实施方式，所述第一负反馈MOS管MN5、第二负反馈MOS管MN6及第三负反馈MOS管MN7均为NMOS管，所述第四负反馈MOS管MP8为PMOS管。
作为一种优选实施例，请参考图4，所述电流负反馈环路单元1032还可以包括第五负反馈MOS管MN3及第六负反馈MOS管MN4；
所述第五负反馈MOS管MN3的第二端接所述源极跟随器电路单元的输出端，所述第五负反馈MOS管MN3的栅极接所述第一跟随MOS管MN3的第二端；
所述第六负反馈MOS管MN4的栅极和第二端均接所述第一跟随MOS管MP6的第二端，所述第六负反馈MOS管MN4的栅极接所述电流负反馈环路单元1032的第一端；
所述第五负反馈MOS管MN3的第一端和所述第六负反馈MOS管MN4的第一端均接地。
如图3及图4所示，作为一种具体实施方式，所述误差放大器电路单元101包括第一级放大电路单元1011以及第二级放大电路单元1012；
所述第一级放大电路单元1011的第一差分输入端以及第二差分输入端，分别用于接收所述基准电压Vref与所述反馈电压Vfb，所述第一级放大电路单元1011用于在所述偏置电流的偏置作用下，将所述基准电压Vref与所述反馈电压Vfb进行差分放大后输出给所述第二级放大电路单元1012，所述第一级放大电路单元1011的第二端接地，所述第一级放大电路单元1011的第三端作为所述误差放大器电路单元101的第二端，所述第一级放大电路单元1011的第三端接耦接至所述第二级放大电路单元1012的第二端，
其中：所述第一级放大电路单元1011包括第一一级放大MOS管MP1、第二一级放大MOS管MP4、第三一级放大MOS管MP5、第四一级放大MOS管MN0及第五一级放大MOS管MN1；
所述第一一级放大MOS管MP1的栅极作为所述第一级放大电路单元的第一端，所述第一一级放大MOS管MP1的第一端接所述电源端VDD，所述第一一级放大MOS管MP1的第二端接所述第二一级放大MOS管MP4的第一端和所述第三一级放大MOS管MP5的第一端；
所述第二一级放大MOS管MP4的栅极作为所述误差放大器电路单元101的第二差分输入端，所述第二一级放大MOS管MP4的第二端接所述第四一级放大MOS管MN0的第二端；
所述第三一级放大MOS管MP5的栅极作为所述误差放大器电路单元101的第一差分输入端；所述第三一级放大MOS管MP5的第二端接所述第五一级放大MOS管MN1的第二端；
所述第四一级放大MOS管MN0的栅极接其自身的第二端；
所述第五一级放大MOS管MN1的栅极接所述第四一级放大MOS管MN0的栅极；
所述第五一级放大MOS管MN1的第二端及所述第三一级放大MOS管MP5的第二端均作为所述第一级放大电路单元1011第三端；
所述第五一级放大MOS管MN1的第一端及所述第四一级放大MOS管MN0的第一端均作为所述第一级放大电路单元1011的第二端；
所述第二级放大电路单元1012的第一端耦接至所述第一级放大电路单元1011的第一端，所述第二级放大电路单元1012的输出端作为所述误差放大器电路单元101的输出端，用于产生所述第一驱动电压；
所述第二级放大电路单元1012包括第一二极放大MOS管MP2及第二二极放大MOS管MN2；
所述第一二级放大MOS管MP2的栅极作为所述第二级放大电路单元1012的第一端；
所述第一二极放大MOS管MP2的第一端接所述电源端VDD；
所述第一二级放大MOS管MP2的第二端及所述第二二级放大MOS管MN2的第二端均作为所述第二级放大电路单元1012的输出端；
所述第二二级放大MOS管MN2的栅极作为所述第二级放大电路单元1012的第二端，所述第二二级放大MOS管MN2的第一端作为所述第二级放大电路单元1012的第三端。
一种实施例中，如图3及图4所示，所述偏置电路单元102包括偏置电流源Ibias、第一偏置MOS管MP0及第二偏置MOS管MP3；
所述第一偏置MOS管MP0的第一端接电源电压VDD，所述第一偏置MOS管MP0的第二端接所述偏置电流源Ibias，且所述第一偏置MOS管Ibias的第二端与其栅极相连；
所述第一偏置MOS管MP0的栅极还耦接至所述第一级放大电路单元1011的第一端，用于为所述第一级放大电路单元1011提供偏置电流；
所述第一偏置MOS管MP0的第二端还连接所述第二偏置MOS管MP3的栅极，所述第二偏置MOS管MP3的第一端接电源电压VDD，所述第二偏置MOS管MP3的第二端作为所述偏置电路单元102的第一端。
作为一种优选实施例，所述第一电路补偿单元1041包括第一补偿电阻R0及第一补偿电容C0；
所述第一补偿电容C0的第一端耦接至所述功率管M0的栅极，所述第一补偿电容C0的第二端接所述第一补偿电阻R0的第一端；
所述第一补偿电阻R0的第二端接所述第二差分输入端。
作为一种优选实施例，所述第一补偿电容C0的容值及所述第一补偿电阻R0的阻值被配置为使所述分压负反馈环路单元105的第二端处产生一个环路带宽内的极点和零点。
作为一种优选实施例，所述第二电路补偿单元1042包括第二补偿电阻R1及第二补偿电容C1；
所述第二补偿电容C1的第一端耦接至所述第一级放大电路单元1011的第三端，所述第二补偿电容C1的第二端接所述第二补偿电阻R1的第一端；
所述第二补偿电阻R1的第二端耦接至所述第二级放大电路单元1012的输出端。
作为一种优选实施例，所述第二补偿电容C1的容值及所述第二补偿电阻R1的阻值被配置为使所述误差放大器电路单元101在环路带宽内表现为呈单极点特性。
作为一种优选实施例，所述第二电路补偿单元1042产生的零点高于所述误差放大器电路单元101的输出端产生的极点，以消除处在环路带宽之外的高阶极点对环路稳定的影响。
作为一种优选实施例，所述分压负反馈环路单元105包括第一分压电阻R2及第二分压电阻R3；
所述第一分压电阻R2的第一端接所述功率管M0的第一端，所述第一分压电阻R2的第二端作为所述分压负反馈环路单元105第二端，所述第一分压电阻R2的第二端接所述第二分压电阻R3的第一端；
所述第二分压电阻R3的第二端接地。
请参考图3，本发明实施例的LDO电路的具体工作原理如下：
当所述电压输出端VDD的输出电压变大时，所述分压负反馈电路单元105会采集所述输出电压获得所述反馈电压Vfb并反馈到所述误差放大器电路单元101的第二差分输入端，所述误差放大器电路单元101在所述偏置电路单元102所提供的偏置电流作用下将所述反馈电压Vfb和通过所述第一差分输入端输入的所述基准电压Vref进行差分放大输出第一驱动电压至所述源极跟随器电路单元1031，所述源极跟随器电路单元1031输出第二驱动电压至所述功率管M0的栅极，因为所述输出电压的增大导致所述反馈电压Vfb增大，使所述第一驱动电压与所述第二驱动电压减小，降低了所述功率管M0的栅极电压从而降低所述功率管M0的输出电流和输出电压，实现降低所述输出电压的功能。
当本发明实施例提供的LDO电路需携带宽范围值负载电容时，所述电流负反馈环路单元1032形成的负反馈结构会降低所述源极跟随器电路单元1031的输出阻抗，将所述功率管M0的栅极处的极点退出环路带宽之外，请参考图4，当增加所述第五负反馈MOS管MN3和所述第六负反馈MOS管MN4后，也会形成负反馈结构，进一步降低所述源极跟随器电流单元1031的输出阻抗，进一步将所述功率管M0栅极处的极点退出环路带宽之外。
所述第一电路补偿单元1041和所述第二电路补偿单元1042通过密勒补偿维持环路稳定性，所述第一电路补偿单元1041会在所述反馈电压Vfb采集处产生一个带内极点和零点，所述第二电路补偿单元1041的所述第二补偿电容C1的容值和所述第二补偿电阻R1的阻值被配置为使所述误差放大器电路单元101只在A点产生单极点，下面对负载电容的容值范围和其等效串联电阻大小分情况讨论：
1.小负载电容，ESR无论大小：
负载极点，零点在环路带宽外。带宽内有Vfb处和A处两个极点，通过所述第一电路补偿单元1041产生的零点进行补偿；
2.大负载电容，小ESR：
负载积点在环路带宽内，零点在环路带宽外。此时环路因为负载积点带宽变小，A点积点被推到带外，带宽内有Vfb处和负载处两个积点，通过所述第一电路补偿单元1041产生的零点进行补偿。设计中所述第一电路补偿单元1041产生的零点在负载积点和A积点之间；
3.大负载电容，大ESR：
负载积点，零点在环路带宽内，零积点对相互抵消。带宽内有Vfb处,A处两个积点，通过第一电路补偿单元1041产生的零点进行补偿。
通过分析得知，无论负载电容取大电容还是小电容，负载电容的等效串联电阻是大，是小，都能维持本发明实施例提供的LDO电路的稳定性。
此外，当B点的电压变大时，所述第一跟随MOS管MP6的栅源电压和电流Imp6变大，使所述第六负反馈MOS管的电流Imn4变大；由于所述第一负反馈MOS管MN5与所述第六负反馈MOS管MN4形成电流镜，是所述所述第一负反馈MOS管MN5的电流Imn5变大；由于所述第二偏置MOS管MP3输入的电流Imp3等于所述第一负反馈MOS管MN5的电流Imn5和所述第二负反馈MOS管MN6的电流Imn6之和，当所述Imp3不变时，所述Imn6减小；由于所述第二负反馈MOS管MN6和所述第三负反馈MOS管MN7、所述第四负反馈MOS管MP8和所述第二跟随MOS管MP7形成电流镜，且所述第三负反馈MOS管的电流Imn7等于所述第四负反馈MOS管MP8的电流Imp8，使所述第二跟随MOS管MP7的电流Imp7减小，从而降低所述B点的电压，另外所述第五负反馈MOS管MN3与所述第六负反馈MOS管MN4形成电流镜，当所述Imn4增大时，所述第五负反馈MOS管MN3的电流Imn3增大，进一步降低所述B点的电压，因此所述电流负反馈环路单元1032还可以起到加快调节所述输出电压稳定的作用。
此外，所述电流负反馈环路单元还可以实现低静态功耗设计，当本发明实施例提供的LDO电路达到动态稳定时
IMP7＝IMP6＝IMN4
假设所述第一负反馈MOS管MN5和所述第六负反馈MOS管MN4的宽长比为K1，所述第二负反馈MOS管MN6和所述第三负反馈MOS管MN7的宽长比为K2，所述第四负反馈MOS管MP8和所述第二跟随MOS管MP7的宽长比为K3
IMN5＝K1*IMN4
IMP7＝K2*IMP8
IMP8＝IMN7
IMN7＝K3*IMN6
同时有
IMP3＝IMN5+IMN6
将上式分析可得
IMP6＝IMP3*K2*K3/(1+K1*K2*K3)
通过调整所述IMP3和所述宽长比K1、K2和K3就能实现本发明实施例提供的LDO电路的低静态功耗。
此外，本发明实施例提供的LDO电路的所述误差放大器电路单元101和所述驱动电路单元103的内部驱动电流和输出电流无关，相比于其他所述输出电流和所述内部驱动电流有关的设计，本发明实施例提供的LDO电路拥有更低的功耗。
本发明实施例还提供了一种电子电路，所述电子电路包括所述LDO电路及电子电路其他部分。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种LDO电路，其特征在于，包括：偏置电路单元、误差放大器电路单元、驱动电路单元、电路补偿单元、分压负反馈环路单元以及功率管；所述功率管的第一端接电源电压，所述功率管的第二端作为所述LDO电路的输出端；且所述功率管的第二端通过所述分压负反馈环路单元接地，所述分压负反馈环路单元用于对所述LDO电路的输出端的输出电压进行采样获得反馈电压，并将所述反馈电压输出至所述误差放大器电路单元；所述驱动电路单元包括源极跟随器电路单元以及电流负反馈环路单元；其中：
所述偏置电路单元耦接至所述误差放大器电路单元与所述电流负反馈环路单元，用于向所述误差放大器电路单元以及所述源极跟随器电路单元提供偏置电流；
所述误差放大器电路单元用于对一基准电压和所述反馈电压进行差分放大，产生第一驱动电压并输出给所述源极跟随器电路单元的输入端；
所述源极跟随器电路单元，用于在所述第一驱动电压的作用下产生一第二驱动电压给所述功率管的栅极，并在所述功率管的栅极处形成低阻点将此处的极点推到LDO电路的环路带宽之外；
所述电流负反馈环路单元耦接至所述源极跟随器电路单元，用于进一步降低所述源极跟随器电路单元的输出阻抗，以将所述功率管栅极处的极点进一步推到LDO电路的环路带宽之外；
所述电路补偿单元包括第一电路补偿单元和第二电路补偿单元；所述第一电路补偿单元耦接在所述功率管的栅极与所述误差放大器电路单元之间，用于对所述LDO电路的整个环路进行补偿；所述第二电路补偿单元耦接在所述误差放大器电路单元的第二端和输出端，用于对所述误差放大器电路单元进行频率补偿；
所述源极跟随器电路单元、所述电流负反馈环路单元以及所述电路补偿单元用于共同维持所述LDO电路的环路的稳定性。
2.根据权利要求1所述的LDO电路，其特征在于，所述功率管为NMOS管。
3.根据权利要求1所述的LDO电路，其特征在于，所述源极跟随器电路单元包括第一跟随MOS管及第二跟随MOS管；
所述第一跟随MOS管的栅极耦接至所述误差放大器电路单元的输出端，用于接收所述第一驱动电压；所述第一跟随MOS管的第一端作为所述源极跟随器电路单元的输出端，耦接至所述功率管的栅极，用于输出所述第二驱动电压并在所述功率管的栅极处形成低阻点；所述第一跟随MOS管的第一端接所述第二跟随MOS管的第二端，且所述第一跟随MOS管的第二端耦接至所述电流负反馈环路单元的第一端；
所述第二跟随MOS管的栅极耦接至所述电流负反馈环路单元的第二端，所述第二跟随MOS管的第一端接电源电压。
4.根据权利要求3所述的LDO电路，其特征在于，所述第一跟随MOS管和所述第二跟随MOS管均为PMOS管。
5.根据权利要求3所述的LDO电路，其特征在于，所述电流负反馈环路单元包括第一负反馈MOS管、第二负反馈MOS管、第三负反馈MOS管、第四负反馈MOS管；
所述第一负反馈MOS管的栅极作为所述电流负反馈环路单元的第一端，所述第一负反馈MOS管的第一端、所述第二负反馈MOS管的第一端以及第三负反馈MOS管的第一端均接地，所述第一负反馈MOS管的第二端耦接至所述偏置电路单元的第一端，用于接收所述偏置电路单元产生的偏置电流；所述第一负反馈MOS管的第二端接所述第二负反馈MOS管的第二端；
所述第二负反馈MOS管的栅极接所述第二负反馈MOS管的第二端，且所述第二负反馈MOS管的栅极接所述第三负反馈MOS管的栅极；
所述第三负反馈MOS管的第二端接所述第四负反馈MOS管的第二端；
所述第四负反馈MOS管的第二端接所述第四负反馈MOS管的栅极，所述第四负反馈MOS管的栅极作为所述电流负反馈环路单元的第二端。
6.根据权利要求5所述的LDO电路，其特征在于，所述第一负反馈MOS管、第二负反馈MOS管及第三负反馈MOS管均为NMOS管，所述第四负反馈MOS管为PMOS管。
7.根据权利要求3所述的LDO电路，其特征在于，所述电流负反馈环路单元还可以包括第五负反馈MOS管及第六负反馈MOS管；
所述第五负反馈MOS管的第二端接所述源极跟随器电路单元的输出端，所述第五负反馈MOS管的栅极接所述第一跟随MOS管的第二端；
所述第六负反馈MOS管的栅极和第二端均接所述第一跟随MOS管的第二端，所述第六负反馈MOS管的栅极接所述电流负反馈环路单元的第一端；
所述第五负反馈MOS管的第一端和所述第六负反馈MOS管的第一端均接地。
8.根据权利要求1-7任一项所述的LDO电路，其特征在于，所述误差放大器电路单元包括第一级放大电路单元以及第二级放大电路单元；
所述第一级放大电路单元的第一差分输入端以及第二差分输入端，分别用于接收所述基准电压与所述反馈电压，所述第一级放大电路单元用于在所述偏置电流的偏置作用下，将所述基准电压与所述反馈电压进行差分放大后输出给所述第二级放大电路单元，所述第一级放大电路单元的第二端接地，所述第一级放大电路单元的第三端作为所述误差放大器电路单元的第二端，所述第一级放大电路单元的第三端接耦接至所述第二级放大电路单元的第二端；
所述第二级放大电路单元的第一端耦接至所述第一级放大电路单元的第一端，所述第二级放大电路单元的第三端接地，所述第二级放大电路单元的输出端作为所述误差放大器电路单元的输出端，用于产生所述第一驱动电压。
9.根据权利要求8所述的LDO电路，其特征在于，所述偏置电路单元包括偏置电流源、第一偏置MOS管及第二偏置MOS管；
所述第一偏置MOS管的第一端接电源电压，所述第一偏置MOS管的第二端接所述偏置电流源，且所述第一偏置MOS管的第二端与其栅极相连；
所述第一偏置MOS管的栅极还耦接至所述第一级放大电路单元的第一端，用于为所述第一级放大电路单元提供偏置电流；
所述第一偏置MOS管的第二端还连接所述第二偏置MOS管的栅极，所述第二偏置MOS管的第一端接电源电压，所述第二偏置MOS管的第二端作为所述偏置电路单元的第一端。
10.根据权利要求8所述的LDO电路，其特征在于，所述第一电路补偿单元包括第一补偿电阻及第一补偿电容；
所述第一补偿电容的第一端耦接至所述功率管的栅极，所述第一补偿电容的第二端接所述第一补偿电阻的第一端；
所述第一补偿电阻的第二端接所述第二差分输入端。
11.根据权利要求10所述的LDO电路，其特征在于，所述第一补偿电容的容值及所述第一补偿电阻的阻值被配置为使所述分压负反馈环路单元的第二端处产生一个环路带宽内的极点和零点。
12.根据权利要求10所述的LDO电路，其特征在于，所述第二电路补偿单元包括第二补偿电阻及第二补偿电容；
所述第二补偿电容的第一端耦接至所述第一级放大电路单元的第三端，所述第二补偿电容的第二端接所述第二补偿电阻的第一端；
所述第二补偿电阻的第二端耦接至所述第二级放大电路单元的输出端。
13.根据权利要求12所述的LDO电路，其特征在于，所述第二补偿电容的容值及所述第二补偿电阻的阻值被配置为使所述误差放大器电路单元在环路带宽内表现为呈单极点特性。
14.根据权利要求12所述的LDO电路，其特征在于，所述第二电路补偿单元产生的零点高于所述误差放大器电路单元的输出端产生的极点，以消除处在环路带宽之外的高阶极点对环路稳定的影响。
15.根据权利要求1-7任一项所述的LDO电路，其特征在于，所述分压负反馈环路单元包括第一分压电阻及第二分压电阻；
所述第一分压电阻的第一端接所述功率管的第一端，所述第一分压电阻的第二端作为所述分压负反馈环路单元第二端，所述第一分压电阻的第二端接所述第二分压电阻的第一端；
所述二分压电阻的第二端接地。
16.一种电子电路，其特征在于，包含权利要求1至15中任一项所述的LDO电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2022109438478 | 2022-08-04 | ||
| CN202210943847.8A CN115097895A (zh) | 2022-08-04 | 2022-08-04 | 一种ldo电路、电子系统以及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115639874A true CN115639874A (zh) | 2023-01-24 |
Family
ID=83299965
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210943847.8A Withdrawn CN115097895A (zh) | 2022-08-04 | 2022-08-04 | 一种ldo电路、电子系统以及电子设备 |
| CN202211385147.8A Pending CN115639874A (zh) | 2022-08-04 | 2022-11-07 | 一种ldo电路以及电子电路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210943847.8A Withdrawn CN115097895A (zh) | 2022-08-04 | 2022-08-04 | 一种ldo电路、电子系统以及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN115097895A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117075673B (zh) * | 2023-10-16 | 2024-01-05 | 深圳前海深蕾半导体有限公司 | 一种嵌套环路低压差线性稳压器 |
| CN117472136B (zh) * | 2023-12-01 | 2024-05-17 | 广东鸿翼芯汽车电子科技有限公司 | 一种ldo电路、电子系统以及电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8212617B2 (en) * | 2010-01-05 | 2012-07-03 | Analog Devices, Inc. | Fast class AB output stage |
| CN104881070A (zh) * | 2014-02-27 | 2015-09-02 | 无锡华润上华半导体有限公司 | 一种适用于mems应用的超低功耗ldo电路 |
-
2022
- 2022-08-04 CN CN202210943847.8A patent/CN115097895A/zh not_active Withdrawn
- 2022-11-07 CN CN202211385147.8A patent/CN115639874A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8212617B2 (en) * | 2010-01-05 | 2012-07-03 | Analog Devices, Inc. | Fast class AB output stage |
| CN104881070A (zh) * | 2014-02-27 | 2015-09-02 | 无锡华润上华半导体有限公司 | 一种适用于mems应用的超低功耗ldo电路 |
Non-Patent Citations (3)
| Title |
|---|
| AHMED REDA等: "CMOS Two-Stage Amplifier Design Approach", LATEST TRENDS ON CIRCUITS, pages 21 - 24 * |
| LEILA SAFARI等: "Towards Realization of a Low-Voltage Class-AB VCII with High Current Drive Capability", ELECTRONICS, pages 1 - 15 * |
| MOHAMMAD AL-SHYOUKH等: "A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 42, no. 8, pages 1732 - 1742, XP011188648, DOI: 10.1109/JSSC.2007.900281 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115097895A (zh) | 2022-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10019023B2 (en) | Low-dropout linear regulator with super transconductance structure | |
| CN115639874A (zh) | 一种ldo电路以及电子电路 | |
| US8289009B1 (en) | Low dropout (LDO) regulator with ultra-low quiescent current | |
| TWI450066B (zh) | 提供不同輸出電壓之穩壓器 | |
| US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
| CN114253330A (zh) | 一种快速瞬态响应的无片外电容低压差线性稳压器 | |
| CN104007777B (zh) | 一种电流源产生器 | |
| CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
| CN109388170B (zh) | 电压调节器 | |
| CN111338413A (zh) | 一种高电源抑制比的低压差线性稳压器 | |
| CN111880597B (zh) | 线性稳压电路及电子设备 | |
| US20230361735A1 (en) | Common adjustment circuit | |
| Kao et al. | A multipath output-capacitor-less LDO regulator | |
| CN114564067A (zh) | 一种具有高电源抑制比的低压差线性稳压器 | |
| WO2021047475A1 (zh) | 一种运算放大器 | |
| CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
| CN112511113B (zh) | 带有零点补偿的跨导放大器 | |
| El Khadiri et al. | A low noise, high PSR low-dropout regulator for low-cost portable electronics | |
| EP4194991A1 (en) | Transient boost circuit for ldo, chip system and device | |
| KR100618354B1 (ko) | 교차 연결된 트랜지스터를 이용하는 초광대역 필터 | |
| CN115328252B (zh) | 运放电路及ldo电路 | |
| CN117472136B (zh) | 一种ldo电路、电子系统以及电子设备 | |
| CN115202427B (zh) | 一种稳压电路及电源管理芯片 | |
| CN205507607U (zh) | 一种双用途电流源产生器 | |
| CN211827062U (zh) | 一种高精度高电源抑制比耗尽型电压基准电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230124 |