CN112105938A - 半导体装置及电容值测量方法 - Google Patents

半导体装置及电容值测量方法 Download PDF

Info

Publication number
CN112105938A
CN112105938A CN201980031609.6A CN201980031609A CN112105938A CN 112105938 A CN112105938 A CN 112105938A CN 201980031609 A CN201980031609 A CN 201980031609A CN 112105938 A CN112105938 A CN 112105938A
Authority
CN
China
Prior art keywords
circuit
capacitor
control signal
capacitance value
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980031609.6A
Other languages
English (en)
Inventor
森茂贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112105938A publication Critical patent/CN112105938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种半导体装置，包括：环形振荡器，其包括多个栅极电路和第一负载电路，所述多个栅极电路布置在环路上，并且包括第一栅极电路，所述第一负载电路耦接到所述第一栅极电路的输出端子，并且被配置为基于第一控制信号被设置为使能或禁用；和控制信号生成电路，被配置为产生第一控制信号。

Description

半导体装置及电容值测量方法
技术领域
本公开涉及一种包括电容器的半导体装置以及测量电容器的电容值的电容值测量方法。
背景技术
在半导体装置中，例如集成了包括晶体管，电阻器，电容器等的各种元件。关于半导体装置，存在这些元素的值由于工艺变化而变化的可能性。例如，PTL1和2公开了一种使环形振荡器工作并由此测量负载电容的电容值的技术。环形振荡器包括两个或更多个栅极电路和耦接到相应栅极电路的负载电容。
引文目录
专利文献
PTL 1:日本未审查专利申请公开号2013-007691
PTL 2:日本未审查专利申请公开号H06-268039
发明内容
关于使环形振荡器工作并由此测量负载电容的电容值的技术，期望测量操作的自由度高，并且期望自由度的进一步改善。
希望提供一种半导体装置和电容值测量方法，该半导体装置和电容值测量方法使得在测量电容值时能够增加测量操作的自由度。
根据本公开的实施例的半导体装置包括环形振荡器和控制信号生成电路。环形振荡器包括两个或更多个栅极电路和第一负载电路。所述两个或更多个栅极电路设置在环路路径上并包括第一栅极电路。第一负载电路耦接到第一栅极电路的输出端子，并包括第一电容器。所述第一电容器被配置为基于第一控制信号被设置为使能或禁用。所述控制信号生成电路被配置为生成所述第一控制信号。
根据本公开的实施例的电容值测量方法包括:使环形振荡器工作，所述环形振荡器包括两个或更多个栅极电路和第一负载电路，所述两个或更多个栅极电路设置在环路路径上并且包括第一栅极电路，所述第一负载电路耦接到所述第一栅极电路的输出端并且包括第一电容器，所述第一电容器被配置为基于第一控制信号被设置为使能或禁用；测量所述两个或更多个栅极电路的消耗电流；测量由所述环形振荡器产生的振荡信号的频率；以及基于所述消耗电流和所述频率计算所述第一电容器的电容值。
在根据本公开实施例的半导体装置和电容值测量方法中，两个或更多个栅极电路设置在环路路径上。第一负载电路耦接到第一栅极电路的输出端子。所述第一负载电路包括所述第一电容器，所述第一电容器被配置为基于所述第一控制信号被设置为使能或禁用。
根据本发明实施例中的半导体装置和电容值测量方法，第一负载电路包括第一电容器，第一电容器被配置为基于第一控制信号被设置为使能或禁用，使得在测量电容值时可以增加测量操作的自由度。应当注意，这里描述的效果不是限制性的，并且可以提供本公开中描述的任何效果。
附图说明
[图1]图1是示出根据本公开的实施例的半导体电路的配置的示例的框图。
[图2]图2是示出包括图1所示的半导体电路的测试系统的配置的示例的框图。
[图3]图3是示出图2中示出的测试系统的操作示例的流程图。
[图4A]图4A是示出图1中示出的半导体电路的操作示例的说明图。
[图4B]图4B是示出图1中示出的半导体电路的操作的示例的说明图。
[图5]图5是示出根据修改示例的半导体电路的配置的示例的电路图。
[图6]图6是示出根据另一修改示例的半导体电路的配置的示例的电路图。
[图7]图7是示出根据另一修改示例的半导体电路的配置的示例的电路图。
[图8]图8是示出根据另一修改示例的半导体电路的配置的示例的电路图。
[图9]图9是示出根据另一修改示例的半导体电路的配置的示例的电路图。
[图10]图10是示出根据另一修改示例的半导体电路的配置的示例的电路图。
[图11]图11是示出根据另一修改示例的半导体电路的配置的示例的电路图。
[图12]图12是示出根据应用示例的半导体装置的配置的示例的框图。
[图13]图13是示出包括图12所示的半导体装置的测试系统的配置的示例的框图。
[图14]图14是示出根据另一应用示例的半导体装置的配置的示例的框图。
具体实施方式
下面，参照附图详细描述本公开的实施例。需要注意的是，描述是按以下顺序给出的。
1.实施例
2.应用实例
<1.实施例>
图1示出了根据实施例的半导体装置(半导体电路1)的配置的示例。应当注意，根据本公开的实施例的电容值测量方法由本实施例体现，因此一起描述。
半导体电路1包括环形振荡器10，选择电路11，输出电路12和控制电路19。环形振荡器10，选择电路11，输出电路12和控制电路19形成在单个半导体芯片中。另外，半导体电路1包括两个电源端子TVDD1和TVDD2。环形振荡器10中的NAND电路ND(稍后描述)，选择电路11，输出电路12和控制电路19耦接到电源端子TVDD1，并且经由该电源端子TVDD1被提供电源电压。
环形振荡器10包括两个或更多个反相器电路IV(在该示例中，N个反相器电路IV1至IVN)，两个或更多个负载电路LD(在该示例中，N个负载电路LD1至LDN)和NAND电路ND。N个反相器电路IV1至IVN和NAND电路ND设置在环路路径上。
N个反相器电路IV1至IVN分别对提供给输入端子的逻辑信号进行反相，并从输出端子输出反相后的逻辑信号。反相器电路IV1具有耦接到NAND电路ND的输出端子的输入端子，并且具有耦接到反相器电路IV2的输入端子的输出端子。反相器电路IV2具有耦接到反相器电路IV1的输出端子的输入端子，并且具有耦接到反相器电路IV3的输入端子的输出端子。反相器电路IV3具有耦接到反相器电路IV2的输出端子的输入端子，并且具有耦接到反相器电路IV4的输入端子的输出端子。这同样适用于反相器电路IV4至KVN-1。此外，反相器电路IVN具有耦接到反相器电路IVN-1的输出端子的输入端子，并且具有耦接到NAND电路ND的第一输入端子的输出端子。即，反相器电路IV1是N个反相器电路IV1～IVN中的初始级的电路，反相器电路IVN是N个反相器电路IV1～IVN中的最终级的电路。例如，可以将反相器电路IV的数目N设置为偶数。这允许在环形振荡器10的环路路径上执行反转计算的电路的数目为奇数。
N个反相器电路IV1至IVN中的每一个都具有耦接到电源端子TVDD2的电源端子，并且每一个都经由该电源端子TVDD2被提供电源电压。该电源端子TVDD2仅与集成在半导体电路1中的各种电路中的N个反相器电路IV1至IVN耦接。因此，如后所述，通过测量在该电源端子TVDD2中流动的电源电流IDD2，能够测量在N个反相器电路IV1～IVN中流动的电源电流IDD2。
N个负载电路LD1至LDN分别是N个反相器电路IV1至IVN中对应的一个的负载。负载电路LD1耦接到反相器电路IV1的输出端子，负载电路LD2耦接到反相器电路IV2的输出端子，并且负载电路LD3耦接到反相器电路IV3的输出端子。这同样适用于负载电路LD4至IDN-1。负载电路LDN耦接到反相器电路IVN的输出端子。N个负载电路LD1至LDN中的每一个都包括电容器CAP和晶体管TR。
电容器CAP具有耦接到反相器电路IV的输出端子的一端，反相器电路IV对应于包括该电容器CAP的负载电路LD。电容器CAP具有耦接到晶体管TR的漏极的另一端。例如，在相应的N个负载电路LD1到LDN中的N个电容器CAP可以包括具有彼此不同电容值的两个或更多个电容器。例如，在相应的N个负载电路LD1至LDN中的N个电容器CAP可以包括各种类型的电容器，例如MIM(金属绝缘体金属)型电容器，包括MOS(金属氧化物半导体)型的MIS(金属绝缘体半导体)型电容器等。
晶体管TR是N型MOS晶体管。晶体管TR具有耦接到电容器CAP的另一端的漏极，并且具有接地的源极。向负载电路LD1中的晶体管TR的栅极提供控制信号CTL1，向负载电路LD2中的晶体管TR的栅极提供控制信号CTL2，并且向负载电路LD3中的晶体管TR的栅极提供控制信号CTL3。这同样适用于负载电路LD4至LDN-1中的每一个中的晶体管TR。向负载电路LDN中的晶体管TR的栅极提供控制信号CTLN。
利用这种配置，在负载电路LD中，基于控制信号CTL将电容器CAP设置为“使能”或“禁用”。具体地说，电容器CAP被设置为“使能”，作为基于控制信号CTL使晶体管TR处于导通状态的结果。由于晶体管TR基于控制信号CTL被引导至关断状态，电容器CAP被设置为“禁用”。被设置为“使能”的电容器CAP用作耦接到该电容器CAP的反相器电路IV的负载电容。
NAND电路ND计算提供给第一输入端子的逻辑信号和提供给第二输入端子的逻辑信号之间的NAND逻辑(NAND)，并从输出端子输出计算结果。NAND电路ND具有:第一输入端子，耦接至末级的反相器电路IVN的输出端子；提供有使能信号EN的第二输入端子；以及输出端子，该输出端子耦接到在初始级中的反相器电路IV1的输入端子、并耦接到输出电路12。使能信号EN是指示环形振荡器10的振荡操作的信号。具体地，在使能信号EN处于高电平的情况下，NAND电路ND将提供给第一端子的逻辑信号反相，并从输出端子输出反相的逻辑信号。这使得环形振荡器10执行振荡操作，并且NAND电路ND输出振荡信号S1。此外，在使能信号EN处于低电平的情况下，NAND电路ND从输出端子输出高电平逻辑信号，而与提供给第一端子的逻辑信号无关。这使得环形振荡器10停止振荡操作。
选择电路11基于来自控制电路19的指令生成两个或更多个控制信号CTL(在该示例中，N个控制信号CTL1～CTLN)。在半导体电路1中，N个控制信号CTL1至CTLN中的每一个被提供给N个负载电路LD1至LDN中的对应的一个，从而允许N个负载电路LD1至LDN中的N个电容器CAP被单独地设置为“使能”或“禁用”。具体地，例如，可以将N个负载电路LD1至LDN中的仅一个负载电路中的电容器CAP设置为“使能”，或者可以将N个负载电路LD1至LDN中的两个或更多个负载电路中的电容器CAP设置为“使能”。
输出电路12对作为由环形振荡器10执行的振荡操作的结果而生成的振荡信号S1的频率进行分频，并输出分频后的信号。输出电路12包括反相器电路13，分频电路14和与电路15。反相器电路13具有耦接到环形振荡器10中的NAND电路ND的输出端子的输入端子，并且具有耦接到分频电路14的输入端子的输出端子。分频电路14对从反相器电路13输出的信号的频率进行分频，并输出分频后的信号。与电路15计算提供给第一输入端子的逻辑信号和提供给第二输入端子的逻辑信号之间的与逻辑(AND)，并从输出端子输出计算结果(振荡信号S2)。与电路15具有耦接到分频电路14的输出端子的第一输入端子，并且具有使能信号EN被提供给其的第二输入端子。在使能信号EN为高电平的情况下，该配置使输出电路12对从环形振荡器10提供的振荡信号S1进行分频，从而生成振荡信号S2，并输出该振荡信号S2。此外，在使能信号EN处于低电平的情况下，使输出电路12输出低电平逻辑信号。
控制电路19基于从外部提供的控制信号来控制环形振荡器10，选择电路11和输出电路12中的每一个的操作。具体地，基于从外部提供的控制信号，控制电路19生成使能信号EN，将该使能信号EN提供给环形振荡器10和输出电路12，并且给选择电路11指示生成N个控制信号CTL1至CTLN。
图2示出了测量半导体电路1中的电容器CAP的电容值的测试系统100的配置的示例。例如，可以在切割之前使用半导体晶片测量电容值，或者可以在切割和封装之后使用半导体芯片测量电容值。
测试系统100包括测试器110。测试器110包括电源电压生成部111，电流测量部112，频率测量部113和计算部114。
电源电压生成部111生成电源电压VDD1和VDD2。电源电压VDD1和电源电压VDD2可以具有相同的电压值或彼此不同的电压值。此外，测试器110将由电源电压生成部111生成的电源电压VDD1提供给半导体电路1的电源端子TVDD1，并且将电源电压VDD2提供给半导体电路1的电源端子TVDD2。
电流测量部112测量在半导体电路1的电源端子TVDD2中流动的电源电流IDD2。
频率测量部113测量由半导体电路1产生的振荡信号S2的频率。
计算部114基于电流测量部112的测量结果和频率测量部113的测量结果来计算半导体电路1中的电容器CAP的电容值。
利用该结构，在测试系统100中，测试器110使半导体电路1中的环形振荡器10执行振荡操作，测量在电源端子TVDD2中流动的电源电流IDD2，并测量振荡信号S2的频率。此外，测试器110基于测量的电源电流IDD2和测量的振荡信号S2的频率来计算半导体电路1中的电容器CAP的电容值。
这里，半导体电路1对应于本公开中的“半导体装置”的特定示例。反相器电路IV1至IVN对应于本公开中的“两个或更多个栅极电路”的特定示例。选择电路11对应于本公开中的“控制信号生成电路”的特定示例。电源端子TVDD1对应于本公开中的“第一电源端子”的特定示例。电源端子TVDD2对应于本公开中的“第二电源端子”的特定示例。
[操作和动作]
接下来，描述根据本实施例的半导体电路1的操作和动作。
(总体操作概况)
首先，参照图1描述半导体电路1的整体操作的概述。基于从外部提供的控制信号，控制电路19生成使能信号EN，将该使能信号EN提供给环形振荡器10和输出电路12，并给选择电路11指示生成N个控制信号CTL1至CTLN。选择电路11根据来自控制电路19的指令生成N个控制信号CTL1～CTLN。环形振荡器10中的N个负载电路LD1至LDN基于控制信号CTL将电容器CAP设置为“使能”或“禁用”。在使能信号EN处于高电平的情况下，环形振荡器10执行振荡操作以生成振荡信号S1。在使能信号EN为高电平的情况下，输出电路12对从环形振荡器10提供的振荡信号S1进行分频，从而生成振荡信号S2，并输出该振荡信号S2。
(电容值测量操作)
接下来，详细描述在测试系统100中测量半导体电路1中的电容器CAP的电容值的操作。
图3示出了测试系统100的操作的示例。在该示例中，测试系统100将环形振荡器10中的N个负载电路LD1至LDN中的电容器CAP中的一个设置为“使能”，并且计算被设置为“使能”的电容器CAP的电容值。此外，重复该操作，由此计算N个负载电路LD1至LDN中的所有电容器CAP的电容值。下面详细介绍这个操作。
首先，测试器110向半导体电路1提供电源电压VDD1和VDD2(步骤S101)。具体地，电源电压生成部111生成电源电压VDD1和VDD2。此外，测试器110将由电源电压生成部111生成的电源电压VDD1提供给半导体电路1的电源端子TVDD1，并且将电源电压VDD2提供给半导体电路1的电源端子TVDD2。
此后，测试器110向半导体电路1中的控制电路19提供控制信号，控制电路19基于该控制信号将使能信号EN设置为低电平，并将控制信号CTL1～CTLN设置为低电平(步骤S102)。这使得环形振荡器10停止振荡操作。因为控制信号CTL1至CTLN处于低电平，所以N个负载电路LD1至LDN中的电容器CAP被“禁用”。
之后，测试器110中的电流测量部112测量在半导体电路1的电源端子TVDD2中流动的电源电流IDD2(待机电流IDDQ)(步骤S103)。即，待机电流IDDQ是环形振荡器10暂停振荡动作时的电源电流IDD2。
此后，测试器110向半导体电路1中的控制电路19提供控制信号，并且控制电路19基于该控制信号将使能信号EN设置为高电平(步骤S104)。控制信号CTL1至CTLN保持在低电平。这使得环形振荡器10开始振荡操作。
之后，测试器110中的电流测量部112测量在半导体电路1的电源端子TVDD2中流动的电源电流IDD2(电源电流IDDA)，并且频率测量部113测量振荡信号S2的频率(步骤S105)。即，电源电流IDDA是环形振荡器10进行振荡动作时的电源电流IDD2。
之后，计算部114基于电流测量部112的测量结果和频率测量部113的测量结果来计算环形振荡器10处的寄生电容Cpar(步骤S106)。该寄生电容Cpar是在N个负载电路LD1至LDN中的电容器CAP被“禁用”的情况下N个反相器电路IV1至IVN的负载电容的电容值的总和。寄生电容Cpar可使用以下表达式计算。
IDDA-IDDQ＝Cpar×VDD2×f…(1)
这里，IDDA表示在步骤S105中测量的电源电流，IDDQ表示在步骤S103中测量的待机电流，VDD2表示提供给电源端子TVDD2的电源电压，f表示振荡信号S1的频率。该频率f可以基于在步骤S105中测量的振荡信号S2的频率和分频电路14的分频比来计算。
此后，测试器110选择负载电路LD1中的电容器CAP，并将该电容器CAP设置为“使能”(步骤S107)。具体地，测试器110将控制信号提供给半导体电路1中的控制电路19，并且控制电路19基于该控制信号将控制信号CTL1设置为高电平，并且将控制信号CTL以外的控制信号CTL设置为低电平。这使得负载电路LD1中的电容器CAP被“使能”，并且使得负载电路LD中的电容器CAP以外的电容器CAP被“禁用”。
之后，测试器110中的电流测量部112测量在半导体电路1的电源端子TVDD2中流动的电源电流IDD2(电源电流IDDA)，并且频率测量部113测量振荡信号S2的频率(步骤S108)。
之后，计算部114基于电流测量部112的测量结果和频率测量部113的测量结果来计算环形振荡器10中的所选电容器CAP的电容值C(步骤S109)。所选电容CAP的电容值C可使用以下表达式计算。
IDDA-IDDQ＝(C+Cpar)×VDD2×f…(2)
这里，IDDA表示在步骤S108中测量的电源电流，IDDQ表示在步骤S103中测量的待机电流，Cpar表示在步骤S106中计算的寄生电容值，VDD2表示提供给电源端子TVDD2的电源电压，f表示振荡信号S1的频率。
此后，测试器110确认是否已选择N个负载电路LD1至LDN中的所有电容器CAP(步骤S110)。
在步骤S110中没有选择所有电容器CAP的情况下，选择尚未被选择的电容器CAP中的一个，并且将该电容器CAP设置为“使能”(步骤S111)。具体地，测试器110向半导体电路1中的控制电路19提供控制信号。基于该控制信号，控制电路19选择尚未被选择的电容器CAP中的一个，将与该电容器CAP对应的控制信号CTL设置为高电平，并且将除此之外的控制信号CTL设置为低电平。这将导致所选电容器CAP被“使能”，并导致除该电容器CAP之外的电容器CAP被“禁用”。此外，使处理进行到步骤S108。以这种方式，重复从步骤S108到S111的操作，直到选择了所有电容器CAP。
在步骤S110中选择了所有电容器CAP的情况下，结束该流程。
以这种方式，在半导体电路1中，可以计算每个电容器CAP的电容值。此外，通过利用使用半导体电路1获得的电容器CAP的电容值，可以获得各种类型的信息。例如，在将具有相同的电容值且具有相同类型的两个或更多个电容器合并(incorporating)为电容器CAP的情况下，可以计算这些电容器CAP之间的失配变化。此外，在结合MOS电容器作为电容器CAP的情况下，可以基于电容器CAP的电容值来计算MOS结构的栅极长度。此外，例如，在结合MIM电容器作为电容器CAP的情况下，可以基于电容器CAP的电容值计算制造时的掩模未对准量。
如上所述，在半导体电路1中，每个负载电路LD包括电容器CAP和晶体管TR，从而允许电容器CAP单独地设置为“使能”或“禁用”。结果，可以借助于单个半导体电路1计算各种电容器CAP的电容值。即，例如，在将电容器作为负载直接耦接到各个反相器电路的情况下，如在PTL1和2中描述的技术中，难以计算每个电容器的电容值。因此，例如，在打算计算各种电容器的电容值的情况下，有必要准备两个或更多个环形振荡器。在这种情况下，例如存在电路面积的增加。而在半导体电路1中，每个负载电路LD包括电容器CAP和晶体管TR。这使得可以通过单独地导通和截止晶体管TR来单独地计算电容器CAP的电容值。因此，例如，在将具有彼此不同的电容值的电容器或包括MIM电容器、MIS电容器等的各种类型的电容器合并为电容器CAP的情况下，可以借助于单个半导体电路1来计算这些各种电容器CAP中的每一个的电容值。结果，在半导体电路1中，可以减小电路面积。
此外，电容器CAP的电容值通过半导体电路1计算。因此，如后述的应用例A1和A2中，例如，可以将该半导体电路1与另一半导体电路(后述的半导体电路20)集成到单个芯片中，并且基于半导体电路1中的电容器CAP的电容值的测量结果来调整半导体电路20中的电容器的电容值。
即，例如，在通过设置在半导体晶片的划线中的工艺TEG(测试元件组)，基于包括在工艺TEG中的电容器的电容值的测量结果来调节半导体电路20中的电容器的电容值的情况下，存在不能精确地调节电容值的可能性。其原因在于，工艺TEG通常仅测量半导体晶片中的几个点，例如，这使得难以在充分考虑半导体晶片平面内元件变化的情况下调整电容值。相反，在半导体电路1中，例如，将半导体电路1和半导体电路20集成到单个芯片中使得可以基于半导体电路1中的电容器CAP的测量结果来调整半导体电路20中的电容器的电容值(该电容器CAP包括在与电容器CAP相同的芯片中)。因此，可以精确地调整电容值。
在上述示例中，各个负载电路LD1至LDN的电容器CAP依次被设置为“使能”；然而，这并不是限制性的。两个或多个电容器CAP可同时设置为“使能”。在本例中，十个负载电路LD1至LD10中的电容器CAP具有相同的电容值且为相同类型。此外，20个负载电路LD11至LD30中的电容器CAP具有相同的电容值并且是相同的类型。
图4A和4B分别示出了半导体电路1的操作示例。图4A和4B中的每一个示出了晶体管TR作为指示导通-截止状态的开关。
如图4A所示，半导体电路1使10个负载电路LD1至LD10中的晶体管TR处于导通状态，从而同时将各负载电路LD1至LD10中的电容器CAP设置为“使能”。测试系统100测量此时的电源电流IDDA和振荡信号S2的频率，并且能够基于这些测量结果计算这十个电容器CAP的电容值的平均值。
同样地，如图4B所示，半导体电路1使各20个负载电路LD11至LD30中的晶体管TR处于导通状态，从而同时将各负载电路LD11至LD30中的电容器CAP设置为“使能”。测试系统100测量此时的电源电流IDDA和振荡信号S2的频率，并且能够基于这些测量结果计算这20个电容器CAP的电容值的平均值。
以这种方式，将两个或更多个电容器CAP同时设置为“使能”使得与将电容器CAP依次设置为“使能”的情况相比，能够在更短的时间内计算这些电容器CAP的电容值的平均值。换句话说，可以在用于计算单个电容器CAP的电容值的时间内计算电容器CAP的电容值的平均值。这使得提高测量电容值的测量精度成为可能。
例如，可以根据电容值来设置要同时设置为“使能”的电容器CAP的数量，或者可以根据电容器CAP的类型来设置。
以这种方式，例如，半导体电路1可以根据应用同时选择要设置为“使能”的电容器CAP或设置要设置为“使能”的电容器CAP的数目。因此，可以增加测量操作的自由度。
[效果]
如上所述，在本实施例中，每个负载电路包括电容器和晶体管，从而使得例如可以根据应用同时选择要设置为“使能”的电容器或设置要设置为“使能”的电容器的数目。因此，可以增加测量操作的自由度。
在前述实施例中，如图1所示。单个反相器电路IV包括单负载电路LD。例如，该反相器电路IV可以包括如图5所示的两个晶体管91和92。晶体管91是N型MOS晶体管，并且具有耦接到反相器电路IV的输出端子的漏极，耦接到反相器电路IV的输入端子的栅极和接地的源极。晶体管92是P型MOS晶体管，并且具有耦接到反相器电路IV的输出端子的漏极，耦接到反相器电路IV的输入端子的栅极，以及提供有电源电压VDD2的源极。
此外，例如，反相器电路IV可以包括如图6所示的四个晶体管93至96。晶体管93和94各自是N型MOS晶体管，晶体管95和96各自是P型MOS晶体管。晶体管93具有耦接到反相器电路IV的输出端子的漏极，耦接到反相器电路IV的输入端子的栅极，以及耦接到晶体管94的漏极的源极。晶体管94具有耦接到晶体管93的源极的漏极，提供有电压Vn的栅极和接地的源极。例如，电压Vn是模拟电压，晶体管94的电阻值由该电压Vn设置。晶体管95具有耦接到反相器电路IV的输出端子的漏极，耦接到反相器电路IV的输入端子的栅极，以及耦接到晶体管96的漏极的源极。晶体管96具有耦接到晶体管95的源极的漏极，提供有电压Vp的栅极和提供有电源电压VDD2的源极。例如，电压Vp是模拟电压，晶体管96的电阻值由该电压Vp设置。电压Vp和Vn由例如未示出的电压产生部产生。
此外，例如，负载电路LD可以如图7所示配置。该负载电路LD包括晶体管TR和电容器CAP。在根据本修改示例的负载电路LD中，根据前述实施例的负载电路LD(图1)中的晶体管TR和电容器CAP彼此替换。晶体管TR具有耦接到反相器电路IV的输出端子的漏极和耦接到电容器CAP的一端的源极。电容器CAP具有耦接到晶体管TR的源极的一端，并且具有接地的另一端。
此外，例如，如图8所示，单个反相器电路IV可以包括两个负载电路LD(负载电路LDA和LDB)。负载电路LDA耦接到反相器电路IV的输出端子。该负载电路LDA包括电容器CAP和晶体管TR。负载电路LDA中的晶体管TR基于控制信号CTLA被设置为“使能”或“禁用”。负载电路LDB耦接到反相器电路IV的输出端子。该负载电路LDB包括电容器CAP和晶体管TR。基于控制信号CTLB将负载电路LDB中的晶体管TR设置为“使能”或“禁用”。应当注意，这不是限制性的，并且单个反相器电路IV可以包括三个或更多个负载电路。
在前述实施例中，N个负载电路LD1至LDN耦接到相应的N个反相器电路IV1至IVN；然而，这并不是限制性的。可选地，例如，作为图9所示的半导体电路1B，负载电路LD可以仅耦接到反相器电路IV，反相器电路IV是N个反相器电路IV1至IVN的一部分。在该示例中，相对于每十个反相器电路IV耦接一个负载电路LD。
在前述实施例中，输出电路12包括分频电路14；然而，这并不是限制性的。或者，例如，如图10所示的半导体电路1C，可以不设置分频电路14。半导体电路1C包括输出电路12C。输出电路12C包括反相器电路13和与电路15。该输出电路12c对应于根据前述实施例的、没有分频电路14的输出电路12(图1)。
在前述实施例中，环形振荡器10包括反相器电路IV；然而，这并不是限制性的。环形振荡器可以包括各种逻辑门电路。例如，如图11所示的半导体电路1D，环形振荡器可以包括缓冲电路。半导体电路1D包括环形振荡器10D。环形振荡器10D包括两个或更多个缓冲电路BF(在本例中为N个缓冲电路BF1至BFN)，两个或更多个负载电路LD(在本例中为N个负载电路LD1至LDN)和NAND电路ND。缓冲电路BF1至BFN和NAND电路ND设置在环路路径上。
<2.应用程序示例>
接下来，参照一些示例详细描述本技术的应用示例。
(应用实例A1)
图。图12示出了根据应用示例A1的半导体装置2的示例。半导体装置2包括半导体电路1和半导体电路20。半导体电路1和半导体电路20形成在单个半导体芯片中。
半导体电路20是实现预定功能的电路。该半导体电路20包括可变电容器30和设置部39。
可变电容器30具有可调节的电容值。期望该可变电容器30具有接近于期望值(例如，设计值)的电容值。即，半导体电路20是能够通过将可变电容器30的电容值设置为所希望的值来实现所希望的特性的电路，并且是对电容值具有高精度要求的电路。在本例中，可变电容器30包括电容器31A和32A以及开关31B和32B。电容器31A和32A具有彼此不同的电容值。在可变电容器30中，由于开关31B变为导通状态而选择电容器31A，由于开关32B变为导通状态而选择电容器32A。应当注意，在该示例中，提供两个电容器31A和32A；然而，这并不是限制性的。可以提供具有相互不同的电容值的三个或更多个电容器，并且可以选择这些电容器中的一个。
设置部39将开关31B和32B中的一个设置为导通状态，从而设置可变电容器30的电容值。例如，设置部39包括非易失性存储器。该非易失性存储器保存关于开关31B和32B中的哪一个将被设置为导通状态的信息(设置信息INF)。此外，设置部39基于由该非易失性存储器保存的设置信息INF将开关31B和32B中的一个设置为导通状态。
通过该结构，设置部39基于由非易失性存储器保存的设置信息INF将开关31B、32B中的一个设置为导通状态，从而设置可变电容器30的电容值。非易失性存储器预先保存了允许可变电容器30具有接近于期望值(例如，设计值)的电容值的设置信息INF。在半导体装置2中，这允许可变电容器30具有接近于期望值的电容值。
图13示出了测试系统200的配置的示例。测试系统200包括测试器210。测试器210包括设置信息生成部215。设置信息生成部215基于由计算部114计算出的半导体电路1中的电容器CAP的电容值，生成允许可变电容器30具有接近于期望值(例如，设计值)的电容值的设置信息INF。具体地说，例如，在电容器CAP包括与电容器31A和32A相同类型并且具有与电容器31A和32A的电容值接近的电容值的情况下，设置信息生成部215能够基于该电容器CAP的电容值生成设置信息INF。此外，测试器210将该设置信息INF提供给半导体电路20中的设置部39。
这里，半导体装置2对应于本公开中的“半导体装置”的特定示例。计算部114和设置信息生成部215对应于本公开中的“调整部”的特定示例。
利用该结构，在测试系统200中，测试器210使半导体电路1中的环形振荡器10执行振荡操作，电流测量部112测量在电源端子TVDD2中流动的电源电流IDD2，并且频率测量部113测量振荡信号S2的频率。此外，计算部114基于由电流测量部112测量的电源电流IDD2和由频率测量部113测量的振荡信号S2的频率来计算半导体电路1中的电容器CAP的电容值。设置信息生成部215基于由计算部114计算出的半导体电路1中的电容器CAP的电容值，生成允许可变电容器30具有接近于期望值(例如，设计值)的电容值的设置信息INF。此外，测试器210将该设置信息INF提供给半导体电路20中的设置部39。设置部39将该设置信息INF存储在非易失性存储器上。之后，设置部39基于由非易失性存储器保存的设置信息INF，将开关31B和32B中的一个设置为导通状态。以此方式，测试系统200可以调整可变电容器30的电容值。
应当注意，在该示例中，提供具有彼此不同的电容值的两个或更多个电容器(在该示例中，两个电容器31A和32A)，并且从这些电容器中选择具有更接近于期望值(例如，设计值)的电容值的电容器；然而，这并不是限制性的。例如，可以设置具有相互相等电容值的两个或更多个电容器，并且可以设置要从这些电容器中选择的电容器的数目，从而使得电容值更接近于期望值(例如，设计值)。
此外，在该示例中，调节半导体电路20中的一个可变电容器30的电容值；然而，这并不是限制性的。可以调整两个或更多可变电容器30中的每一个的电容值。此外，在该示例中，半导体装置2包括单个半导体电路1；然而，这并不是限制性的。可以包括两个或更多个半导体电路1。此外，可以基于这两个或更多个半导体电路1中的电容器CAP来调整两个或更多个可变电容器30中的每一个的电容值。
(应用实例A2)
图14示出了根据应用示例A2的半导体装置3的示例。半导体装置3包括半导体电路1，半导体电路20和测量电路40。半导体电路1，半导体电路20和测量电路40形成在单个半导体芯片中。
测量电路40包括电流测量部112，频率测量部113，计算部114和设置信息生成部215。
利用该结构，在半导体装置3中，测量电路40使半导体电路1中的环形振荡器10执行振荡操作，电流测量部112测量在电源端子TVDD2中流动的电源电流IDD2，并且频率测量部113测量振荡信号S2的频率。此外，计算部114基于由电流测量部112测量的电源电流IDD2和由频率测量部113测量的振荡信号S2的频率来计算半导体电路1中的电容器CAP的电容值。设置信息生成部215基于由计算部114计算出的半导体电路1中的电容器CAP的电容值，生成允许可变电容器30具有接近于期望值(例如，设计值)的电容值的设置信息INF。半导体电路20中的设置部39将该设置信息INF存储在非易失性存储器上。此后，设置部39基于由该非易失性存储器保存的设置信息INF将开关31B和32B中的一个设置为导通状态。以此方式，半导体装置3可以调节可变电容器30的电容值。
(应用实例A3)
在应用实例A1和A2中，半导体电路1和半导体电路20形成在单个半导体芯片中；然而，这并不是限制性的。或者，半导体电路1和半导体电路20可以形成在不同的半导体芯片中。同样在这种情况下，例如，在半导体电路1和半导体电路20从同一半导体晶片切割的情况下，可以基于半导体电路1中的电容器CAP的电容值来调整半导体电路20中的可变电容器30的电容值。
以上已经参照实施例和修改示例及其具体应用示例描述了本技术；然而，本技术不限于实施例等，并且可以进行各种修改。
例如，环形振荡器10包括NAND电路ND；然而，这并不是限制性的。或者，例如，环形振荡器可以包括计算或非逻辑(NOR)的NOR电路。
应当注意，这里描述的效果仅仅是示例而不是限制性的，并且可以提供任何其它效果。
应当注意，本技术可以具有以下配置。
(1)一种半导体装置，包括:
环形振荡器，包括两个或更多个栅极电路和第一负载电路，所述两个或更多个栅极电路设置在环路路径上并包括第一栅极电路，所述第一负载电路耦接到所述第一栅极电路的输出端子并包括第一电容器，所述第一电容器被配置为基于第一控制信号被设置为使能或禁用；和
控制信号生成电路，其被配置为生成所述第一控制信号。
(2)根据(1)所述的半导体装置，其中，所述第一负载电路包括第一开关，所述第一开关串联耦接到所述第一电容器，并且被配置为基于所述第一控制信号导通和关断。
(3)根据(1)或(2)所述的半导体装置，其中
所述两个或更多个栅极电路包括第二栅极电路，
所述环形振荡器还包括第二负载电路，所述第二负载电路耦接到所述第二栅极电路的输出端子并且包括第二电容器，所述第二电容器被配置为基于第二控制信号被设置为使能或禁用，并且
控制信号生成电路被配置为进一步生成第二控制信号。
(4)根据(3)所述的半导体装置，其中
所述第二负载电路包括第二开关，所述第二开关串联耦接到所述第二电容器，并且被配置为基于所述第一控制信号导通和关断，以及
第二电容器的类型与第一电容器的类型不同。
(5)根据(3)或(4)所述的半导体装置，其中
所述第二负载电路包括第二开关，所述第二开关串联耦接到所述第二电容器，并且被配置为基于所述第一控制信号导通和关断，以及
第二电容器具有与第一电容器的电容不同的电容值。
(6)根据(1)至(5)中任一项所述的半导体装置，还包括:
第一电源端子；和
第二电源端子，其中
所述控制信号生成电路耦接到所述第一电源端子，并且
所述两个或更多个栅极电路耦接到所述第二电源端子。
(7)根据(1)至(6)中任一项所述的半导体装置，其中
所述环形振荡器包括两个或更多个负载电路，所述两个或更多个负载电路包括所述第一负载电路，
所述两个或更多个负载电路耦接到所述两个或更多个栅极电路中彼此不同的所述栅极电路的各个输出端子，并且
负载电路的数目小于栅极电路的数目。
(8)根据(1)至(6)中任一项所述的半导体装置，其中
所述环形振荡器还包括第三负载电路，所述第三负载电路耦接到所述第一栅极电路的输出端并且包括第三电容器，所述第三电容器被配置为基于第三控制信号被设置为使能或禁用，并且
控制信号生成电路被配置为进一步生成第三控制信号。
(9)根据(1)至(8)中任一项所述的半导体装置，还包括:
电流测量部，所述电流测量部被配置为测量在所述两个或更多个栅极电路中流动的电源电流；
频率测量部，其被配置为测量由所述环形振荡器生成的振荡信号的频率；
电容值可调的可变电容器；和
调整部，其被配置为基于所述电流测量部的测量结果和所述频率测量部的测量结果来调整所述可变电容器的电容值。
(10)一种电容值测量方法，包括:
使环形振荡器操作，所述环形振荡器包括两个或更多个栅极电路和第一负载电路，所述两个或更多个栅极电路设置在环路上并包括第一栅极电路，所述第一负载电路耦接到所述第一栅极电路的输出端并包括第一电容器，所述第一电容器被配置为基于第一控制信号被设置为使能或禁用；
测量所述两个或更多个栅极电路的消耗电流；
测量由所述环形振荡器产生的振荡信号的频率；和
基于所述消耗电流和所述频率计算所述第一电容器的电容值。
(11)根据(10)所述的电容值测量方法，其中
测量所述消耗电流包括:当所述第一电容器被设置为禁用时，测量所述两个或更多个栅极电路的第一消耗电流；以及当所述第一电容器被设置为使能时，测量所述两个或更多个栅极电路的第二消耗电流，
测量所述频率包括：当所述第一电容器被设置为禁用时测量所述振荡信号的第一频率，以及当所述第一电容器被设置为使能时测量所述振荡信号的第二频率，并且
计算第一电容器的电容值包括：基于第一消耗电流、第二消耗电流、第一频率和第二频率计算第一电容器的电容值。
本申请基于2018年5月17日向日本专利局提交的日本专利申请号2018-095116要求优先权，其全部内容通过引用并入本申请中。
本领域技术人员应当理解，可以根据设计要求和其它因素发生各种修改，组合，子组合和变更，只要它们在所附权利要求或其等同物的范围内。

Claims (11)

1.一种半导体装置，包括：
环形振荡器，其包括多个栅极电路和第一负载电路，所述多个栅极电路被布置在环路上并且包括第一栅极电路，所述第一负载电路耦接到所述第一栅极电路的输出端子并且包括第一电容器，所述第一电容器被配置为基于第一控制信号被设置为使能或禁用；和
控制信号生成电路，被配置为产生所述第一控制信号。
2.根据权利要求1所述的半导体装置，其特征在于，所述第一负载电路包括第一开关，所述第一开关串联耦接于所述第一电容器，并被配置为基于所述第一控制信号而被导通和关断。
3.根据权利要求1所述的半导体装置，其中，
所述多个栅极电路包括第二栅极电路，
所述环形振荡器还包括第二负载电路，所述第二负载电路耦接到所述第二栅极电路的输出端子并包括第二电容器，所述第二电容器被配置为基于第二控制信号而被设置为使能或禁用，以及
所述控制信号生成电路被配置为进一步产生所述第二控制信号。
4.根据权利要求3所述的半导体装置，其中，
所述第二负载电路包括第二开关，所述第二开关串联耦接至所述第二电容器，并且被配置为基于所述第一控制信号而导通和关断；以及
所述第二电容器的类型不同于所述第一电容器的类型。
5.根据权利要求3所述的半导体装置，其中
所述第二负载电路包括第二开关，所述第二开关串联耦接至所述第二电容器，并且被配置为基于所述第一控制信号而导通和关断；以及
所述第二电容器的电容值不同于所述第一电容器的电容值。
6.根据权利要求1所述的半导体装置，还包括：
第一电源端子；和
第二电源端子，其中
所述控制信号生成电路耦接到所述第一电源端子，并且
所述多个栅极电路耦接到所述第二电源端子。
7.根据权利要求1所述的半导体装置，其中，
所述环形振荡器包括多个负载电路，所述多个负载电路包括第一负载电路，
所述多个负载电路分别耦接到所述多个栅极电路中彼此不同的栅极电路的输出端子，并且
所述负载电路的数量小于所述栅极电路的数量。
8.根据权利要求1所述的半导体装置，其中，
所述环形振荡器还包括第三负载电路，所述第三负载电路耦接到所述第一栅极电路的输出端子并包括第三电容器，所述第三电容器被配置为基于第三电控制信号被设置为使能或禁用；以及
所述控制信号生成电路被配置为进一步产生第三控制信号。
9.根据权利要求1所述的半导体装置，还包括：
电流测量部，被配置为测量在多个栅极电路中流动的电源电流；
频率测量部，被配置为测量由所述环形振荡器产生的振荡信号的频率；
可变电容器，具有可调电容值；和
调整部，被配置为基于所述电流测量部的测量结果和所述频率测量部的测量结果调整所述可变电容器的电容值。
10.一种电容值测量方法，包括：
使环形振荡器操作，该环形振荡器包括多个栅极电路和第一负载电路，所述多个栅极电路布置在环路上并包括第一栅极电路，第一负载电路耦接到所述第一栅极电路的输出端子并且包括第一电容器，所述第一电容器被配置为基于第一控制信号被设置为使能或禁用；
测量所述多个栅极电路的消耗电流；
测量所述环形振荡器产生的振荡信号的频率；和
根据所述消耗电流和所述频率计算所述第一电容器的电容值。
11.根据权利要求10所述的电容值测量方法，其中，
测量所述消耗电流包括：当第一电容器被设置为禁用时，测量所述多个栅极电路的第一消耗电流；以及当所述第一电容器被设置为使能时，测量所述多个栅极电路的第二消耗电流；
测量所述频率包括：当所述第一电容器被设置为禁用时，测量所述振荡信号的第一频率；以及当所述第一电容器被设置为使能时，测量所述振荡信号的第二频率；以及
计算所述第一电容器的电容值包括：基于所述第一消耗电流、第二消耗电流、第一频率和第二频率计算所述第一电容器的电容值。
CN201980031609.6A 2018-05-17 2019-04-16 半导体装置及电容值测量方法 Pending CN112105938A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-095116 2018-05-17
JP2018095116A JP2019200147A (ja) 2018-05-17 2018-05-17 半導体装置および容量値測定方法
PCT/JP2019/016253 WO2019220839A1 (ja) 2018-05-17 2019-04-16 半導体装置および容量値測定方法

Publications (1)

Publication Number Publication Date
CN112105938A true CN112105938A (zh) 2020-12-18

Family

ID=68540156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980031609.6A Pending CN112105938A (zh) 2018-05-17 2019-04-16 半导体装置及电容值测量方法

Country Status (3)

Country Link
JP (1) JP2019200147A (zh)
CN (1) CN112105938A (zh)
WO (1) WO2019220839A1 (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795964A (en) * 1986-08-01 1989-01-03 Texas Instruments Incorporated Method and apparatus for measuring the capacitance of complementary field-effect transistor devices
US5038118A (en) * 1989-09-05 1991-08-06 Siemens Aktiengesellschaft Circuit configuration for an integratable and controllable ring oscillator
US5302920A (en) * 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
JPH11186880A (ja) * 1997-12-24 1999-07-09 Matsushita Electric Ind Co Ltd 発振器
US6768387B1 (en) * 2000-03-08 2004-07-27 Renesas Technology Corporation Voltage controlled oscillator and PLL circuit using the same
JP2005302839A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 半導体集積回路
US20060038625A1 (en) * 2004-08-17 2006-02-23 Stephane Ricard Oscillator circuit for EEPROM high voltage generator
US20100134170A1 (en) * 2008-12-03 2010-06-03 Mstar Semiconductor, Inc. Delay Cell of Ring Oscillator and Associated Method
US20160028406A1 (en) * 2014-07-24 2016-01-28 Kabushiki Kaisha Toshiba Oscillation circuit and phase synchronization circuit
CN105340179A (zh) * 2013-06-28 2016-02-17 精工电子有限公司 延迟电路、振荡电路及半导体装置
CN105954596A (zh) * 2016-04-21 2016-09-21 上海华力微电子有限公司 一种用于小电容失配检测及绝对值测量的电路及方法
CN107204756A (zh) * 2016-03-18 2017-09-26 精工半导体有限公司 振荡电路、升压电路及半导体装置
CN107276566A (zh) * 2016-04-07 2017-10-20 中芯国际集成电路制造(上海)有限公司 环形振荡电路
JP2018029256A (ja) * 2016-08-17 2018-02-22 株式会社東芝 遅延回路、発振回路、およびブーストコンバータ
WO2018056068A1 (ja) * 2016-09-21 2018-03-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の動作方法、並びに製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006400A (ja) * 1999-06-18 2001-01-12 Fujitsu Ltd メモリデバイス
US6728647B1 (en) * 2001-02-21 2004-04-27 Xilinx, Inc. Determination of capacitances of individual resources in programmable logic devices
US7187599B2 (en) * 2005-05-25 2007-03-06 Infineon Technologies North America Corp. Integrated circuit chip having a first delay circuit trimmed via a second delay circuit
JP2009025043A (ja) * 2007-07-17 2009-02-05 Toshiba Corp 半導体集積装置およびその検査方法
JP2013007691A (ja) * 2011-06-27 2013-01-10 Renesas Electronics Corp 容量測定回路、半導体装置および容量測定方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795964A (en) * 1986-08-01 1989-01-03 Texas Instruments Incorporated Method and apparatus for measuring the capacitance of complementary field-effect transistor devices
US5038118A (en) * 1989-09-05 1991-08-06 Siemens Aktiengesellschaft Circuit configuration for an integratable and controllable ring oscillator
US5302920A (en) * 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
JPH11186880A (ja) * 1997-12-24 1999-07-09 Matsushita Electric Ind Co Ltd 発振器
US6768387B1 (en) * 2000-03-08 2004-07-27 Renesas Technology Corporation Voltage controlled oscillator and PLL circuit using the same
JP2005302839A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 半導体集積回路
US20060038625A1 (en) * 2004-08-17 2006-02-23 Stephane Ricard Oscillator circuit for EEPROM high voltage generator
US20100134170A1 (en) * 2008-12-03 2010-06-03 Mstar Semiconductor, Inc. Delay Cell of Ring Oscillator and Associated Method
CN105340179A (zh) * 2013-06-28 2016-02-17 精工电子有限公司 延迟电路、振荡电路及半导体装置
US20160028406A1 (en) * 2014-07-24 2016-01-28 Kabushiki Kaisha Toshiba Oscillation circuit and phase synchronization circuit
CN107204756A (zh) * 2016-03-18 2017-09-26 精工半导体有限公司 振荡电路、升压电路及半导体装置
CN107276566A (zh) * 2016-04-07 2017-10-20 中芯国际集成电路制造(上海)有限公司 环形振荡电路
CN105954596A (zh) * 2016-04-21 2016-09-21 上海华力微电子有限公司 一种用于小电容失配检测及绝对值测量的电路及方法
JP2018029256A (ja) * 2016-08-17 2018-02-22 株式会社東芝 遅延回路、発振回路、およびブーストコンバータ
WO2018056068A1 (ja) * 2016-09-21 2018-03-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の動作方法、並びに製造方法

Also Published As

Publication number Publication date
JP2019200147A (ja) 2019-11-21
WO2019220839A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
US7893671B2 (en) Regulator with improved load regulation
US9172562B2 (en) Calibration circuit, integrated circuit having calibration circuit, and calibration method
KR100232321B1 (ko) 기준 발생 회로 및 기준 전압 발생 회로
CN107017844B (zh) 一种rc振荡器
US10191504B2 (en) Leakage current compensation circuit and semiconductor device
CN107229301B (zh) 电压调节器
CN114825875A (zh) 绝缘栅型半导体器件驱动电路
CN112838850A (zh) 上电复位电路、集成电路以及电子设备
TWI658695B (zh) 輸出電路和用於提供輸出電流的方法
US6614251B2 (en) Electromigration evaluation circuit
JP2015154453A (ja) 電源電圧調整装置
TWI470394B (zh) 電壓產生器
US20210208618A1 (en) On-chip reference current generating circuit
US11114880B2 (en) Current regulating circuit and power supply management circuit including the same
US9239583B2 (en) Circuit for generation of an electric current with a configurable value
CN112105938A (zh) 半导体装置及电容值测量方法
US8564323B2 (en) Circuit arrangement and method for testing a reset circuit
JPH11145800A (ja) Ｃｍｏｓ型可変遅延回路及びその遅延時間の制御方法並びに半導体試験装置
US6601177B1 (en) Semiconductor integrated circuit
US9726714B2 (en) Sensor device and inspection method thereof
US8860503B2 (en) Floating bias generator
JPH10124159A (ja) 電圧印加回路
JP2010074587A (ja) 電圧比較器
CN107251433B (zh) 半导体器件驱动电路
JP3679992B2 (ja) 半導体集積回路及びその試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination