CN107204756A - 振荡电路、升压电路及半导体装置 - Google Patents

振荡电路、升压电路及半导体装置 Download PDF

Info

Publication number
CN107204756A
CN107204756A CN201710160230.8A CN201710160230A CN107204756A CN 107204756 A CN107204756 A CN 107204756A CN 201710160230 A CN201710160230 A CN 201710160230A CN 107204756 A CN107204756 A CN 107204756A
Authority
CN
China
Prior art keywords
circuit
supply voltage
voltage
pmos transistor
constant flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710160230.8A
Other languages
English (en)
Other versions
CN107204756B (zh
Inventor
村田正哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN107204756A publication Critical patent/CN107204756A/zh
Application granted granted Critical
Publication of CN107204756B publication Critical patent/CN107204756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

课题在于：提供能够降低高电源电压时的功耗的振荡电路、升压电路、半导体装置。解决方案在于：在振荡电路的环形振荡器电路中，反相器电路的PMOS晶体管的衬底与第1电源电压连接，源极与控制反相器电路的供给电流的第1恒流元件的PMOS晶体管的漏极连接，第1恒流元件的PMOS晶体管的源极与第1电源电压为既定电压以上时成为恒压的第2电源电压VREG连接。

Description

振荡电路、升压电路及半导体装置
技术领域
本发明关于能够在高电源电压时降低功耗的振荡电路。
背景技术
在能够电气删除/写入/读出数据的EEPROM等的非易失性存储器中，进行删除/写入动作时，需要对所选择的存储器单元施加电源电压VDD以上的高电压。利用使输入电压升压的充电泵电路来产生期望的高电压。
利用充电泵电路的升压电路的输出电流由以下的式（1）表示。
在此TCLK为振荡电路的时钟信号的振荡周期，fCLK为振荡电路的输出时钟信号的振荡频率，CCP为充电泵电路的电容器电容，VCLK为时钟信号的振幅（＝电源电压VDD）。
由（1）式，向存储器单元供给的输出电流IOUT与电源电压VDD成比例。变得在高电源电压时所需以上地供给输出电流IOUT。作为结果存在消耗电流/功耗会较大增加的课题。
为了解决这样的课题，提出如下的技术。（例如，参照专利文献1）
图5是示出现有的振荡电路的一个例子的电路图。
现有的振荡电路是将由串联连接的PMOS晶体管和NMOS晶体管构成的反相器电路3以奇数级级联连接而成环状的环形振荡器电路。对反相器电路3分别连接恒流元件2。各个恒流元件2与电源电路1连接。
对构成环形振荡器电路的反相器电路3的栅极电容Cg充放电的电荷Q由以下的式（2）表示。
在此，IBIAS为充放电电流，t为充放电时间。
通过将（2）式变形，充放电时间t和振荡频率fCLK分别由以下的式（3）、（4）表示。
在电源电路1稳定动作上充分的电源电压区域中，充放电电流IBIAS由恒流元件2决定。充放电电流IBIAS被认为不依赖电源电压VDD而固定。因而，认为反相器电路3的栅极电容Cg和充放电电流IBIAS为常数。由（3）式、（4）式，充放电时间t与电源电压VDD成比例，而振荡频率fCLK与电源电压VDD成反比例。
通过使用这样构成的振荡电路10，相对于电源电压VDD的上升，能够降低振荡频率fCLK。能够抑制输出电流IOUT，能够达到低消耗电流/低功耗。
【现有技术文献】
【专利文献】
【专利文献1】日本专利第3553508号公报。
发明内容
【发明要解决的课题】
然而近年来，半导体装置更进一步的低电源电压化正在开展。为了使内置升压电路的半导体装置即便在低电源电压时也稳定地动作，需要提升低电源电压时的振荡频率。若在现有技术的振荡电路的状态下提升振荡频率，则变得不仅提升低电源电压时的振荡频率，还整体提升振荡频率。因此，再次浮现出高电源电压时的消耗电流/功耗会所需以上地增加的课题。
【用于解决课题的方案】
本发明为了解决上述课题，在振荡电路的环形振荡器电路中，将反相器电路的PMOS晶体管的衬底连接到电源电压VDD。将反相器电路的PMOS晶体管的源极连接到控制反相器电路的供给电流的第1恒流元件的PMOS晶体管的漏极。将第1恒流元件的PMOS晶体管的源极连接到当电源电压VDD成为既定电压以上时成为恒压的第2电源电压VREG。
【发明效果】
在本发明中，通过使用如上述那样构成的振荡电路的环形振荡器电路，在比既定电压还高的电源电压时，在反相器电路的PMOS晶体管的源极与衬底间产生电位差。因为衬底偏置效应而阈值电压上升，反相器电路的反相时间（＝充放电时间t）变得比现有技术还长。能够比现有技术还降低振荡频率，能够实现降低消耗电流/功耗。
附图说明
【图1】是示出本实施方式的振荡电路的一个例子的电路图。
【图2】是示出本实施方式的振荡电路的电源电路的一个例子的电路图。
【图3】是示出本实施方式的电源电压VREG与电源电压VDD的关系的图表。
【图4】是示出本实施方式的升压电路的一个例子的电路图。
【图5】是示出现有的振荡电路的一个例子的电路图。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。
图1是示出本实施方式的振荡电路10的一个例子的电路图。是将由串联连接的PMOS晶体管和NMOS晶体管构成的反相器电路3以奇数级级联连接而成环状的环形振荡器电路。对反相器电路3分别连接恒流元件2。各个恒流元件2与电源电路1连接。反相器电路3的PMOS晶体管的衬底与电源电压VDD连接。反相器电路3的PMOS晶体管的源极与控制供给电流的第1恒流元件即PMOS晶体管MP1的漏极连接。PMOS晶体管MP1的栅极被输入电源电路1输出的偏置电压PBIAS，源极和衬底被输入第2电源电压VREG，漏极与各个反相器电路3的PMOS晶体管的源极连接。反相器电路3的NMOS晶体管将衬底连接到接地电位VSS，源极与控制反相器电路3的供给电流的第2恒流元件的NMOS晶体管MN1的漏极连接。NMOS晶体管MN1的栅极被输入电源电路1输出的偏置电压NBIAS，将源极和衬底连接到接地电位VSS，漏极与各个反相器电路3的NMOS晶体管的源极连接。
图2是示出本实施方式的振荡电路10的电源电路1的一个例子的电路图。
由4个晶体管MP21、MP22、MN21、MN22和电阻制作恒流源IREF。利用由NMOS晶体管MN22和MN23构成的电流反射镜电路向PMOS晶体管MP23供给恒流IREF。利用由PMOS晶体管MP23和MP24构成的电流反射镜电路向NMOS晶体管MN24供给恒流IREF。
偏置电压PBIAS从PMOS晶体管MP23的漏极输出。另外，偏置电压NBIAS从NMOS晶体管MN24的漏极输出。
第2电源电压VREG成为栅极和漏极饱和接线的PMOS晶体管MP26的阈值电压｜Vtp｜与NMOS晶体管MN25的阈值电压Vtn之和。耗尽型NMOS晶体管MD11、MD12作为源极跟随器转换第2电源电压VREG的输出阻抗。
图3是示出本实施方式的第2电源电压VREG与电源电压VDD的关系的图表。
图3的电压V0是由图2所示的栅极和漏极饱和接线的PMOS晶体管MP26的阈值电压｜Vtp｜与NMOS晶体管MN25的阈值电压Vtn之和决定的电压。在电源电压VDD低于电压V0的区域，第2电源电压VREG成为与电源电压VDD大致相等。在电源电压VDD高于电压V0的区域，第2电源电压VREG以既定电压V0成为恒压。
在电源电压VDD比既定电压V0还高的情况下（VDD＞V0），在电源电压VDD与第2电源电压VREG之间产生电位差。在反相器电路3的PMOS晶体管的源极与衬底间产生电位差，对源极－衬底间施加正向偏置电压Vsb。PMOS晶体管中正向偏置电压Vsb扩大沟道下的耗尽层，沟道区域的空穴减少，从而沟道的厚度变薄。为了使沟道回到原来的厚度，必须施加更大的栅极－源极间电压Vgs，因此作为结果阈值电压上升。这样，将阈值电压因源极与衬底间的电位差而上升的情形称为衬底偏置效应。
如果电源电压VDD变得比既定电压V0高，则因衬底偏置效应反相器电路3的PMOS晶体管的阈值电压进一步上升。由于反相器电路3的反相时间（＝充放电时间t）变得比现有技术还长，所以振荡频率fCLK比现有技术还降低。电源电压VDD越比既定电压V0高，电源电压VDD与第2电源电压VREG之间的电位差就越大。衬底偏置效应造成的振荡频率fCLK的降低会更加显著地显现。
此外，在本实施方式的振荡电路10中，环形振荡器电路的振幅为第2电源电压VREG，因此需要经由如图1所示的电平移位电路4而将振荡电路10的输出OSCCLK的振幅电平转换为电源电压VDD。
如以上说明的那样，在图1所示的环形振荡器电路中，将反相器电路3的PMOS晶体管的衬底连接到电源电压VDD。将反相器电路3的PMOS晶体管的源极连接到控制反相器电路3的供给电流的第1恒流元件的PMOS晶体管的漏极。将第1恒流元件的PMOS晶体管的源极连接到第2电源电压VREG。因为反相器电路3的PMOS晶体管的衬底偏置效应，在电源电压VDD比第2电源电压VREG还高的情况下（VDD＞VREG），反相器电路3的反相时间（＝充放电时间t）比现有技术还长。本实施方式的振荡电路10在高电源电压区域中，能够比现有技术还降低振荡频率fCLK，能够降低消耗电流/功耗。
图4是示出本实施方式的升压电路13的一个例子的电路图。利用振荡电路10的振荡输出OSCCLK，驱动时钟缓冲电路11。充电泵电路12的栅极和漏极通过二极管连接的电荷输送用NMOS晶体管，通过振幅为VDD的互补的时钟信号CLK、CLKX仅向一个方向挤压蓄积在电容CCP的电荷。此时，通过耦合动作提高电容CCP的电位，经由与电容CCP相连的电荷输送用NMOS晶体管，向下一级的电容输送电荷。反复进行这样的抽取动作，使电源电压VDD进行升压直至期望的高电压VPP。
如前所述，在能够电气删除/写入数据的EEPROM等的非易失性存储器进行数据的删除/写入时，需要向所选择的存储器单元施加电源电压VDD以上的高电压。在进行数据的删除/写入时产生所需要的高电压上，利用本实施方式的振荡电路和充电泵电路，从而能够得到比现有技术降低消耗电流/功耗的存储器元件。
以上，对本发明的实施例进行了说明，但本发明并不局限于这些实施例，在不脱离其要旨的范围内能够实施各种个样的方式。
标号说明
1电源电路；2恒流元件；3反相器电路；10振荡电路；13升压电路。

Claims (4)

1.一种振荡电路，其特征在于具备：
环形振荡器电路，将由串联连接的PMOS晶体管和NMOS晶体管构成的反相器电路以奇数级级联连接，将所述反相器电路以环状连接；
第1恒流元件，由使既定电流流过所述反相器电路的PMOS晶体管构成；
第2恒流元件，由使既定电流流过所述反相器电路的NMOS晶体管构成；以及
电源电路，由第1电源电压产生第1偏置电压和第2偏置电压和第2电源电压，
所述第2电源电压在所述第1电源电压为既定电压以上时为固定的电压，
所述反相器电路的PMOS晶体管的源极与所述第1恒流元件的PMOS晶体管的漏极连接，衬底被输入所述第1电源电压，
所述反相器电路的NMOS晶体管的源极与所述第2恒流元件的NMOS晶体管的漏极连接，衬底被输入接地电压，
所述第1恒流元件的PMOS晶体管的栅极被输入所述第1偏置电压，源极和衬底被输入所述第2电源电压，
所述第2恒流元件的NMOS晶体管的栅极被输入所述第2偏置电压，源极和衬底被输入所述接地电压。
2.如权利要求1所述的振荡电路，其特征在于，还具备：
电平移位电路，将所述环形振荡器电路的输出电压转换为所述第1电源电压。
3.一种具备权利要求1或2所述的振荡电路的升压电路。
4.一种具备权利要求3所述的升压电路的半导体装置。
CN201710160230.8A 2016-03-18 2017-03-17 振荡电路、升压电路及半导体装置 Active CN107204756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-055584 2016-03-18
JP2016055584A JP6719236B2 (ja) 2016-03-18 2016-03-18 発振回路、昇圧回路及び半導体装置

Publications (2)

Publication Number Publication Date
CN107204756A true CN107204756A (zh) 2017-09-26
CN107204756B CN107204756B (zh) 2021-08-24

Family

ID=59856135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710160230.8A Active CN107204756B (zh) 2016-03-18 2017-03-17 振荡电路、升压电路及半导体装置

Country Status (5)

Country Link
US (1) US10193535B2 (zh)
JP (1) JP6719236B2 (zh)
KR (1) KR102198205B1 (zh)
CN (1) CN107204756B (zh)
TW (1) TWI698087B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112105938A (zh) * 2018-05-17 2020-12-18 索尼半导体解决方案公司 半导体装置及电容值测量方法
CN112736076A (zh) * 2020-12-29 2021-04-30 中国科学院上海微系统与信息技术研究所 自加热效应参数的提取装置以及提取方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128835B2 (en) * 2017-02-20 2018-11-13 Stmicroelectronics International N.V. Aging tolerant I/O driver
US10473530B2 (en) * 2017-08-18 2019-11-12 Qualcomm Incorporated Apparatus and method for generating temperature-indicating signal using correlated-oscillators

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115717A (en) * 1979-03-01 1980-09-05 Citizen Watch Co Ltd Ring oscillator
US4236121A (en) * 1978-04-05 1980-11-25 Massachusetts Institute Of Technology Oscillators including charge-flow transistor logic elements
JPH0537307A (ja) * 1991-06-21 1993-02-12 Hitachi Ltd 電圧制御発振回路および位相同期ループ回路
US5270584A (en) * 1991-08-26 1993-12-14 Nec Corporation Semiconductor integrated circuit
JPH06104638A (ja) * 1992-07-29 1994-04-15 Ncr Internatl Inc 電流／電圧制御される高速オッシレータ回路
JPH0818408A (ja) * 1994-04-25 1996-01-19 Seiko Instr Inc 発振回路および不揮発性半導体記憶装置
JPH08288801A (ja) * 1995-03-07 1996-11-01 Sgs Thomson Microelettronica Spa 低ジッタ広周波数域電圧制御発振器
US5821821A (en) * 1997-02-24 1998-10-13 Ati Technologies Incorporated ICO based linear gain VCO with non-linear V/I converter
JP2003283306A (ja) * 2002-03-25 2003-10-03 Rohm Co Ltd 発振器
EP1928092A2 (en) * 2006-12-01 2008-06-04 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus
CN101505094A (zh) * 2009-03-05 2009-08-12 浙江大学 一种便携式设备的电源模块
CN101521498A (zh) * 2008-02-29 2009-09-02 北京芯慧同用微电子技术有限责任公司 一种压控振荡器
CN202261165U (zh) * 2011-09-21 2012-05-30 电子科技大学 一种环形压控振荡器
CN202334491U (zh) * 2011-09-30 2012-07-11 杭州电子科技大学 数字可控环形压控振荡器电路
US20130234768A1 (en) * 2012-03-09 2013-09-12 Seiko Instruments Inc. Boosting circuit
JP2014075763A (ja) * 2012-10-05 2014-04-24 Seiko Npc Corp 温度周波数変換回路及び温度補償型発振回路
CN104079157A (zh) * 2014-06-19 2014-10-01 南京微盟电子有限公司 一种同步升压dc-dc转换器的超低压启动电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5926237B2 (ja) 1978-06-21 1984-06-25 株式会社日立製作所 熱交換器
JPS55135780A (en) * 1979-04-10 1980-10-22 Citizen Watch Co Ltd Electronic watch
US5465075A (en) * 1994-01-03 1995-11-07 Texas Instruments Incorporated Phase-locked loop circuit with minimum output jitter and maximum frequency stability
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
US5952892A (en) * 1997-09-29 1999-09-14 Lsi Logic Corporation Low-gain, low-jitter voltage controlled oscillator circuit
JP2001068976A (ja) * 1999-08-30 2001-03-16 Nec Kansai Ltd 発振器
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9112484B1 (en) * 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236121A (en) * 1978-04-05 1980-11-25 Massachusetts Institute Of Technology Oscillators including charge-flow transistor logic elements
JPS55115717A (en) * 1979-03-01 1980-09-05 Citizen Watch Co Ltd Ring oscillator
JPH0537307A (ja) * 1991-06-21 1993-02-12 Hitachi Ltd 電圧制御発振回路および位相同期ループ回路
US5270584A (en) * 1991-08-26 1993-12-14 Nec Corporation Semiconductor integrated circuit
JPH06104638A (ja) * 1992-07-29 1994-04-15 Ncr Internatl Inc 電流／電圧制御される高速オッシレータ回路
JPH0818408A (ja) * 1994-04-25 1996-01-19 Seiko Instr Inc 発振回路および不揮発性半導体記憶装置
JPH08288801A (ja) * 1995-03-07 1996-11-01 Sgs Thomson Microelettronica Spa 低ジッタ広周波数域電圧制御発振器
US5821821A (en) * 1997-02-24 1998-10-13 Ati Technologies Incorporated ICO based linear gain VCO with non-linear V/I converter
JP2003283306A (ja) * 2002-03-25 2003-10-03 Rohm Co Ltd 発振器
EP1928092A2 (en) * 2006-12-01 2008-06-04 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus
CN101521498A (zh) * 2008-02-29 2009-09-02 北京芯慧同用微电子技术有限责任公司 一种压控振荡器
CN101505094A (zh) * 2009-03-05 2009-08-12 浙江大学 一种便携式设备的电源模块
CN202261165U (zh) * 2011-09-21 2012-05-30 电子科技大学 一种环形压控振荡器
CN202334491U (zh) * 2011-09-30 2012-07-11 杭州电子科技大学 数字可控环形压控振荡器电路
US20130234768A1 (en) * 2012-03-09 2013-09-12 Seiko Instruments Inc. Boosting circuit
JP2014075763A (ja) * 2012-10-05 2014-04-24 Seiko Npc Corp 温度周波数変換回路及び温度補償型発振回路
CN104079157A (zh) * 2014-06-19 2014-10-01 南京微盟电子有限公司 一种同步升压dc-dc转换器的超低压启动电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AKANSHA SHRIVASTAVA 等: "Performance Evaluation of Five Stage VCO Ring Oscillator with Reverse Substrate Bias and SAL Technique Using Nanoscale CMOS Technology", 《2013 THIRD INTERNATIONAL CONFERENCE ON ADVANCED COMPUTING AND COMMUNICATION TECHNOLOGIES (ACCT)》 *
毛帅宇 等: "低功耗的电流饥饿型环形振荡器", 《电子世界》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112105938A (zh) * 2018-05-17 2020-12-18 索尼半导体解决方案公司 半导体装置及电容值测量方法
CN112736076A (zh) * 2020-12-29 2021-04-30 中国科学院上海微系统与信息技术研究所 自加热效应参数的提取装置以及提取方法
CN112736076B (zh) * 2020-12-29 2024-05-10 中国科学院上海微系统与信息技术研究所 自加热效应参数的提取装置以及提取方法

Also Published As

Publication number Publication date
JP2017175183A (ja) 2017-09-28
US20170272060A1 (en) 2017-09-21
US10193535B2 (en) 2019-01-29
KR20170108875A (ko) 2017-09-27
CN107204756B (zh) 2021-08-24
KR102198205B1 (ko) 2021-01-04
TW201806318A (zh) 2018-02-16
TWI698087B (zh) 2020-07-01
JP6719236B2 (ja) 2020-07-08

Similar Documents

Publication Publication Date Title
CN107204756A (zh) 振荡电路、升压电路及半导体装置
US5003197A (en) Substrate bias voltage generating and regulating apparatus
JP3732884B2 (ja) 内部電源電圧発生回路、内部電圧発生回路および半導体装置
US9225237B2 (en) Charge pump circuit comprising multiple—gate transistors and method of operating the same
US7427889B2 (en) Voltage regulator outputting positive and negative voltages with the same offsets
US8120412B2 (en) Voltage boosting system with slew rate control and method thereof
CN1956289B (zh) 半导体集成电路器件及使用该器件的非接触电子装置
US20110169557A1 (en) Charge pump circuit
EP0949750A2 (en) Charge pump type booster circuit
JPH0114712B2 (zh)
KR100649514B1 (ko) 링 오실레이터에 이용되는 정전류 회로 및 차지 펌프 회로
US6437609B1 (en) Charge pump type voltage booster circuit
US20050258911A1 (en) Ring oscillation circuit
JP2560983B2 (ja) 半導体装置
JP3770224B2 (ja) 可変遅延器，電圧制御発振器，ｐｌｌ回路
KR0167692B1 (ko) 반도체 메모리장치의 차아지 펌프회로
US8421522B2 (en) High voltage generator and method of generating high voltage
CN109121453B (zh) 负电荷泵和具有这样的负电荷泵的音频asic
KR19990067252A (ko) 누산 캐패시터를 이용한 개선된 충전 펌프
EP1570569A1 (en) Current-controlled oscillator
JP2008099093A (ja) 発振回路及び半導体装置
Wang et al. A high efficiency CMOS charge pump for low voltage operation
Bong et al. Negative charge pump circuit with large output current and high power efficiency
JP2978671B2 (ja) 半導体メモリ装置
JPH118543A (ja) Ｃｍｏｓ出力バッファ回路及びバイアス電圧発生回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Chiba County, Japan

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: DynaFine Semiconductor Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.