KR100594287B1

KR100594287B1 - 넓은 범위의 입력 전압에 대응 가능한 입력 버퍼

Info

Publication number: KR100594287B1
Application number: KR1020040051975A
Authority: KR
Inventors: 서동일; 김형동; 김중식
Original assignee: 삼성전자주식회사
Priority date: 2004-07-05
Filing date: 2004-07-05
Publication date: 2006-06-30
Also published as: JP4860193B2; JP2006025423A; KR20060003173A; US7365571B2; US20060001448A1; US20080211542A1

Abstract

본 발명은 넓은 범위의 입력 전압에 대응 가능한 입력 버퍼에 대하여 개시된다. 입력 버퍼는 입력 신호와 같은 레벨인 데이터 입출력 전원 전압에 의해 구동되고 입력 신호를 출력 신호로 전달하거나, 입력 신호와 기준 전압을 비교하여 출력 신호를 발생한다. 입력 버퍼의 전원은 입력 신호와 비교되어 입력 전압의 최대 값이 될 때까지 제1 전원 전압으로부터 차아지를 공급받는다. 이에 따라 입력 버퍼의 전원이 입력 신호의 전압 레벨을 따라 변동되기 때문에, 넓은 범위의 입력 신호들의 로직 레벨을 정확히 판정할 수 있다.

입력 버퍼, 입력 신호 레벨, 전원 검출 및 유지부

Description

넓은 범위의 입력 전압에 대응 가능한 입력 버퍼{Input buffer responding to wide range input voltage}

도 1은 종래의 입력 버퍼를 설명하는 도면이다.

도 2는 본 발명의 제1 실시예에 따른 입력 버퍼를 설명하는 도면이다.

도 3은 본 발명의 제2 실시예에 따른 입력 버퍼를 설명하는 도면이다.

도 4는 본 발명의 제3 실시예에 따른 입력 버퍼를 설명하는 도면이다.

도 5는 본 발명의 제4 실시예에 따른 입력 버퍼를 설명하는 도면이다.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 넓은 범위의 입력 전압에 대응 가능한 입력 버퍼에 관한 것이다.

반도체 메모리 장치로 입력되는 입력 신호들의 전압 레벨은 SSTL, LVTTL, LVCMOS 등과 같은 인터페이스마다 규격이 있다. 예컨대, LVTTL이나 LVCMOS 인터페이스와 같은 신호 레벨은 동작 전압에 대응하여 풀 스윙(full-swing) 진폭을 갖는 CMOS 인버터 회로를 이용하는 입력 버퍼에 사용된다. 이에 대하여 SSTL 인터페이스와 같은 신호 레벨은 동작 전압의 중심 전압을 기준으로 작은 진폭을 갖는 차동 증 폭 회로를 이용하는 입력 버퍼에 사용된다. 어느 쪽의 인터페이스에도 적용할 수 있도록 2 종류의 입력 버퍼를 형성하여 놓고, 메탈 옵션에 의해 어느 하나를 최종적으로 결정하는 방법을 채택하여 양산성을 높이는 방안이 이용되고 있다.

도 1은 종래의 입력 버퍼를 설명하는 도면이다. 이를 참조하면, 입력 버퍼(100)는 입력 신호(IN)를 수신하여 출력 신호(OUT)를 발생하는 CMOS 인버터 회로로 구성된다. 입력 버퍼(100)는 외부 전원 전압(VDD)이나 내부 전원 전압(IVC)을 전원으로 사용하고, 이렇게 고정된 전원 하에서는 정해진 전원 전압 범위 안의 입력 신호(IN)가 수신될 때에만 전원의 크기에 따라 로직 하이레벨 또는 로우레벨을 결정하는 인버터의 특성에 의해 안정된 출력 신호(OUT)가 발생된다.

반도체 메모리 장치에서 입력 신호(IN)는 대부분 데이터 출력 전원 전압(VDDQ)과 거의 동일한 전압 레벨을 갖는다. 데이터 출력 전원 전압(VDDQ) 레벨이 외부 전원 전압(VDD)이나 내부 전원 전압(IVC) 레벨들 보다 큰 범위로 변하게 되면, 고정된 외부 전원 전압(VDD)이나 내부 전원 전압(IVC)을 전원으로 사용하는 입력 버퍼(100)는 고정된 전원 레벨 이상의 입력 신호(IN)의 로직 레벨을 정확히 결정할 수 없다.

한편, 차동 증폭 회로를 사용하는 입력 버퍼는 입력 신호와 기준 전압을 비교하여 그 차이에 의해 입력 신호의 로직 레벨을 판정하여 출력 신호를 발생한다. 그런데, 기준 전압이 고정되어 있는 경우 입력 신호의 로직 레벨 판정이 정확하지 않고 출력 신호의 로직 로우레벨-투-하이레벨로의 천이와 로직 하이레벨-투-로우레벨로의 천이 속도가 다르게 되어 신호의 스큐가 발생된다.

따라서, 입력 신호의 전압 레벨이 넓은 범위에 대응하여도 그 로직 레벨을 수신할 수 있는 입력 버퍼의 존재가 필요하다.

본 발명의 목적은 넓은 범위의 입력 전압에 대응 가능한 입력 버퍼를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 입력 버퍼는 데이터 입출력 전원 전압에 의해 구동되고 입력 신호를 출력 신호로 전달한다.

상기 목적을 달성하기 위하여, 본 발명의 다른 면에 따른 입력 버퍼는 데이터 입출력 전원 전압에 의해 구동되고, 입력 신호와 기준 전압을 비교하여 출력 신호를 발생한다.

상기 목적을 달성하기 위하여, 본 발명의 또다른 면에 따른 입력 버퍼는 입력 신호와 입력 버퍼 전원 전압을 비교하여 입력 전압의 최대 값이 될 때까지 전원 전압으로부터 입력 버퍼 전원 전압으로 차아지를 공급하는 전원 검출 및 유지부와, 입력 버퍼 전원 전압으로 구동되고 입력 신호를 출력 신호로 전달하는 버퍼부를 포함한다.

상기 목적을 달성하기 위하여, 본 발명의 더욱 다른 면에 따른 입력 버퍼는 입력 신호와 입력 버퍼 전원 전압을 비교하여 입력 버퍼 전원 전압이 입력 전압의 최대 값이 될 때까지 전원 전압으로부터 입력 버퍼 전원 전압으로 차아지를 공급하는 전원 검출 및 유지부와, 입력 버퍼 전원 전압을 수신하여 입력 버퍼 전원 전압 레벨을 분배하여 기준 전압을 발생하는 전압 분배기와, 데이터 입출력 전원 전압으로 구동되고 입력 신호과 기준 전압을 비교하여 출력 신호를 발생하는 차동 증폭 회로를 포함한다.

따라서, 본 발명의 입력 버퍼에 의하면, 입력 신호의 전압 레벨이 되는 데이터 입출력 전원 전압을 전원으로 사용하거나 전원 검출 및 유지부 입력 신호의 변화에 따라 변화하는 전원을 사용하도록 하여, 넓은 범위의 입력 신호들의 로직 레벨을 정확히 판정한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2는 본 발명의 제1 실시예에 따른 입력 버퍼를 설명하는 도면이다. 이를 참조하면, 입력 버퍼(200)는 데이터 입출력 전원 전압(VDDQ)과 접지 전압(GND) 사이에 직렬 연결되는 피모스 트랜지스터(201)와 엔모스 트랜지스터(202)로 구성되는 CMOS 인버터이다. 입력 버퍼(200)는 입력 신호(IN)를 수신하여 출력 신호(OUT)를 발생한다. 입력 신호(IN)는 데이터 입출력 패드(DQ)를 통해 수신된다. 데이터 입출력 패드(DQ)로 입력되는 데이터는 데이터 입출력 접지 전원(VSSQ) 전압 레벨과 데이터 입출력 전원(VDDQ) 전압 레벨로 풀-스윙한다. 그러므로 입력 신호(IN) 또한 VDDQ-VSSQ 전압 레벨로 풀 스윙하는 신호가 된다.

VDDQ-VSSQ 전압 레벨로 풀 스윙하는 입력 신호(IN)가 VDDQ 전압으로 구동되는 인버터(200)로 수신됨에 따라, 출력 신호(OUT)는 입력 신호(IN)의 로직 레벨에 반전된 로직 레벨로 출력된다. 이것은 도 1에서 처럼, 고정된 외부 전원 전압(VDD)이나 내부 전원 전압(IVC)을 전원으로 사용하는 입력 버퍼(100)로 VDD 또는 IVC 전압 레벨 이상의 VDDQ 전압 레벨의 입력 신호(IN)가 수신되면 그 로직 레벨을 정확히 결정하지 못하는 문제점을 해결한다.

도 3은 본 발명의 제2 실시예에 따른 입력 버퍼를 설명하는 도면이다. 이를 참조하면, 입력 버퍼(300)는 데이터 입출력 전원 전압(VDDQ)과 접지 전압(GND) 사이에 연결되는 차동 증폭 회로로 구성된다. 입력 버퍼(300)는 VDDQ 전압에 그 소스들이 연결되고 그 게이트들이 연결되어 전류 미러를 구성하는 제1 및 제2 피모스 트랜지스터(301, 302), 제1 피모스 트랜지스터의 게이트 및 드레인에 그 드레인이 연결되고 그 게이트에 기준 전압(VREF)이 연결되는 제1 엔모스 트랜지스터(303), 제2 피모스 트랜지스터(302)의 드레인에 그 드레인이 연결되고 입력 신호(IN)가 그 게이트에 연결되는 제2 엔모스 트랜지스터(304), 그리고 제1 및 제2 엔모스 트랜지스터(303, 304)의 소스가 그 드레인에 연결되고 바이어스 전압이 그 게이트에 연결되는 제3 엔모스 트랜지스터(305)를 포함한다.

입력 버퍼(300)는 입력 신호(IN)를 기준 전압(VREF)과 비교하여 그 비교 결과를 출력 신호(OUT)로 출력한다. 데이터 입출력 패드(DQ)를 통해 수신되는 입력 신호(IN)가 VDDQ-VSSQ 전압 레벨로 풀 스윙하기 때문에, VDDQ 전압으로 구동되는 입력 버퍼(300)는 기준 전압(VREF)와 비교된 입력 신호(IN)의 로직 레벨을 반전하여 출력 신호(OUT)를 발생한다.

도 4는 본 발명의 제3 실시예에 따른 입력 버퍼를 설명하는 도면이다. 이를 참조하면, 입력 버퍼(400)는 전원 검출 및 유지부(410)와 인버터(420)로 구성된다. 전원 검출 및 유지부(410)는 입력 신호(IN)와 입력 버퍼 전원 전압(Vs)을 비교하는 비교부(411), 전원 전압(VDD)이 그 소스에 소스에 연결되고 비교부(411) 출력이 그게이트에 연결되는 피모스 트랜지스터(412), 그리고 피모스 트랜지스터(412)의 드레인과 접지 전압(GND) 사이에 연결되는 커패시터(413)를 포함한다.

비교부(411)는 입력 버퍼 전원 전압(Vs)과 입력 신호(IN)를 비교하여, 입력 신호(IN)의 전압 레벨이 높으면 로직 로우레벨을 출력한다. 로직 로우레벨의 비교부(411) 출력에 응답하여 피모스 트랜지스터(412)가 턴온되고, 턴온된 피모스 트랜지스터(412)를 통해 VDD 전원 전압으로부터 커패시터(413)로 차아지가 충전된다. 커패시터(413)로 차아징되어 나타나는 입력 버퍼 전원 전압(Vs) 레벨이 입력 신호(IN)의 최대 전압 레벨과 같아지면 비교기(411)의 출력은 로직 하이레벨이 되어 피모스 트랜지스터(412)를 턴오프시킨다.

전원 검출 및 유지부(410)의 동작에 의해 입력 버퍼 전원 전압(Vs)이 입력 신호(IN)의 최대 전압 레벨이기 때문에, 인버터(420)는 입력 신호(IN)의 로직 레벨을 반전시켜 출력 신호(OUT)로 출력한다.

도 5는 본 발명의 제4 실시예에 따른 입력 버퍼를 설명하는 도면이다. 이를 참조하면, 입력 버퍼(500)는 전원 검출 및 유지부(510), 1/2 분배기(520), 그리고 차동 증폭 회로(530)를 포함한다. 전원 검출 및 유지부(510)는 입력 신호(IN)와 입력 버퍼 전원 전압(Vs)의 전압 레벨을 비교하는 비교부(511)와 비교부(511) 출력에 응답하는 피모스 트랜지스터(512), 그리고 입력 버퍼 전원 전압(Vs)과 접지 전압(GND) 사이에 연결되는 커패시터(513)를 포함한다.

비교부(511)는 입력 버퍼 전원 전압(Vs)과 입력 신호(IN)를 비교하여, 입력 신호(IN)의 전압 레벨이 높으면 로직 로우레벨을 출력한다. 로직 로우레벨의 비교부(511) 출력에 응답하여 피모스 트랜지스터(512)가 턴온되어 전원(VDD) 전압으로부터 커패시터(513)를 차아지시킨다. 커패시터(513)로 차아징되어 나타나는 입력 버퍼 전원 전압(Vs)의 전압 레벨이 입력 신호(IN)의 최대 전압 레벨과 같아지면 비교기(511)의 출력은 로직 하이레벨이 되어 피모스 트랜지스터(512)를 턴오프시킨다.

입력 버퍼 전원 전압(Vs)의 전압 레벨은 1/2 분배기(520)에 의해 입력 버퍼 전원 전압(Vs) 전압 레벨의 반에 해당하는 기준 전압(VREF)을 발생한다. 이 때, 기준 전압(VREF)은 입력 신호(IN)의 최대값에 반에 해당하는 전압 레벨이다. 이에 따라, 차동 증폭 회로(530)는 기준 전압(VREF) 레벨과 입력 신호(IN) 레벨을 비교하는 데 있어서, 입력 신호(IN)의 로직 레벨 판정이 정확해진다. 그리고 입력 신호(IN)가 데이터 입출력 패드(DQ)를 통해 수신되어 VDDQ-VSSQ 전압 레벨로 풀 스윙하기 때문에, VDDQ 전압으로 구동되는 차동 증폭(530)의 동작이 더욱 안정적이다.

따라서, 본 발명의 실시예들에 따른 입력 버퍼들은 입력 신호의 전압 레벨이 되는 VDDQ 전압을 전원으로 사용하거나 전원 검출 및 유지부 입력 신호의 변화에 따라 변화하는 전원을 사용하도록 하여, 넓은 범위의 입력 신호들의 로직 레벨을 정확히 판정한다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 본 발명의 입력 버퍼에 의하면, 입력 신호의 전압 레벨이 되는 데이터 입출력 전원 전압(VDDQ)을 전원으로 사용하거나 전원 검출 및 유지부 입력 신호의 변화에 따라 변화하는 전원을 사용하도록 하여, 넓은 범위의 입력 신호들의 로직 레벨을 정확히 판정한다.

Claims

데이터 입출력 전원 전압에 의해 구동되고 입력 신호를 출력 신호로 전달하는 입력 버퍼에 있어서, 상기 입력 버퍼는

상기 데이터 입출력 전원 전압이 그 소스에 연결되고, 상기 입력 신호가 그 게이트에 연결되고, 상기 출력 신호가 그 드레인에 연결되는 피모스 트랜지스터; 및

상기 출력 신호가 그 드레인에 연결되고, 상기 입력 신호가 그 게이트에 연결되고, 접지 전압이 그 소스에 연결되는 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 입력 버퍼.
삭제
데이터 입출력 전원 전압에 의해 구동되고, 입력 신호와 기준 전압을 비교하여 출력 신호를 발생하는 입력 버퍼에 있어서, 상기 입력 버퍼는

상기 데이터 입출력 전원 전압이 그 소스에 연결되고, 그 게이트와 드레인이 연결되는 제1 피모스 트랜지스터;

상기 데이터 입출력 전원 전압이 그 소스에 연결되고, 상기 제1 피모스 트랜지스터의 게이트가 그 게이트에 연결되고 상기 출력 신호가 그 드레인에 연결되는 제2 피모스 트랜지스터;

상기 제1 피모스 트랜지스터의 드레인이 그 드레인에 연결되고, 상기 기준 전압이 그 게이트에 연결되는 제1 엔모스 트랜지스터;

상기 제2 피모스 트랜지스터의 드레인이 그 드레인에 연결되고, 상기 입력 신호가 그 게이트에 연결되는 제2 엔모스 트랜지스터; 및

상기 제1 및 제2 엔모스 트랜지스터들의 소스들이 그 드레인에 연결되고, 바이어스 전압이 그 게이트에 연결되고, 접지 전압이 그 소스에 연결되는 제3 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 입력 버퍼.
삭제
입력 신호를 수신하고, 상기 입력 신호의 전압 레벨과 입력 버퍼 전원 전압의 레벨을 비교하여, 그 비교 결과에 따라 전원 전압으로부터 상기 입력 버퍼 전원 전압으로 차아지를 공급하는 전원 검출 및 유지부; 및

상기 입력 버퍼 전원 전압으로 구동되고, 상기 입력 신호를 수신하여 출력 신호로 전달하는 버퍼부를 구비하는 것을 특징으로 입력 버퍼.
제5항에 있어서, 상기 전원 검출 및 유지부는

상기 입력 신호와 상기 입력 버퍼 전원 전압을 비교하는 비교부;

상기 전원 전압이 그 소스에 연결되고, 상기 비교부 출력이 그 게이트에 연결되고, 상기 입력 버퍼 전원 전압이 그 드레인에 연결되는 피모스 트랜지스터; 및

상기 피모스 트랜지스터의 드레인과 접지 전압 사이에 연결되는 커패시터를 구비하는 것을 특징으로 하는 입력 버퍼.
제5항에 있어서, 상기 버퍼부는

상기 입력 버퍼 전원 전압이 그 소스에 연결되고, 상기 입력 신호가 그 게이트에 연결되고, 상기 출력 신호가 그 드레인에 연결되는 피모스 트랜지스터; 및

상기 출력 신호가 그 드레인에 연결되고, 상기 입력 신호가 그 게이트에 연결되고, 접지 전압이 그 소스에 연결되는 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 입력 버퍼.
입력 신호를 수신하고, 상기 입력 신호의 전압 레벨과 입력 버퍼 전원 전압의 레벨을 비교하여, 그 비교 결과에 따라 전원 전압으로부터 상기 입력 버퍼 전원 전압으로 차아지를 공급하는 전원 검출 및 유지부;

상기 입력 버퍼 전원 전압을 수신하고, 상기 입력 버퍼 전원 전압 레벨을 분배하여 기준 전압을 발생하는 전압 분배기; 및

데이터 입출력 전원 전압으로 구동되고, 상기 입력 신호의 전압 레벨과 상기 기준 전압의 레벨을 비교하여 출력 신호를 발생하는 차동 증폭 회로를 구비하는 것을 특징으로 하는 입력 버퍼.
제8항에 있어서, 상기 전원 검출 및 유지부는

상기 입력 신호와 상기 입력 버퍼 전원 전압을 비교하는 비교부;

상기 전원 전압이 그 소스에 연결되고, 상기 비교부 출력이 그 게이트에 연결되고, 상기 입력 버퍼 전원 전압이 그 드레인에 연결되는 피모스 트랜지스터; 및

상기 피모스 트랜지스터의 드레인과 접지 전압 사이에 연결되는 커패시터를 구비하는 것을 특징으로 하는 입력 버퍼.
제8항에 있어서, 상기 전압 분배기는

상기 입력 버퍼 전원 전압 레벨의 반에 해당하는 전압 레벨을 갖는 상기 기준 전압을 발생하는 것을 특징으로 하는 입력 버퍼.
제8항에 있어서, 상기 차동 증폭 회로는

상기 데이터 입출력 전원 전압이 그 소스에 연결되고, 그 게이트와 드레인이 연결되는 제1 피모스 트랜지스터;

상기 데이터 입출력 전원 전압이 그 소스에 연결되고, 상기 제1 피모스 트랜지스터의 게이트가 그 게이트에 연결되고 상기 출력 신호가 그 드레인에 연결되는 제2 피모스 트랜지스터;

상기 제1 피모스 트랜지스터의 드레인이 그 드레인에 연결되고, 상기 기준 전압이 그 게이트에 연결되는 제1 엔모스 트랜지스터;

상기 제2 피모스 트랜지스터의 드레인이 그 드레인에 연결되고, 상기 입력 신호가 그 게이트에 연결되는 제2 엔모스 트랜지스터; 및

상기 제1 및 제2 엔모스 트랜지스터들의 소스들이 그 드레인에 연결되고, 바이어스 전압이 그 게이트에 연결되고, 접지 전압이 그 소스에 연결되는 제3 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 입력 버퍼.