KR100772697B1 - 신호지연을 보상한 반도체기억장치의 글로벌 입/출력드라이버 - Google Patents

신호지연을 보상한 반도체기억장치의 글로벌 입/출력드라이버 Download PDF

Info

Publication number
KR100772697B1
KR100772697B1 KR1020010081189A KR20010081189A KR100772697B1 KR 100772697 B1 KR100772697 B1 KR 100772697B1 KR 1020010081189 A KR1020010081189 A KR 1020010081189A KR 20010081189 A KR20010081189 A KR 20010081189A KR 100772697 B1 KR100772697 B1 KR 100772697B1
Authority
KR
South Korea
Prior art keywords
signal
low
skew
delay
output
Prior art date
Application number
KR1020010081189A
Other languages
English (en)
Other versions
KR20030050684A (ko
Inventor
구자승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010081189A priority Critical patent/KR100772697B1/ko
Publication of KR20030050684A publication Critical patent/KR20030050684A/ko
Application granted granted Critical
Publication of KR100772697B1 publication Critical patent/KR100772697B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 지연된 신호의 라이징 에지와 폴링 에지에서 각각 검출하여 지연이 보상된 신호로 복원함으로써 RC 지연을 거친 후에도 원래의 신호를 유지함으로써 신호의 고속동작이 가능한 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버를 제공함에 목적이 있다.
이를 달성하기 위한 본 발명의 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버는 하이에지검출수단과 로우에지검출수단을 동작시키기 위하여 필요한 전원을 발생시키는 기준전압발생수단; 입력신호가 하이기준치 보다 높은지 혹은 낮은지의 여부를 검출하여 하이스큐신호를 출력하는 상기 하이에지검출수단; 상기 입력신호가 로우기준치 보다 높은지 혹은 낮은지의 여부를 검출하여 로우스큐신호를 출력하는 상기 로우에지검출수단; 및 상기 하이스큐신호와 상기 로우스큐신호를 입력받아 지연이 보상된 출력신호를 발생시키는 보상신호출력수단을 포함하는 것을 특징으로 한다.
반도체기억장치, 지연, 보상, 드라이버, 에지검출

Description

신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버{Global I/O Driver compensating the delay of signal in semiconductor memory device}
도 1은 종래기술에 따른 반도체기억장치의 글로벌 I/O 드라이버 회로도,
도 2는 종래기술에 따른 반도체기억장치의 글로벌 I/O 드라이버 파형도,
도 3은 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 블럭도,
도 4는 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 파형도,
도 5는 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 내 기준전압발생부의 일실시 회로도,
도 6은 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 내 하이에지검출부의 일실시 회로도,
도 7은 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 내 로우에지검출부의 일실시 회로도,
도 8은 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 내 보상신호출력부의 일실시 회로도.
<도면의 주요 부분에 대한 부호의 설명>
200: 기준전압발생부 300: 하이에지검출부
400: 로우에지검출부 500: 보상신호출력부
본 발명은 반도체기억장치의 글로벌 입/출력 드라이버에 관한 것으로서, 구체적으로는 SDR/DDR SDRAM 회로 등의 반도체기억장치내 라인의 저항성분과 커패시턴스성분에 의하여 발생되는 RC 시간 지연을 보상하는 회로에 관한 것이다.
반도체회로기술은 저전력, 저전압 및 고속화가 진행되면서 신호의 신속하고도 정확한 인식이 중요한 요소로 떠오르고 있으나, 반도체기억장치내 라인의 저항성분 및 커패시턴스성분으로 인한 신호의 지연이 저전압화로 인하여 걸림돌이 되고 있는 실정이다. 종래기술의 문제점을 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 글로벌 입/출력 드라이버의 회로도이고, 도 2는 종래기술에 따른 글로벌 입/출력 드라이버의 파형도이다.
도 2에 개시된 바와 같이 목표신호가 출력단(Vout)에서 검출되기를 원하여 외부에서 신호를 입력하지만, 라인 로딩, 게이트 로딩 그리고 여러 기생 커패시턴스 등 RC값의 영향으로 글로벌 입/출력 드라이버의 입력단에 입력되는 신호(Vin)는 열화된다. 열화된 입력신호(Vin)가 도 1의 입력단에 입력되면 출력신호는 'L"에서 "H"로, "H"에서 "L"로 전이될 수 있는 인버터의 논리 문턱값에 의해 결정되어 출력신호는 도 2에 보이는 파형과 같이 나타난다.
도 2의 출력신호에서 보여지는 지연 d1, d2는 다음 단에 그대로 전달되며 회복되거나 보상되지 않는다. 따라서, 신호의 고속화가 진행됨에 따라 발생되는 지연 d1, d2는 누적되어 전체 회로의 시간 지연으로 나타나 고속동작을 방해하는 심각한 문제로 떠오르고 있다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 지연된 신호의 라이징 에지와 폴링 에지에서 각각 검출하여 지연이 보상된 신호로 복원함으로써 RC 지연을 거친 후에도 원래의 신호를 유지함으로써 신호의 고속동작이 가능한 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버를 제공함에 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버는 하이에지검출수단과 로우에지검출수단을 동작시키기 위하여 필요한 전원을 발생시키는 기준전압발생수단; 입력신호가 하이기준치 보다 높은지 혹은 낮은지의 여부를 검출하여 하이스큐신호를 출력하는 상기 하이에지검출수단; 상기 입력신호가 로우기준치 보다 높은지 혹은 낮은지의 여부를 검출하여 로우스큐신호를 출력하는 상기 로우에지검출수단; 및 상기 하이스큐신호와 상기 로 우스큐신호를 입력받아 지연이 보상된 출력신호를 발생시키는 보상신호출력수단을 포함하는 것을 특징으로 한다.
또한, 상기 기준전압발생수단은, 드레인전압과 소스전압을 입력받아, 상기 하이에지검출수단을 구동하기 위한 엔모스바이어스전압, 로우에지검출수단을 구동하기 위한 피모스바이어스전압, 상기 소스전압과 상기 드레인전압 사이에서 상기 드레인전압에 가까운 동작 레벨인 상기 하이기준치와 상기 소스전압에 가까운 동작 레벨인 상기 로우기준치를 출력하는 것을 특징으로 한다.
또한, 상기 하이에지검출수단은, 상기 입력신호가 상기 하이기준치보다 높은 경우 상기 하이스큐신호를 제1논리상태로 전이시키고, 상기 입력신호가 상기 하이기준치보다 낮은 경우 상기 하이스큐신호를 제2논리상태로 전이시키는 것을 특징으로 한다.
또한, 상기 로우에지검출수단은, 상기 입력신호가 상기 로우기준치보다 높은 경우 상기 로우스큐신호를 제1논리상태로 전이시키고, 상기 입력신호가 상기 로우기준치보다 낮은 경우 상기 로우스큐신호를 제2논리상태로 전이시키는 것을 특징으로 한다.
또한, 상기 보상신호출력수단은, 상기 로우스큐신호 및 상기 하이스큐신호가 제2논리상태를 유지하다가 상기 로우스큐신호가 제1논리상태로 전이되면 제1논리상태의 출력신호를 출력시키는 것을 특징으로 한다.
또한, 상기 보상신호출력수단은, 상기 로우스큐신호 및 상기 하이스큐신호가 제1논리상태를 유지하다가 상기 하이스큐신호가 제2논리상태로 전이되면 제2논 리상태의 출력신호를 출력시키는 것을 특징으로 한다.
본 발명은 RC 지연된 신호를 서로 다른 레벨에서 전이 동작을 하는 2개의 에지 검출부를 사용하여 지연을 최소화하고 이를 풀업, 풀다운 형태의 드라이버를 통하여 구현하면 지연을 최소화하는 데에 특징이 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 입/출력 드라이버 블럭도로서, 하이 에지 검출부(300)와 로우 에지 검출부(400)를 동작시키기 위하여 필요한 전원을 발생시키는 기준전압발생부(200), 입력신호(Vin)가 하이기준치(Vref_high)보다 높은지 혹은 낮은지의 여부를 검출하여 하이스큐신호(high_skew_det)를 출력하는 하이 에지 검출부(300), 입력신호(Vin)가 로우기준치(Vref_low)보다 높은지 혹은 낮은지의 여부를 검출하여 로우스큐신호(low_skew_det)를 출력하는 로우 에지 검출부(400) 및 하이스큐신호(high_skew_det)와 로우스큐신호(low_skew_det)를 입력받아 지연이 보상된 출력신호(Vout)를 발생시키는 풀업, 풀다운 형태의 보상신호출력부(500)로 구성된다.
도 4는 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 입/출력 드라이버 파형도로서, 목표신호가 RC 영향에 의하여 지연되어 입력신호(Vin)로 나타난다. 로우스큐신호(low_skew_det)는 입력신호(Vin)와 로우기준치(Vref_low)가 비교되어 입력신호(Vin)가 로우기준치(Vref_low)보다 낮으면 "L"상태로, 높으면 "H"상태로 나타나며, 하이스큐신호(high_skew_det)는 입력신호(Vin)와 하이기준치(Vref_high)가 비교되어 입력신호(Vin)가 하이기준치(Vref_high)보다 낮으면 "L"상태로, 높으면 "H"상태로 나타난다. 출력신호(Vout)는 로우스큐신호(low_skew_det)와 하이스큐신호(high_skew_det)를 사용하여 만들어진다.
도 5는 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 내 기준전압발생부의 일실시 회로도로서, 전류 미러를 사용하여 하이에지검출부(300)를 구동하기 위한 엔모스바이어스전압(VbiasN)과 로우에지검출부(400)를 구동하기 위한 피모스바이어스전압(VbiasP), 소스전압(Vss)과 드레인전압(Vdd) 사이에서 드레인전압(Vdd)에 가까운 동작 레벨인 하이기준치(Vref_high)와 소스전압(Vss)에 가까운 동작 레벨인 로우기준치(Vref_low)를 만든다.
도 6은 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 내 하이에지검출부(300)의 일실시 회로도로서, 입력신호(Vin)와 하이기준치의 크기를 비교하는 비교기로서 입력신호(Vin)가 비교신호인 하이기준치(Vref_high)보다 높은 경우 하이스큐신호(high_skew_det)는 "H"상태로 전이되고, 입력신호(Vin)가 비교신호보다 낮은 경우 하이스큐신호(high_skew_det)는 "L"상태로 전이된다.
도 7은 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 내 로우에지검출부(400)의 일실시 회로도로서, 입력신호(Vin)와 로우기준치 의 크기를 비교하는 비교기로서 입력신호(Vin)가 비교신호인 로우기준치(Vref_low)보다 높은 경우 로우스큐신호(low_skew_det)는 "H"상태로 전이되고, 입력신호(Vin)가 비교신호보다 낮은 경우 로우스큐신호(low_skew_det)는 "L"상태로 전이된다.
도 8은 본 발명에 따른 반도체기억장치의 시간지연을 보상한 글로벌 I/O 드라이버 내 보상신호출력부(500)의 일실시 회로도로서, 아래의 표1과 같은 논리표를 만족시킬 수 있도록 보상신호출력부를 구성한다.
전이순서 로우스큐신호 하이스큐신호 출력신호
1 L L L
2 H L H
3 H H H
4 H L L
즉, 카르노맵을 사용하여 위 표1의 출력신호를 생성할 수 있는 회로는 다양하게 제시될 수 있음은 당업자에게 너무도 당연하다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
신호의 로우에지와 하이에지를 검출하여 지연을 보상함으로써 반도체기억장치내에서 전달되는 신호의 지연을 대폭 개선할 수 있는 현저한 효과가 있다.

Claims (6)

  1. 하이에지검출수단과 로우에지검출수단을 동작시키기 위하여 필요한 전원을 발생시키는 기준전압발생수단;
    입력신호가 하이기준치 보다 높은지 혹은 낮은지의 여부를 검출하여 하이스큐신호를 출력하는 상기 하이에지검출수단;
    상기 입력신호가 로우기준치 보다 높은지 혹은 낮은지의 여부를 검출하여 로우스큐신호를 출력하는 상기 로우에지검출수단; 및
    상기 하이스큐신호와 상기 로우스큐신호를 입력받아 지연이 보상된 출력신호를 발생시키는 보상신호출력수단
    을 포함하는 것을 특징으로 하는 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버
  2. 제1항에 있어서, 상기 기준전압발생수단은,
    드레인전압과 소스전압을 입력받아, 상기 하이에지검출수단을 구동하기 위한 엔모스바이어스전압, 로우에지검출수단을 구동하기 위한 피모스바이어스전압, 상기 소스전압과 상기 드레인전압 사이에서 상기 드레인전압에 가까운 동작 레벨인 상기 하이기준치와 상기 소스전압에 가까운 동작 레벨인 상기 로우기준치를 출력하는 것을 특징으로 하는 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버.
  3. 제1항에 있어서, 상기 하이에지검출수단은,
    상기 입력신호가 상기 하이기준치보다 높은 경우 상기 하이스큐신호를 제1논리상태로 전이시키고, 상기 입력신호가 상기 하이기준치보다 낮은 경우 상기 하이스큐신호를 제2논리상태로 전이시키는 것을 특징으로 하는 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버.
  4. 제1항에 있어서, 상기 로우에지검출수단은,
    상기 입력신호가 상기 로우기준치보다 높은 경우 상기 로우스큐신호를 제1논리상태로 전이시키고, 상기 입력신호가 상기 로우기준치보다 낮은 경우 상기 로우스큐신호를 제2논리상태로 전이시키는 것을 특징으로 하는 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버.
  5. 제1항 내지 제4항중 어느 한항에 있어서, 상기 보상신호출력수단은,
    상기 로우스큐신호 및 상기 하이스큐신호가 제2논리상태를 유지하다가 상기 로우스큐신호가 제1논리상태로 전이되면 제1논리상태의 출력신호를 출력시키는 것을 특징으로 하는 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버.
  6. 제1항 내지 제4항중 어느 한항에 있어서, 상기 보상신호출력수단은,
    상기 로우스큐신호 및 상기 하이스큐신호가 제1논리상태를 유지하다가 상기 하이스큐신호가 제2논리상태로 전이되면 제2논리상태의 출력신호를 출력시키는 것을 특징으로 하는 신호지연을 보상한 반도체기억장치의 글로벌 입/출력 드라이버.
KR1020010081189A 2001-12-19 2001-12-19 신호지연을 보상한 반도체기억장치의 글로벌 입/출력드라이버 KR100772697B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081189A KR100772697B1 (ko) 2001-12-19 2001-12-19 신호지연을 보상한 반도체기억장치의 글로벌 입/출력드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081189A KR100772697B1 (ko) 2001-12-19 2001-12-19 신호지연을 보상한 반도체기억장치의 글로벌 입/출력드라이버

Publications (2)

Publication Number Publication Date
KR20030050684A KR20030050684A (ko) 2003-06-25
KR100772697B1 true KR100772697B1 (ko) 2007-11-02

Family

ID=29576391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081189A KR100772697B1 (ko) 2001-12-19 2001-12-19 신호지연을 보상한 반도체기억장치의 글로벌 입/출력드라이버

Country Status (1)

Country Link
KR (1) KR100772697B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061099A (ko) * 1997-12-31 1999-07-26 김영환 신호 천이 검출장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061099A (ko) * 1997-12-31 1999-07-26 김영환 신호 천이 검출장치

Also Published As

Publication number Publication date
KR20030050684A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
US7839159B2 (en) ZQ calibration circuit and a semiconductor device including a ZQ calibration circuit
JP3976665B2 (ja) バッファ回路装置
US7924055B2 (en) Data transmitting system
KR100782323B1 (ko) 출력 드라이버의 노이즈를 감소시킬 수 있는 반도체 장치및 방법
US7772883B2 (en) Level shifter
US7268602B2 (en) Method and apparatus for accommodating delay variations among multiple signals
TW200831931A (en) Signal detecting circuit
KR100416621B1 (ko) 데이터 신호를 재생하는 데이터 리시버 및 데이터리시버에서 데이터 신호들을 검출하는 방법
US11722132B2 (en) Semiconductor integrated circuit device and semiconductor system including the same
US6744284B2 (en) Receiver circuit of semiconductor integrated circuit
US6327190B1 (en) Complementary differential input buffer for a semiconductor memory device
US8514645B2 (en) Current-mode sense amplifier for high-speed sensing
US9859884B2 (en) Semiconductor apparatus
US5764178A (en) Delay characteristic compensation circuit for memory device
KR100427732B1 (ko) 반도체 집적 회로
KR100594287B1 (ko) 넓은 범위의 입력 전압에 대응 가능한 입력 버퍼
KR100772697B1 (ko) 신호지연을 보상한 반도체기억장치의 글로벌 입/출력드라이버
WO2002069496A2 (en) Differential input buffer bias pulser
US6275082B1 (en) Receiver with switched current feedback for controlled hysteresis
US7821847B2 (en) Circuit and method for controlling slew rate of data output circuit in semiconductor memory device
US7176761B2 (en) Apparatus and method for receiving inputted signal
KR100956775B1 (ko) 반도체 집적 회로의 노어 연산 장치
KR20090079725A (ko) 입력회로를 가지는 반도체 집적회로
US11961580B2 (en) Sense amplifier and method thereof
US20220416790A1 (en) Buffer circuit capable of reducing noise

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee