KR101019990B1 - 반도체 메모리 장치의 출력 드라이버 - Google Patents

반도체 메모리 장치의 출력 드라이버 Download PDF

Info

Publication number
KR101019990B1
KR101019990B1 KR1020090059870A KR20090059870A KR101019990B1 KR 101019990 B1 KR101019990 B1 KR 101019990B1 KR 1020090059870 A KR1020090059870 A KR 1020090059870A KR 20090059870 A KR20090059870 A KR 20090059870A KR 101019990 B1 KR101019990 B1 KR 101019990B1
Authority
KR
South Korea
Prior art keywords
output
pull
driver
power supply
terminal
Prior art date
Application number
KR1020090059870A
Other languages
English (en)
Other versions
KR20110002333A (ko
Inventor
김재흥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090059870A priority Critical patent/KR101019990B1/ko
Publication of KR20110002333A publication Critical patent/KR20110002333A/ko
Application granted granted Critical
Publication of KR101019990B1 publication Critical patent/KR101019990B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

개시된 반도체 메모리 장치의 출력 드라이버는 풀업 드라이버 및 풀다운 드라이버를 포함하고, 풀업 드라이버에 접속되어 풀업 드라이버의 구동 전원을 지정된 레벨로 드라이빙하는 풀업 안정화 회로 및 풀다운 드라이버에 접속되어 풀다운 드라이버의 구동 전원을 지정된 레벨로 드라이빙하는 풀다운 안정화 회로를 포함한다.
출력 드라이버, 프리 드라이빙

Description

반도체 메모리 장치의 출력 드라이버{Output Driver for Semiconductor Memory Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치의 출력 드라이버에 관한 것이다.
반도체 메모리 장치는 계속해서 고속화 및 저전력화되고 있다. 그리고, 이러한 요구를 만족시키기 위해 다양한 조건을 정의하여 두고 메모리와 칩셋 간에 데이터를 송수신한다.
특히, 차동 신호독출(Differential Signal Read) 특성을 위해, 출력패드에서 출력되는 데이터(DOUT) 및 그 반전 데이터(DOUTB)가 교차하는 전압 레벨(VTT)을 특정 값 이내로 제한하는 조건을 지정하고 있다. 예를 들어, VTT는 데이터 출력 전원전압(VDDQ)의 1/2값을 기준으로 ±150mV 이내가 되도록 규정하고 있다.
도 1은 일반적인 반도체 메모리 장치의 출력 드라이버를 나타낸다.
도 1을 참조하면, 출력 드라이버는 풀업 트랜지스터(P1) 및 풀다운 트랜지스터(N1)를 포함한다. 풀업 트랜지스터(P1)는 데이터 출력전압 공급단자(VDDQ)와 출력단(DOUT) 간에 접속되어 업 데이터(UPB)에 의해 구동된다. 한편, 풀다운 트랜지 스터(N1)는 출력단(DOUT)과 데이터 출력전압 접지단자(VSSQ) 간에 접속되어 다운 데이터(DN)에 의해 구동된다. 그리고, 업 데이터(UPB)는 프리 드라이버(미도시)로부터 출력되는 프리 업 데이터(UP_PRE)를 출력 전원전압(VDDQ) 및 데이터 출력 접지전압(VSSQ)에 의해 구동되는 인버터(IV1)에 의해 반전시킴으로써 생성되고, 다운 데이터(DN)는 프리 드라이버(미도시)로부터 출력되는 프리 다운 데이터(DNB_PRE)를 출력 전원전압(VDDQ) 및 데이터 출력 접지전압(VSSQ)에 의해 구동되는 인버터(IV2)를 통해 반전시킴으로써 생성된다.
아울러, 출력단(DOUT)에는 출력단의 전위를 고임피던스 상태로 유지시키기 위해 터미네이션 저항(RTT)을 통해 터미네이션 전압(VTT)이 공급된다.
이와 같이, 출력 드라이버를 구성하는 트랜지스터(P1, N1) 및 인버터(IV1, IV2)는 데이터 출력 전원전압(VDDQ) 및 데이터 출력 접지전압(VSSQ)을 공급받아 동작한다.
그런데, 이러한 공급 전원(VDDQ, VSSQ)에 잡음이 존재하는 경우 출력 데이터 레벨이 변화하게 된다. 즉, 공급 전원(VDDQ, VSSQ)에 잡음이 존재하는 경우 각 인버터(IV1, IV2)가 입력 신호를 정확히 반전시킬 수 없게 된다. 그리고, 이러한 상황이 심화되는 경우 풀업 트랜지스터(P1) 및 풀다운 트랜지스터(N1)가 동시에 턴온될 수 있다.
아울러, 인버터(IV1, IV2)가 데이터를 정확히 반전시킨 경우에도, 풀업 트랜지스터(P1) 및 풀다운 트랜지스터(N1)의 공급 전원이 변동하게 되면 출력 데이터(DOUT) 레벨이 변화하게 된다.
도 2는 일반적인 반도체 메모리 장치에서 잡음에 따른 출력 데이터의 변화를 설명하기 위한 그래프이다.
먼저, 도 2의 (a)는 전력 잡음이 존재하지 않는 경우 도 1에 도시한 출력 드라이버의 출력 데이터 레벨 변화를 나타낸다. 출력 데이터(DOUT) 및 그 반전 데이터(DOUTB)의 교차점(A)에서의 전압 레벨이 터미네이션 전압(VTT) 즉, VDDQ/2인 것을 알 수 있다.
그러나, 출력 드라이버의 공급 전원(VDDQ, VSSQ)에 잡음이 존재하는 경우, 터미네이션 전압(VTT) 레벨이 기 설정된 범위, 예를 들어 VDDQ±150mV를 벗어날 수 있다.
즉, 도 2의 (b)에 도시한 것과 같이, 출력 데이터쌍(DOUT, DOUTB)의 교차점(B)에서의 전압 레벨과 터미네이션 전압(VTT)의 전압 차(Vg)가 170mV 정도인 것을 알 수 있다.
이와 같이, 공급 전원에 존재하는 잡음으로 인해 출력 데이터 레벨이 변화하고, 따라서 정확한 데이터를 출력할 수 없다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 구동 전원의 변동에 둔감한 반도체 메모리 장치의 출력 드라이버를 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 구동 전원에 잡음이 존재하는 경우에도 정확한 데이터를 출력할 수 있는 반도체 메모리 장치의 출력 드라이버를 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 메모리 장치의 출력 드라이버는 데이터 출력 전원전압 및 데이터 출력 접지전압을 공급받는 풀업 드라이버 및 풀다운 드라이버를 포함하는 반도체 메모리 장치의 출력 드라이버로서, 상기 풀업 드라이버에 접속되어, 상기 풀업 드라이버의 구동 전원을 지정된 레벨로 드라이빙하는 풀업 안정화 회로; 및 상기 풀다운 드라이버에 접속되어, 상기 풀다운 드라이버의 구동 전원을 지정된 레벨로 드라이빙하는 풀다운 안정화 회로;를 포함한다.
본 발명에 의하면, 출력 드라이버의 출력 레벨을 안정화시킬 수 있어 반도체 메모리 장치의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 출력 드라이버를 나타내는 블럭도이다.
도시한 것과 같이, 본 발명의 일 실시예에 의한 출력 드라이버(1)는 데이터 출력 전원전압(VDDQ) 및 데이터 출력 접지전압(VSSQ)를 공급받으며 프리 드라이버(미도시)로부터 출력되는 프리 업 데이터(UP_PRE)에 의해 구동되는 풀업 드라이버(10), 데이터 출력 전원전압(VDDQ) 및 데이터 출력 접지전압(VSSQ)를 공급받으며 프리 드라이버(미도시)로부터 출력되는 프리 다운 데이터(DNB_PRE)에 의해 구동되는 풀다운 드라이버(20) 및 풀업 드라이버(10)와 풀다운 드라이버(20)의 출력 신호 중 하나를 출력 데이터(DOUT)로서 출력하는 출력부(30)를 포함한다.
이에 더하여, 출력 드라이버(1)는 풀업 드라이버(10)에 접속되어 풀업 드라이버(10)의 구동 전원을 기 설정된 레벨로 유지시키기 위한 풀업 안정화 회로(40) 및 풀다운 드라이버(20)에 접속되어 풀다운 드라이버(20)의 구동 전원을 기 설정된 레벨로 유지시키기 위한 풀다운 안정화 회로(50)를 포함한다.
풀업 드라이버(10) 및 풀다운 드라이버(20)는 데이터 출력 전원전압(VDDQ) 및 데이터 출력 접지전압(VSSQ)에 의해 구동되어, 각각 프리 업 데이터(UP_PRE) 및 프리 다운 데이터(DNB_PRE)를 공급받는데, 이러한 공급 전원(VDDQ, VSSQ)에 잡음이 존재하는 경우 입력 데이터를 정확히 출력할 수 없다. 따라서, 본 발명에서는 풀업 드라이버(10) 및 풀다운 드라이버(20) 각각에 풀업 안정화 회로(40) 및 풀다운 안정화 회로(50)를 구현하고, 이들을 출력 드라이버(1)의 공급 전원(VDDQ, VSSQ)와는 무관한 전원, 보다 구체적으로는 출력 드라이버(1)의 공급 전원(VDDQ, VSSQ)에 발생하는 잡음에 영향을 받지 않는 전원으로 동작시킴으로써, 출력단(30)으로부터 정확한 데이터가 출력되도록 한다.
도 4는 도 3에 도시한 출력 드라이버의 일 예시도이다.
도 4를 참조하면, 출력 드라이버(1)의 풀업 드라이버(10)는 프리 업 데이터(UP_PRE)를 입력받아 반전시켜 업 데이터(UPB)를 출력하는 제 1 인버터(IV11) 및 데이터 출력전압 공급단자(VDDQ)와 출력단(30) 간에 접속되어 제 1 인버터(IV11)에서 출력되는 업 데이터(UPB)에 의해 구동되는 풀업 트랜지스터(P11)를 포함한다. 또한, 풀다운 드라이버(20)는 프리 다운 데이터(DNB_PRE)를 입력받아 반전시켜 다운 데이터(DN)를 출력하는 제 2 인버터(IV12) 및 출력단(30)과 데이터 출력전압 접지단자(VSSQ) 간에 접속되어 제 2 인버터(IV12)에서 출력되는 다운 데이터(DN)에 의해 구동되는 풀다운 트랜지스터(N11)를 포함한다. 그리고, 출력단(30)은 터미네이션 전압(VTT)을 출력단(30)으로 제공하는 터미네이션 저항(RTT)을 포함한다.
한편, 풀업 안정화 회로(40)는 제 1 전원전압(VREF)을 제 1 인버터(IV11)의 출력단으로 공급하는 저항소자(RTT11)를 포함하고, 풀다운 안정화 회로(50)는 제 1 전원전압(VREF)을 제 2 인버터(IV12)의 출력단으로 공급하는 저항소자(RTT12)를 포함한다.
여기에서, 풀업 안정화 회로(40) 및 풀다운 안정화 회로(50)에 공급되는 제 1 전원전압(VREF)은 데이터 출력 전원전압(VDDQ) 및 데이터 출력 접지전압(VSSQ)와는 무관한, 즉 데이터 출력 전원전압(VDDQ) 및 데이터 출력 접지전압(VSSQ)에 발생하는 잡음에 영향을 받지 않는 전압이다. 그리고, 본 발명의 바람직한 실시예에서, 제 1 전원전압(VREF)은 잡음이 존재하지 않는 경우의 데이터 출력 전원전압(VDDQ) 레벨의 1/2 또는, 잡음이 존재하지 않는 경우의 출력 데이터(DOUT)와 그 반전 데이터(DOUT)의 교차점 전압 레벨(VTT)로 설정할 수 있다.
따라서, 풀업 트랜지스터(P11) 및 풀다운 트랜지스터(N11)의 게이트 단자는 제 1 기준전압(VREF)에 의해 터미네이션되어 있는 효과를 얻을 수 있다. 그러므로, 프리 드라이버의 출력 신호(UP_PRE, DNB_PRE)가 입력되는 각 인버터(IV11, IV12)를 구동하는 공급전원(VDDQ, VSSQ)에 잡음이 존재하여도, 풀업 트랜지스터(P11) 및 풀다운 트랜지스터(N11)의 게이트 단자가 제 1 전원전압(VREF)에 의해 터미네이션되어 있으므로 온/오프 여부가 정확히 제어될 수 있다.
도 5는 도 3에 도시한 출력 드라이버의 다른 예시도이다.
풀업 드라이버(10), 풀다운 드라이버(20) 및 출력부(30)의 구성은 도 4에 도시한 것과 동일하며, 다만 풀업 안정화 회로(40-1)와 풀다운 안정화 회로(50-1)의 구성이 변경된 것을 알 수 있다.
본 실시예에서, 풀업 안정화 회로(40-1)는 제 2 전원전압 공급단자(VDD)와 제 1 인버터(IV11)의 출력 단자 간에 접속되는 제 1 저항소자(RTT21) 및 제 1 인버터(IV11)의 출력 단자와 접지단자(VSS) 간에 접속되는 제 2 저항소자(RTT22)를 포함한다. 그리고, 풀다운 안정화 회로(50-1)는 제 2 전원전압 공급단자(VDD)와 제 2 인버터(IV12)의 출력 단자 간에 접속되는 제 3 저항소자(RTT23) 및 제 2 인버터(IV12)의 출력 단자와 접지단자(VSS) 간에 접속되는 제 4 저항소자(RTT24)를 포함한다.
여기에서, 제 1 저항소자(RTT21) 내지 제 4 저항소자(RTT24)는 동일한 저항값을 갖도록 구성할 수 있다. 따라서, 풀업 안정화 회로(40-1) 및 풀다운 안정화 회로(50-1)는 각각 제 2 전원전압(VDD)의 전압을 1/2로 분배하게 된다.
제 2 전원전압(VDD)은 반도체 메모리 장치의 내부 전원전압이 될 수 있으며, 이는 통상 잡음을 고려하지 않은 상태의 데이터 출력 전원전압(VDDQ)과 동일한 레벨을 갖는다.
따라서, 풀업 트랜지스터(P11) 및 풀다운 트랜지스터(N11)의 게이트 단자를 VDDQ/2 레벨로 프리 드라이빙할 수 있으며, 인버터(IV11, IV12)를 구동하는 공급전원(VDDQ, VSSQ)에 잡음이 존재하여도, 풀업 트랜지스터(P11) 및 풀다운 트랜지스터(N11)의 턴온/오프 여부를 정확히 제어할 수 있게 된다.
도 6은 도 3에 도시한 출력 드라이버의 또 다른 예시도이다.
도 6에 도시한 출력 드라이버에서, 풀업 드라이버(10-1)는 프리 업 데이터(UP_PRE)와 출력 드라이버 인에이블 신호(OUTDRV_EN)를 입력받아 두 입력 신호가 모두 로우 레벨인 경우 하이 레벨의 신호를 출력하는 논리소자(ND1) 및 논리소자(ND1)의 출력 신호에 따라 구동되며, 데이터 출력전압 공급단자(VDDQ)와 출력부(30) 간에 접속되는 풀업 트랜지스터(P21)를 포함한다. 또한, 풀다운 드라이버(20-1)는 프리 다운 데이터(DNB_PRE)와 출력 드라이버 인에이블 신호(OUTDRV_EN)의 반전신호를 입력받아 두 입력 신호가 모두 하이 레벨인 경우 로우 레벨의 신호를 출력하는 논리소자(NR1) 및 논리소자(NR1)의 출력 신호에 따라 구동되며, 출력부(30)와 데이터 출력전압 접지단자(VSSQ) 간에 접속되는 풀다운 트랜지스터(N21) 를 포함한다.
한편, 풀업 안정화 회로(40-2)는 제 2 전원전압 공급단자(VDD)와 논리소자(ND1)의 출력 단자 간에 접속되어 출력 드라이버 인에이블 신호(OUTDRV_EN)의 반전신호에 의해 구동되는 제 1 트랜지스터(P22) 및 논리소자(ND1)의 출력단자와 접지단자(VSS) 간에 접속되어 드라이버 인에이블 신호(OUTDRV_EN)에 의해 구동되는 제 2 트랜지스터(N22)를 포함한다.
그리고, 풀다운 안정화 회로(50-2)는 제 2 전원전압 공급단자(VDD)와 논리소자(NR1)의 출력 단자 간에 접속되어 출력 드라이버 인에이블 신호(OUTDRV_EN)의 반전신호에 의해 구동되는 제 3 트랜지스터(P23) 및 논리소자(NR1)의 출력단자와 접지단자(VSS) 간에 접속되어 드라이버 인에이블 신호(OUTDRV_EN)에 의해 구동되는 제 4 트랜지스터(N23)를 포함한다.
제 2 전원전압(VDD)은 반도체 메모리 장치의 내부 전원전압이 될 수 있으며, 이는 통상 잡음을 고려하지 않은 상태의 데이터 출력 전원전압(VDDQ)과 동일한 레벨을 갖는다. 아울러, 제 1 및 제 3 트랜지스터(P22, P23)는 PMOS 트랜지스터로, 제 2 및 제 4 트랜지스터(N22, N23)는 NMOS 트랜지스터로 구현할 수 있다.
따라서, 출력 드라이버 인에이블 신호(OUTDRV_EN)가 하이 레벨로 인에이블되면, 풀업 트랜지스터(P21) 및 풀다운 트랜지스터(N21)의 게이트 단자가 VDDQ/2 레벨로 프리 드라이빙된다.
따라서, 출력 드라이버 인에이블 신호(OUTDRV_EN)가 하이 레벨로 인에이블되고, 업 데이터(UP_PRE) 및 다운 데이터(DNB_RPE)가 각각 하이 레벨로 입력되는 경 우, 풀업 트랜지스터(P21)는 턴온되고 풀다운 트랜지스터(N21)는 턴오프되어, 출력단(30)으로부터 하이 레벨의 데이터가 출력된다. 한편, 출력 드라이버 인에이블 신호(OUTDRV_EN)가 하이 레벨로 인에이블되고, 업 데이터(UP_PRE) 및 다운 데이터(DNB_RPE)가 각각 로우 레벨로 입력되는 경우, 풀업 트랜지스터(P21)는 턴오프되고 풀다운 트랜지스터(N21)는 턴온되어, 출력단(30)으로부터 로우 레벨의 데이터가 출력된다.
도 6에 도시한 출력 드라이버의 풀업 안정화 회로(40-2) 및 풀다운 안정화 회로(50-2)는 도 4 및 도 5에 도시한 실시예에서와 달리 출력 드라이버 인에이블 신호(OUTDRV_EN)가 인에이블되는 경우에만 풀업 트랜지스터 및 풀다운 트랜지스터를 프리 드라이빙하므로, 전력 소모 측면에서 유리한 이점이 있다.
도 7은 본 발명에 의한 출력 드라이버에서 잡음에 따른 출력 데이터의 변화를 설명하기 위한 그래프이다.
먼저, 도 7의 (a)는 전력 잡음이 존재하지 않는 경우 도 4에 도시한 출력 드라이버의 출력 데이터 레벨 변화를 나타낸다. 출력 데이터(DOUT) 및 그 반전 데이터(DOUTB)의 교차점(C)에서의 전압 레벨이 터미네이션 전압(VTT) 즉, VDDQ/2인 것을 알 수 있다.
한편, 도 7(b)는 출력 드라이버의 공급 전원(VDDQ, VSSQ)에 잡음이 존재하는 경우, 도 4에 도시한 출력 드라이버의 출력 데이터 레벨 변화를 나타낸다. 잡음으로 인해 데이터 출력 전원전압(VDDQ)이 0.1V 강하되었을 때를 가정한 시뮬레이션 결과로서, 출력 데이터쌍(DOUT, DOUTB)의 교차점(D)에서의 전압 레벨과 터미네이션 전압(VTT)의 전압 차(Vg)가 75mV 정도인 것을 알 수 있다.
이러한 전압 차(Vg)는 기 설정된 범위, 예를 들어 VDDQ±150mV의 범위 내의 값으로 교차점에서의 전압 변화 폭이 도 2의 (b)와 비교할 때 대폭 개선된 것을 확인할 수 있다.
따라서, 출력 드라이버의 공급전원에 잡음이 존재하는 경우에도 정확한 데이터를 출력할 수 있게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 일반적인 반도체 메모리 장치의 출력 드라이버,
도 2는 일반적인 반도체 메모리 장치에서 잡음에 따른 출력 데이터의 변화를 설명하기 위한 그래프,
도 3은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 출력 드라이버를 나타내는 블럭도,
도 4는 도 3에 도시한 출력 드라이버의 일 예시도,
도 5는 도 3에 도시한 출력 드라이버의 다른 예시도,
도 6은 도 3에 도시한 출력 드라이버의 또 다른 예시도,
도 7은 본 발명에 의한 출력 드라이버에서 잡음에 따른 출력 데이터의 변화를 설명하기 위한 그래프이다.
<도면의 주요 부분에 대한 부호 설명>
1 : 출력 드라이버 10 : 풀업 드라이버
20 : 풀다운 드라이버 30 : 출력부
40 : 풀업 안정화 회로 50 : 풀다운 안정화 회로

Claims (14)

  1. 데이터 출력 전원전압 및 데이터 출력 접지전압을 공급받는 풀업 드라이버 및 풀다운 드라이버를 포함하는 반도체 메모리 장치의 출력 드라이버로서,
    상기 데이터 출력 전원전압의 변동에 영향을 받지 않는 전압을 공급받으며, 상기 풀업 드라이버에 접속되어, 상기 풀업 드라이버의 구동 전원을 지정된 레벨로 드라이빙하는 풀업 안정화 회로; 및
    상기 데이터 출력 접지전압의 변동에 영향을 받지 않는 전압을 공급받으며, 상기 풀다운 드라이버에 접속되어, 상기 풀다운 드라이버의 구동 전원을 지정된 레벨로 드라이빙하는 풀다운 안정화 회로;
    를 포함하는 반도체 메모리 장치의 출력 드라이버.
  2. 제 1 항에 있어서,
    상기 풀업 드라이버는, 프리 드라이버로부터 출력되는 제 1 데이터를 반전시키는 제 1 인버터; 및
    상기 제 1 인버터의 출력 신호에 따라 구동되는 풀업 트랜지스터;를 포함하고,
    상기 풀업 안정화 회로는, 제 1 전원공급단자와 상기 제 1 인버터의 출력 단자 간에 접속되는 제 1 저항소자를 포함하는 반도체 메모리 장치의 출력 드라이버.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 풀다운 드라이버는, 프리 드라이버로부터 출력되는 제 2 데이터를 반전 시키는 제 2 인버터; 및
    상기 제 2 인버터의 출력 신호에 따라 구동되는 풀다운 트랜지스터;를 포함하고,
    상기 풀다운 안정화 회로는, 제 1 전원공급단자와 상기 제 2 인버터의 출력 단자 간에 접속되는 제 2 저항소자를 포함하는 반도체 메모리 장치의 출력 드라이버.
  4. 제 3 항에 있어서,
    상기 제 1 전원공급단자로는 상기 데이터 출력 전원전압의 1/2 레벨의 전원이 공급되는 것을 특징으로 하는 반도체 메모리 장치의 출력 드라이버.
  5. 제 1 항에 있어서,
    상기 풀업 드라이버는, 프리 드라이버로부터 출력되는 제 1 데이터를 반전시키는 제 1 인버터; 및
    상기 제 1 인버터의 출력 신호에 따라 구동되는 풀업 트랜지스터;를 포함하고,
    상기 풀업 안정화 회로는, 상기 제 1 인버터의 출력 단자에 접속되어 제 2 전원공급단자로 공급되는 전압을 분배하는 제 1 전압 분배부인 것을 특징으로 하는 반도체 메모리 장치의 출력 드라이버.
  6. 제 5 항에 있어서,
    상기 제 1 전압 분배부는, 상기 제 2 전원공급단자와 상기 제 1 인버터의 출력 단자 간에 접속되는 제 1 저항소자; 및
    상기 제 1 인버터의 출력 단자와 접지단자 간에 접속되는 제 2 저항소자;
    를 포함하는 반도체 메모리 장치의 출력 드라이버.
  7. 제 1 항 또는 제 5 항에 있어서,
    상기 풀다운 드라이버는, 프리 드라이버로부터 출력되는 제 2 데이터를 반전시키는 제 2 인버터; 및
    상기 제 2 인버터의 출력 신호에 따라 구동되는 풀다운 트랜지스터;를 포함하고,
    상기 풀다운 안정화 회로는, 상기 제 2 인버터의 출력 단자에 접속되어 제 2 전원공급단자로 공급되는 전압을 분배하는 제 2 전압 분배부인 것을 특징으로 하는 반도체 메모리 장치의 출력 드라이버.
  8. 제 7 항에 있어서,
    상기 제 2 전압 분배부는, 상기 제 2 전원공급단자와 상기 제 2 인버터의 출력 단자 간에 접속되는 제 3 저항소자; 및
    상기 제 2 인버터의 출력 단자와 접지단자 간에 접속되는 제 4 저항소자;
    를 포함하는 반도체 메모리 장치의 출력 드라이버.
  9. 제 8 항에 있어서,
    상기 제 2 전원공급단자로는 상기 데이터 출력 전원전압과 동일한 레벨의 전원이 공급되는 것을 특징으로 하는 반도체 메모리 장치의 출력 드라이버.
  10. 제 1 항에 있어서,
    상기 풀업 드라이버는, 프리 드라이버로부터 출력되는 제 1 데이터 및 출력 드라이버 인에이블 신호를 입력받아, 입력 신호가 모두 하이 레벨인 경우 로우 레벨의 신호를 출력하는 제 1 논리소자; 및
    상기 제 1 논리소자의 출력 신호에 따라 구동되는 풀업 트랜지스터;를 포함하고,
    상기 풀업 안정화 회로는, 제 1 논리소자의 출력 단자에 접속되어 제 2 전원공급단자로 공급되는 전압을 분배하는 제 3 전압 분배부인 것을 특징으로 하는 반도체 메모리 장치의 출력 드라이버.
  11. 제 10 항에 있어서,
    상기 제 3 전압 분배부는, 상기 제 2 전원공급단자와 상기 제 1 논리소자의 출력 단자 간에 접속되어 상기 출력 드라이버 인에이블 신호의 반전신호에 의해 구동되는 제 1 트랜지스터; 및
    상기 제 1 논리소자의 출력 단자와 접지단자 간에 접속되어 상기 출력 드라 이버 인에이블 신호에 의해 구동되는 제 2 트랜지스터;
    를 포함하는 반도체 메모리 장치의 출력 드라이버.
  12. 제 1 항 또는 제 10 항에 있어서,
    상기 풀다운 드라이버는, 프리 드라이버로부터 출력되는 제 2 데이터 및 출력 드라이버 인에이블 신호의 반전신호를 입력받아, 입력 신호가 모두 로우 레벨인 경우 하이 레벨의 신호를 출력하는 제 2 논리소자; 및
    상기 제 2 논리소자의 출력 신호에 따라 구동되는 풀다운 트랜지스터;를 포함하고,
    상기 풀다운 안정화 회로는, 상기 제 2 논리소자의 출력 단자에 접속되어 제 2 전원공급단자로 공급되는 전압을 분배하는 제 4 전압 분배부인 것을 특징으로 하는 반도체 메모리 장치의 출력 드라이버.
  13. 제 12 항에 있어서,
    상기 제 4 전압 분배부는, 상기 제 2 전원공급단자와 상기 제 2 논리소자의 출력 단자 간에 접속되어 상기 출력 드라이버 인에이블 신호의 반전신호에 의해 구동되는 제 3 트랜지스터; 및
    상기 제 2 논리소자의 출력 단자와 접지단자 간에 접속되어 상기 출력 드라이버 인에이블 신호에 의해 구동되는 제 4 트랜지스터;
    를 포함하는 반도체 메모리 장치의 출력 드라이버.
  14. 제 13 항에 있어서,
    상기 제 2 전원공급단자로는 상기 데이터 출력 전원전압과 동일한 레벨의 전원이 공급되는 것을 특징으로 하는 반도체 메모리 장치의 출력 드라이버.
KR1020090059870A 2009-07-01 2009-07-01 반도체 메모리 장치의 출력 드라이버 KR101019990B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090059870A KR101019990B1 (ko) 2009-07-01 2009-07-01 반도체 메모리 장치의 출력 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090059870A KR101019990B1 (ko) 2009-07-01 2009-07-01 반도체 메모리 장치의 출력 드라이버

Publications (2)

Publication Number Publication Date
KR20110002333A KR20110002333A (ko) 2011-01-07
KR101019990B1 true KR101019990B1 (ko) 2011-03-09

Family

ID=43610602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059870A KR101019990B1 (ko) 2009-07-01 2009-07-01 반도체 메모리 장치의 출력 드라이버

Country Status (1)

Country Link
KR (1) KR101019990B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010572B1 (ko) * 1992-04-24 1996-08-02 삼성전자 주식회사 레벨변환회로를 사용한 데이타 출력버퍼

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010572B1 (ko) * 1992-04-24 1996-08-02 삼성전자 주식회사 레벨변환회로를 사용한 데이타 출력버퍼

Also Published As

Publication number Publication date
KR20110002333A (ko) 2011-01-07

Similar Documents

Publication Publication Date Title
US8891318B2 (en) Semiconductor device having level shift circuit
CN100477212C (zh) 具有芯片上终结电路的半导体存储器件
US8847635B2 (en) Self-calibration of output buffer driving strength
US8476937B2 (en) Input buffer circuit capable of adjusting variation in skew
KR101094946B1 (ko) 반도체 집적 회로
US11152939B2 (en) Semiconductor apparatus performing calibration operation and a semiconductor system using the same
US7365571B2 (en) Input buffer with wide input voltage range
US8565032B2 (en) Semiconductor device
US9041436B2 (en) Semiconductor device having pull-up circuit and pull-down circuit
US8300481B2 (en) Apparatus and method for transmitting/receiving signals at high speed
US8856577B2 (en) Semiconductor device having multiplexer
KR100892643B1 (ko) 데이터 출력 드라이버 회로
KR100728557B1 (ko) 반도체 메모리 장치의 입력 버퍼
KR101019990B1 (ko) 반도체 메모리 장치의 출력 드라이버
CN111587458A (zh) 用于在半导体器件中提供偏置信号的装置和方法
US7750714B2 (en) Semiconductor device having input circuit with output path control unit
US6704242B2 (en) Semiconductor integrated circuit
US10083726B2 (en) Input circuit and semiconductor device including the same
KR20140146368A (ko) 입출력 장치 및 이를 포함하는 입출력 시스템
US20210250024A1 (en) Electronic device including level shifter
JP3449343B2 (ja) バス・システム及び集積回路
KR100979117B1 (ko) 고속의 데이터 및 신호 송수신 장치 및 방법
US7843223B1 (en) Semiconductor device
JP2014168118A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee