DE69927778T2

DE69927778T2 - Überladungsschutz, Lader, elektronische Einheit und Uhr

Info

Publication number: DE69927778T2
Application number: DE69927778T
Authority: DE
Inventors: Teruhiko Suwa-shi Fujisawa
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-05-18
Filing date: 1999-05-18
Publication date: 2006-06-01
Anticipated expiration: 2019-05-19
Also published as: JP3472879B2; EP1017146B1; DE69927778D1; WO1999060684A1; HK1029670A1; CN1265525C; CN1272235A; EP1017146A1; EP1017146A4; US6373790B1

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft ein Überladungsverhinderungsverfahren und eine Ladeschaltung, die zum Verhindern einer Überladung geeignet ist, und eine elektronische Vorrichtung und eine Uhr, welche das Überladungsverhinderungsverfahren und die Ladeschaltung verwenden.
Hintergrund der Technik
In einer Ladeschaltung zum Laden einer Spannungsspeichervorrichtung, wie eines Kondensators hoher Kapazität oder einer sekundären Batterie, mit einer Wechselspannung, die von einem Generator erzeugt wird, wird für gewöhnlich eine Diodenbrückenschaltung als Gleichrichterschaltung für ein Vollweggleichrichten der Wechselspannung verwendet. Die Diodenbrückenschaltung erfährt jedoch einen Verlust aufgrund eines Spannungsabfalls durch zwei Dioden.
Eine kompakte und tragbare elektronische Vorrichtung, wie eine Armbanduhr, die einen Generator verwendet, der eine Wechselspannung kleiner Amplitude erzeugt, wird durch den Verlust durch die Diodenbrückenschaltung stark beeinträchtigt, und die Verwendung der Diodenbrückenschaltung als Gleichrichterschaltung ist nicht angemessen.
Angesichts des obengenannten Problems wurde eine synchrone Gleichrichterschaltung unter Verwendung von Transistoren anstelle einer Diode vorgeschlagen.
23 ist ein Schaltungsdiagramm, das ein Beispiel einer Ladeschaltung zeigt, die eine herkömmliche synchrone Gleichrichterschaltung verwendet.
Wie in 23 dargestellt, enthält die Ladeschaltung Komparatoren CMP1A und CMP1B, Komparatoren CMP2A und CMP2B, P-Kanal-FETs MP1 und MP2, N-Kanal-FETs MN1 und MN2 und einen Kondensator hoher Kapazität C (geladene Vorrichtung) zum Speichern eines Ladestroms.
Der Komparator CMP1A vergleicht eine Ausgangsspannung V1 an einem Eingangsanschluss AG1, der an einen Generator AG angeschlossen ist, mit einer Quellenspannung Vdd. Der Komparator CMP1B vergleicht eine Ausgangsspannung V2 an einem Eingangsanschluss AG2, der an den Generator AG angeschlossen ist, mit der Quellenspannung Vdd.
Der Komparator CMP2A vergleicht die Ausgangsspannung V1 an dem Eingangsanschluss AG1 mit einer Quellenspannung Vss. Der Komparator CMP2B vergleicht die Ausgangsspannung V2 an dem Eingangsanschluss AG2 mit der Quellenspannung Vss.
Der P-Kanal-FET MP1 wird unter der Steuerung des Komparators CMP1A ein- und ausgeschaltet, und der P-Kanal-FET MP2 wird unter der Steuerung des Komparators CMP1B ein- und ausgeschaltet.
Der N-Kanal-FET MN1 wird unter der Steuerung des Komparators CMP2A ein- und ausgeschaltet, und der N-Kanal-FET MN2 wird unter der Steuerung des Komparators CMP2B ein- und ausgeschaltet.
D1 bis D4 sind parasitäre MOSFET-Dioden.
24 ist ein Zeitablaufdiagramm, das den Betrieb der obengenannten Ladeschaltung zeigt.
Der Generator AG gibt an den Eingangsanschlüssen AG1 und AG2 die Ausgangsspannungen V1 beziehungsweise V2 aus, zwischen welchen eine Phasendifferenz von 180° auftritt. Der P-Kanal-FET MP1 wird von dem Komparator CMP1A eingeschaltet, wenn die Ausgangsspannung V1 des Generators AG gleich oder höher als die Quellenspannung Vdd wird.
Der N-Kanal-FET MN2 wird von dem Komparator CMP2B eingeschaltet, wenn die Ausgangsspannung V2 des Generators AG gleich oder geringer als die Quellenspannung Vss wird. Ebenso wird der P-Kanal-FET MP2 von dem Komparator CMP1B eingeschaltet, wenn die Ausgangsspannung V2 des Generators AG gleich oder höher als die Quellenspannung Vdd wird, und der N-Kanal-FET MN1 wird von dem Komparator CMP2A eingeschaltet, wenn die Ausgangsspannung V1 des Generators AG gleich oder geringer als die Quellenspannung Vss wird.
Ein Ladestrom i strömt von dem Generator AG durch die mit Pfeil bezeichneten Pfade in den Kondensator hoher Kapazität C, lädt den Kondensator hoher Kapazität C, wenn sowohl der P-Kanal-FET MP1 als auch der N-Kanal-FET MN2 eingeschaltet sind, und wenn sowohl der P-Kanal-FET MP2 als auch der N-Kanal-FET MN1 eingeschaltet sind. Auf diese Weise führt die synchrone Gleichrichterschaltung, die die Transistoren verwendet, ein Vollweggleichrichten aus.
Wenn in einer solchen Ladeschaltung, die Ladespannung für den Kondensator hoher Kapazität C eine vorbestimmte Spannung übersteigt, tritt ein Überladungszustand ein, wodurch die Ladeschaltung beeinträchtigt wird und ihre Ladungseffizienz sinkt.
Die vorliegende Erfindung wurde angesichts des obengenannten Problems entwickelt, und es ist eine Aufgabe der vorliegenden Erfindung, ein Überladung verhinderungsverfahren, eine Ladeschaltung, eine elektronische Vorrichtung und eine Uhr bereitzustellen, um eine Überladung zu verhindern, und um einen Kurzschluss eines Spannungsspeicherelements in Verbindung mit einem Überladungsverhinderungsschritt zu verhindern.
Die Japanische Patentanmeldung Nr. JP-A-2-7834, veröffentlicht am 11. Januar 1990, offenbar eine Ladevorrichtung für eine Batterie, die sich in einem Auto befindet. Die Ladevorrichtung umfasst eine Brückengleichrichterschaltung mit vier Dioden. Wenn die Batterie voll geladen ist, wird die Batteriespannung erfasst und ein Thyristor entsprechend eingeschaltet. Somit wird der erzeugte Strom an beiden Anschlüssen des Generators kurzgeschlossen. Der Stromfluss verläuft dann durch den Thyristor und eine Diode in einem Halbzyklus und durch einen anderen Thyristor und eine andere Diode in dem anderen Halbzyklus. Somit wird die Batterie umgangen und der Ladevorgang endet. Das Dokument beschreibt auch eine Dreiphasenversion, in der mehrere Dioden und FETs eine Vollweg-Gleichrichterschaltung bilden und die FETs zum Bereitstellen eines Kurzschlusspfades verwendet werden, um eine Überladung der Batterie zu verhindern.
JP 09131064 , veröffentlicht am 16. Mai 1997, offenbart eine Gleichrichterschaltung, die vier Komparatoren enthält, die die Gates entsprechender Transistoren antreiben. Die Transistoren sind in einer Brückenkonfiguration angeordnet, in der die gemeinsamen Hauptelektroden jedes Paares von Transistoren an entsprechende Eingangsanschlüsse angeschlossen sind, die von einer Wechselspannungsquelle gespeist werden, während die nicht gemeinsamen Hauptelektroden jedes Paares von Transistoren an die Erde beziehungsweise eine Ausgangsspannungsschiene angeschlossen sind. Durch die Verwendung der Komparator-FET Konfiguration können die Wechselspannungshöchstwerte an den Eingangsanschlüssen so gestaltet werden, dass sie gleich der Erde beziehungsweise Ausgangsspannungsschiene sind, wodurch eine Vollweg-Brückengleichrichter hoher Effizienz bereitgestellt wird.
Offenbarung der Erfindung
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Überladungsverhinderungsverfahren zum Verhindern der Überladung eines Spannungsspeicherelements, das an eine Brückengleichrichterschaltung angeschlossen ist, bereitgestellt, wobei das Verfahren wie in Anspruch 1 definiert ist.
In einem zweiten Aspekt der Erfindung umfasst eine Ladeschaltung zum Laden eines Spannungsspeicherelements die Merkmale, die in Anspruch 8 dargelegt sind, während eine elektronische Vorrichtung, wie in Anspruch 19 dargelegt, einen dritten Aspekt der Erfindung darstellt.
Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen dargelegt.
Kurze Beschreibung der Zeichnungen
1 ist ein grobes Schaltungsdiagramm einer Ladeschaltung, die ein Überladungsverhinderungsverfahren der vorliegenden Erfindung darstellt.
2 ist ein Zeitablaufdiagramm, das den grundlegenden Betrieb des Überladungsverhinderungsverfahrens der vorliegenden Erfindung zeigt.
3 ist ein Schaltungsdiagramm, das die Konstruktion einer Ladeschaltung 100 einer ersten Ausführungsform zeigt.
4 ist ein Schaltungsblockdiagramm eines Beispiels einer Steuerschaltung 2.
5 ist eine Konzeptansicht, die eine (Armband-) Uhr zeigt, die die Ladeschaltung 100 enthält.
6 ist ein Zeitablaufdiagramm, das den Betrieb der Ladeschaltung 100 der ersten Ausführungsform zeigt.
7 ist ein Schaltungsdiagramm, das die Konstruktion einer Ladeschaltung 101 einer zweiten Ausführungsform zeigt.
8 ist ein Zeitablaufdiagramm, das den Betrieb der Ladeschaltung 100 der zweiten Ausführungsform zeigt.
9 ist ein Schaltungsdiagramm, das die Konstruktion einer Ladeschaltung 102 einer dritten Ausführungsform zeigt.
10 ist ein Blockdiagramm einer Spannungsvervielfachungsschaltung einer dritten Ausführungsform.
11 ist eine erklärende Ansicht des Betriebs der Spannungsvervielfachungsschaltung der dritten Ausführungsform.
12 zeigt eine äquivalente Schaltung der Spannungsvervielfachungsschaltung in einem Spannungsverdreifachungsmodus.
13 zeigt eine äquivalente Schaltung der Spannungsvervielfachungsschaltung in einem Spannungsverdopplungsmodus.
14 zeigt eine äquivalente Schaltung der Spannungsvervielfachungsschaltung in einem Spannungs-1,5-Vervielfachungsungsmodus.
15 zeigt eine äquivalente Schaltung der Spannungsvervielfachungsschaltung während einer direkten Verbindung (in einem ursprünglichen Spannungsmodus).
16 ist ein Schaltungsdiagramm, das eine Ladeschaltung 103 einer vierten Ausführungsform zeigt.
17 ist ein Blockdiagramm einer Detektorschaltung 1A einer fünften Ausführungsform.
18 ist ein Verfahrensflussdiagramm der fünften Ausführungsform.
19 ist ein Zeitablaufdiagramm der fünften Ausführungsform.
20 ist ein Blockdiagramm einer Detektorschaltung 1B einer sechsten Ausführungsform.
21 ist eine perspektivische Ansicht einer elektronisch gesteuerten, mechanischen Uhr einer siebenten Ausführungsform.
22 ist ein elektrisches Blockdiagramm der siebenten Ausführungsform.
23 ist ein Schaltungsdiagramm, das ein Beispiel einer Ladeschaltung zeigt, die eine herkömmliche synchrone Gleichrichterschaltung verwendet.
24 ist ein Zeitablaufdiagramm, das den Betrieb der Ladeschaltung von 23 zeigt.
Beste Ausführungsform der Erfindung
[1] Prinzip der vorliegenden Erfindung
1 ist ein Schaltungsdiagramm der Konstruktion einer Ladeschaltung, das ein Überladungsverhinderungsverfahren der vorliegenden Erfindung zeigt. 2 ist ein Zeitablaufdiagramm, das den grundlegenden Betrieb des Überladungsverhinderungsverfahrens der vorliegenden Erfindung zeigt.
Unter Bezugnahme auf 1 sind einige Elemente (Komparatoren) nicht dargestellt, aber die Ladeschaltung hat eine ähnliche Konstruktion wie jene, die in 23 dargestellt ist, und gleiche Komponenten sind mit gleichen Bezugszeichen bezeichnet.
Eine Ladeschaltung 100 enthält eine Begrenzerschaltung, die einen Ladestrom i zu einem Kondensator hoher Kapazität C unter Verwendung eines vorbestimmten Verfahrens blockiert, um eine Überladung bei dem Kondensator hoher Kapazität C zu verhindern.
Insbesondere, wenn die Spannung, die bei dem Kondensator hoher Kapazität C geladen wird, einen vorbestimmten Schwellenwert erreicht, bildet die Begrenzerschaltung einen geschlossenen Kreis (siehe 1), der sich von einem Standardladepfad unterscheidet, indem P-Kanal-FETs MP1 und MP2 eingeschalten werden, und verhindert eine Überladung des Kondensators hoher Kapazität C, indem ein Wechselstrom von einem Generator AG durch den geschlossenen Kreis geleitet wird.
Wenn die Begrenzerschaltung die P-Kanal-FETs MP1 und MP2 einschaltet, während sich der N-Kanal-FET MN1 oder MN2 in der Konstruktion, die in 1 dargestellt ist, in einem eingeschalteten Zustand (schraffierter Abschnitt) befindet, wird der Kondensator hoher Kapazität C, wie in 2 dargestellt ist, kurzgeschlossen, wodurch ein Gegenstrom (Kurzschlussstrom) von dem Kondensator hoher Kapazität C verursacht wird, und Strom, der in dem Kondensator hoher Kapazität C gespeichert ist, vergeblich verbraucht wird und ferner der Kondensator hoher Kapazität C selbst und ein Schaltungsabschnitt 7 beschädigt werden.
Gemäß der vorliegenden Erfindung wird die Überladung des Kondensators hoher Kapazität C durch eine EIN/AUS-Steuerung des P-Kanal-FET MP1 oder MP2 verhindert, und ferner wird die Erzeugung des Kurzschlussstroms durch den Kondensator hoher Kapazität C auch durch eine EIN/AUS-Steuerung der N-Kanal-FETs MN1 und MN2 verhindert.
[2] Erste Ausführungsform
Eine erste bevorzugte Ausführungsform der vorliegenden Erfindung wird nun ausführlich besprochen.
[2.1] Konstruktion der ersten Ausführungsform
3 ist ein Schaltungsdiagramm, das die Konstruktion der Ladeschaltung 100 der ersten Ausführungsform zeigt. Komponenten, die mit jenen identisch sind, die unter Bezugnahme auf 23 beschrieben wurden, sind mit denselben Bezugszeichen bezeichnet und deren Besprechung wird hier unterlassen.
Unter Bezugnahme auf 3 erfasst eine Detektorschaltung 1 eine Ladespannung Va in dem Kondensator hoher Kapazität C und vergleicht die Ladespannung Va mit einer nicht dargestellten vorbestimmten Referenzspannung.
Wenn die Ladespannung Va gleich oder höher als die Referenzspannung wird, leitet die Detektorschaltung 1 ein Begrenzersignal SLIM zu einer Steuerschaltung 2, um eine Überladung zu verhindern.
Als Reaktion auf das Begrenzersignal SLIM gibt die Steuerschaltung 2 ein Steuersignal CS1 mit einer steigenden Flanke aus, die zu der steigenden Flanke des Begrenzersignals SLIM verzögert ist, und ein Steuersignal CS2 mit einer fallenden Flanke, die zu der fallenden Flanke des Begrenzersignals SLIM verzögert ist.
Ein UND-Gate 3 ist zwischen einem Komparator CMP1A und einem P-Kanal-FET MP1 angeschlossen und das Steuersignal CS1, das an einen invertierenden Eingangsanschluss des UND-Gates 3 angelegt wird, macht den Ausgang des Komparators CMP1A ungültig, der an den anderen Eingangsanschluss des UND-Gates 3 angelegt wird. Das UND-Gate 3 leitet über die Dauer, in der das Steuersignal CS1 bei einem "H"-Pegel bleibt, ein "L"-Pegel-Signal zu dem Gate des P-Kanal-FET MP1.
Ein UND-Gate 4 ist zwischen einem Komparator und einem P-Kanal-FET MP2 angeschlossen, und das Steuersignal CS1, das an einen invertierenden Eingangsanschluss des UND-Gates 4 angelegt wird, macht den Ausgang des Komparators CMP1B ungültig, der an den anderen Eingangsanschluss des UND-Gates 4 angelegt wird. Das UND-Gate 4 leitet über die Dauer, in der das Steuersignal CS1 bei einem "H"-Pegel bleibt, ein "L"-Pegel-Signal zu dem Gate des P-Kanal-FET MP2.
Ein UND-Gate 5 ist zwischen einem Komparator CMP2A und einem N-Kanal-FET MN1 angeschlossen, und das Steuersignal CS2, das an einen invertierenden Eingangsanschluss des UND-Gates 5 angelegt wird, macht den Ausgang des Komparators CMP2A ungültig, der an den anderen Eingangsanschluss des UND-Gates 5 angelegt wird. Das UND-Gate 5 leitet zumindest über die Dauer, in der das Steuersignal CS2 bei einem "H"-Pegel bleibt, ein "L"-Pegel-Signal zu dem Gate des N-Kanal-FET MN1.
Ein UND-Gate 6 ist zwischen einem Komparator CMP2B und einem N-Kanal-FET MN2 angeschlossen, und das Steuersignal CS2, das an einen invertierenden Eingangsanschluss des UND-Gates 6 angelegt wird, macht den Ausgang des Komparators CMP2B ungültig, der an den anderen Eingangsanschluss des UND-Gates 6 angelegt wird. Das UND-Gate 6 leitet zumindest über die Dauer, in der das Steuersignal CS2 bei einem "H"-Pegel bleibt, ein "L"-Pegel-Signal zu dem Gate des N-Kanal-FET MN2.
Das Steuersignal CS1 mit einer steigenden Flanke, die zu jener des Begrenzersignals SLIM verzögert ist, wird zu den invertierenden Eingangsanschlüssen des UND-Gates 3 und des UND-Gates 4 geleitet, während das Steuersignal CS2 mit einer fallenden Flanke, die zu jener des Begrenzersignals SLIM verzögert ist, zu den invertierenden Eingangsanschlüssen des UND-Gates 5 und des UND-Gates 6 geleitet wird, und somit wird die AUS-Zeit der N-Kanal-FETs MN1 und MN2 länger eingestellt als die EIN-Zeit der P-Kanal-FETs MP1 und MP2.
Insbesondere, wenn das Begrenzersignal SLIM auf einen "H"-Pegel übergeht, werden die P-Kanal-FETs MP1 und MP2 eingeschaltet, nachdem die N-Kanal-FETs MN1 und MN2 ausgeschaltet wurden. Wenn das Begrenzersignal SLIM auf einen "L"-Pegel übergeht, werden die P-Kanal-FETs MP1 und MP2 wieder in ihre ursprünglichen Zustände zurückgestellt, und dann werden die N-Kanal-FETs MN1 und MN2 wieder in ihre ursprünglichen Zustände zurückgestellt.
Der Kondensator hoher Kapazität C wird mit Strom geladen, der von dem Generator AG erzeugt wird, und durch eine synchrone Gleichrichterschaltung vollweggleichgerichtet, und der Antriebsstrom wird zu dem Schaltungsabschnitt 7 geleitet. Der Kondensator hoher Kapazität C hat eine Spannungsfestigkeit und hat die Eigenschaft, dass eine Ladung, die die Spannungsfestigkeit überschreitet, den Kondensator C in einen überladenen Zustand versetzt, wodurch der Kondensator C beeinträchtigt wird und seine Ladungseffizienz herabgesetzt wird. In dieser Ausführungsform wird der Kondensator hoher Kapazität C verwendet. Die vorliegende Erfindung ist nicht darauf beschränkt, und als Alternative kann eine sekundäre Batterie verwendet werden.
4 ist ein Schaltungsblockdiagramm, das ein Beispiel der zuvor beschriebenen Steuerschaltung 2 zeigt. Unter Bezugnahme auf 4 verzögert eine Verzögerungsschaltung 2a, die einen Kondensator oder dergleichen verwendet, das Begrenzersignal SLIM, das heißt, den Ausgang der Detektorschaltung 1, um eine vorbestimmte Zeit, und leitet das verzögerte Begrenzersignal SLIM, das als Begrenzersignal SLIM' bezeichnet wird, zu einem Eingangsanschluss eines UND-Gates 2b und einem Eingangsanschluss eines ODER-Gates 2c. Bei Empfang des Begrenzersignals SLIM an dem anderen Eingangsanschluss führt das UND-Gate 2b eine UND-Verknüpfung des Begrenzersignals SLIM und des verzögerten Begrenzersignals SLIM' durch und gibt das erhaltene Signal als Steuersignal CS1 aus.
Mit anderen Worten, das UND-Gate 2b gibt ein Signal mit einer steigenden Flanke aus, die um eine vorbestimmte Zeit zu der steigenden Flanke des Begrenzersignals SLIM versetzt ist. Die fallende Flanke des Steuersignals CS1 stimmt mit der fallenden Flanke des Begrenzersignals SLIM überein.
Das ODER-Gate 2c empfängt an dem anderen Eingangsanschluss das Begrenzersignal SLIM und führt eine ODER-Verknüpfung des Begrenzersignals SLIM und des verzögerten Begrenzersignals SLIM' aus und gibt das erhaltene Signal als Steuersignal CS2 aus.
Mit anderen Worten, das ODER-Gate 2c gibt ein Signal mit einer fallenden Flanke aus, die um eine vorbestimmte Zeit zu dem Begrenzersignal SLIM versetzt ist. Die steigende Flanke des Steuersignals CS2 stimmt mit der steigenden Flanke des Begrenzersignals SLIM überein.
Es wird nun ein Beispiel besprochen, in dem die Ladeschaltung dieser Ausführungsform enthalten ist. 5 ist eine Konzeptansicht, die grob eine (Armband-) Uhr zeigt, in der die Ladeschaltung enthalten ist. Wie dargestellt, enthält der Generator AG einen Rotor 14 und einen Stator 15, und wenn der scheibenförmige Rotor 19 mit zwei magnetisierten Polen dreht, entsteht eine elektromotorische Kraft in einer Ausgangsspule 16 des Stators 15, und somit wird ein Wechselstrom aufgenommen.
Wie in 5 dargestellt, schwenkt ein oszillierendes Gewicht 13 in einem Armbanduhrgehäuse, und ein Räderwerkmechanismus 11 überträgt eine Schwenkbewegung des oszillierenden Gewichts 13 auf den Generator AG. Das oszillierende Gewicht 13 schwenkt, wenn eine Person, die die Armbanduhr trägt, ihren Arm bewegt, und der Generator AG stellt Strom als Reaktion auf die Bewegung der Armbanduhr bereit.
Die Wechselstromenergie, die von dem Generator AG bereitgestellt wird, wird durch die Ladeschaltung 100 vollweggleichgerichtet und lädt den Kondensator hoher Kapazität C. Ein Verarbeitungsabschnitt 9 treibt eine Taktgebereinheit 8 mit Strom an, der vom Kondensator hoher Kapazität C zugeleitet wird. Die Taktgebereinheit 8, die aus einem Kristalloszillator, Zählerschaltungen usw. besteht, führt durch die Zählerschaltung eine Frequenzteilung an einem Haupttaktsignal durch, das von dem Kristalloszillator erzeugt wird, führt eine Zeitmessung auf der Basis des Ergebnisses der Frequenzteilung durch, und treibt einen Schrittmotor an, die Zeiger zu drehen.
[2.2] Betrieb der ersten Ausführungsform
Der Betrieb der Ladeschaltung 100 der ersten Ausführungsform wird nun unter Bezugnahme auf die Zeichnungen besprochen.
6 ist ein Zeitablaufdiagramm, das den Betrieb der Ladeschaltung 100 der ersten Ausführungsform zeigt. Der normale Ladevorgang bleibt im Vergleich zu jenem, der unter Bezugnahme auf das Zeitablaufdiagramm besprochen wurde, das in 23 dargestellt ist, unverändert, und diese Besprechung wird hier ausgelassen.
In einem Ladeprozess, in dem der Kondensator hoher Kapazität C mit dem Ladestrom i geladen wird, wird das Begrenzersignal SLIM zu der Steuerschaltung 2 geleitet, um eine Überladung zu verhindern, wenn die Detektorschaltung 1 erfasst, dass eine Ladespannung Va bei dem Kondensator hoher Kapazität C gleich oder höher als eine Referenzspannung wird (6(a)). Die Steuerschaltung 2 leitet das Begrenzersignal SLIM zu der Verzögerungsschaltung 2a, während das Begrenzersignal SLIM auch zu dem anderen Eingangsanschluss des UND-Gates 2b und den anderen Eingangsanschluss des ODER-Gates 2c geleitet wird.
Die Verzögerungsschaltung 2a verzögert das Begrenzersignal SLIM um eine vorbestimmte Zeit und leitet es als Begrenzersignal SLIM' zu dem einen Eingangsanschluss des UND-Gates 2b und den einen Eingangsanschluss des ODER-Gates 2c.
Die Steuerschaltung 2 gibt das Steuersignal CS1, das auf einen "H"-Pegel übergegangen ist, mit einer Verzögerungszeit anschließend an das Begrenzersignal SLIM aus, während das Steuersignal CS2, das auf einen "H"-Pegel übergegangen ist, gleichzeitig mit dem Begrenzersignal SLIM ausgegeben wird (siehe 6(a), 6(b), und 6(c)).
Die P-Kanal-FETs MP1 und MP2 bleiben, zumindest für die Dauer, in der das Steuersignal CS1 bei einem "H"-Pegel ist, eingeschaltet (siehe 6(e) und 6(g)). Dadurch wird ein geschlossener Kreis gebildet, der sich von dem Standardladepfad unterscheidet, wie in 3 dargestellt ist.
Die N-Kanal-FETs MN1 und MN2 bleiben, zumindest für die Dauer, in der das Steuersignal CS1 bei einem "H"-Pegel ist, ausgeschaltet (siehe 6(i) und 6(k)). Der Wechselstrom von dem Generator AG fließt durch den mit Pfeilen dargestellten geschlossenen Kreis, der Ladestrom i zu dem Kondensator hoher Kapazität C wird unterbrochen, und ein Überladen des Kondensators hoher Kapazität C wird somit verhindert (siehe 6).
Wenn die Periode T1, in der das Steuersignal CS1 bei einem "H"-Pegel bleibt, mit der Periode T2 verglichen wird, in der das Steuersignal CS2 bei einem "H"-Pegel bleibt, ist die Periode T2, in der das Steuersignal CS2 bei einem "H"-Pegel bleibt, um die Verzögerung, die durch die Steuerschaltung 2 verursacht wird, länger.
Insbesondere werden im Begrenzerbetrieb die P-Kanal-FETs MP1 und MP2 eingeschaltet, nachdem die N-Kanal-FETs MN1 und MN2 ausgeschaltet wurden.
Wenn das Begrenzersignal SLIM in einem Begrenzerfreigabebetrieb auf einen "L"-Pegel übergeht, werden die N-Kanal-FETs MN1 und MN2 wieder in ihren normalen Betriebszustand gebracht, nachdem die P-Kanal-FETs MP1 und MP2 in ihren normalen Betriebszustand gebracht wurden.
Während die P-Kanal-FETs MP1 und MP2 eingeschaltet bleiben, sind die N-Kanal-FETs MN1 und MN2 unbedingt ausgeschaltet.
Dadurch wird der Kondensator hoher Kapazität C nicht kurzgeschlossen, es wird kein Kurzschlussstrom verursacht, der Strom, der im Kondensator hoher Kapazität C gespeichert ist, wird nicht vergeblich verbraucht, und der Kondensator hoher Kapazität C und der Schaltungsabschnitt 7 bleiben frei von einer Beschädigung.
Wenn der Kurzschlussstrom (Begrenzerstrom ILIM) durch den Generator AG über den geschlossenen Kreis fließt, der aus den P-Kanal-FETs MP1 und MP2 besteht, tritt möglicherweise ein elektromagnetisches Rauschen in der Spule 16 und dem Rotor 14 auf, wodurch der Schaltungsabschnitt 5 erratisch arbeitet. Andererseits führt die Ladeschaltung eine automatische Steuerung aus, in der der Kurzschlussstrom (Begrenzerstrom ILIM) die Drehung des Rotors 14 elektromagnetisch bremst, wodurch die Anschlussspannungen V1 und V2 fallen und der Kurzschlussstrom (Begrenzerstrom ILIM) verringert wird. Dadurch wird die Erzeugung eines elektromagnetischen Rauschens im Rotor 14 gesteuert.
Als Verfahren zum Verhindern der Überladung wird auch das Öffnen des Ladepfades zu dem Kondensator hoher Kapazität C in Betracht gezogen.
Bei einer solchen Anordnung wird eine elektromotorische Gegenkraft, die im Generator AG zu dem Moment erzeugt wird, zu dem der Ladepfad geöffnet wird, an Schaltungselemente (P-Kanal-FETs MP1 und MP2, N-Kanal-FETs MN1 und MN2, Komparatoren CMP1A, CMP1B, CMP2A und CMP2B) angelegt, und Spannungsfestigkeiten dieser Schaltungselemente müssen erhöht werden.
Da eine Ladeschaltung in einer kompakten tragbaren Vorrichtung, wie einer Armbanduhr, aus integrierten Schaltungen unter Verwendung von Miniaturschaltungselementen konstruiert ist, um die Miniaturisierung zu fördern, ist eine Erhöhung der Spannungsfestigkeiten schwierig.
Angesichts dieses Problems bildet diese Ausführungsform den geschlossenen Kreis durch die Eingangsanschlüsse AG1 und AG2 zu dem Moment, zu dem die Ladespannung Va die vorbestimmte Spannung überschreitet, und somit funktionieren Schaltungselemente mit geringen Spannungsfestigkeiten. Die Verwendung integrierter Schaltungen wird erleichtert, wodurch die Miniaturisierung der Ladeschaltung gefördert wird.
[2.3] Vorteile der ersten Ausführungsform
Gemäß der ersten Ausführungsform, wie zuvor besprochen, wird der geschlossene Kreis, der sich von dem Ladepfad unterscheidet, durch Ausschalten der N-Kanal-FETs MN1 und MN2 und anschließendes Einschalten der P-Kanal-FETs MP1 und MP2 gebildet, wenn die Ladespannung Va bei dem Kondensator hoher Kapazität C die Referenzspannung überschreitet.
Die Ladespannung Va überschreitet die Spannungsfestigkeit des Kondensators hoher Kapazität C nicht, und somit ist der Kondensator hoher Kapazität C vor einem Überladen geschützt.
Da der Kondensator hoher Kapazität C nicht kurzgeschlossen wird, wird ferner der Strom, der im Kondensator hoher Kapazität C gespeichert ist, nicht vergeblich verbraucht, und der Kondensator hoher. Kapazität C und der Schaltungsabschnitt 5 sind vor einer Beschädigung geschützt.
Gemäß der ersten Ausführungsform wird der geschlossene Kreis, der sich von dem Ladepfad unterscheidet, gebildet, so dass der erzeugte Strom hindurch fließen kann.
Da der Kondensator hoher Kapazität C gegen ein Überladen geschützt ist, funktionieren Schaltungselemente mit geringen Spannungsfestigkeiten, und die Verwendung integrierter Schaltungen wird leicht gefördert.
Wenn der geschlossene Kreis durch die Eingangsanschlüsse AG1 und AG2 gebildet wird, wird die Drehung des Rotors 14 durch Kurzschluss gebremst, die Amplituden der Anschlussspannungen V1 und V2 werden automatisch verringert, und die Erzeugung des elektromagnetischen Rauschens in der Spule 16 und dem Rotor 14 wird gesteuert.
[3] Zweite Ausführungsform
In der ersten Ausführungsform werden zur Bildung des geschlossenen Kreises, der sich von dem Ladepfad unterscheidet, die N-Kanal-FETs MN1 und MN2 zwangsweise auf AUS gestellt, bevor die P-Kanal-FETs MP1 und MP2 eingeschaltet werden.
In einer zweiten Ausführungsform wird ein geschlossener Kreis gebildet, indem die P-Kanal-FETs MP1 und MP2 eingeschaltet werden, während die N-Kanal-FETs MN1 und MN2 ausgeschaltet bleiben.
[3.1] Konstruktion der zweiten Ausführungsform
7. ist ein Schaltungsdiagramm, das die Konstruktion einer Ladeschaltung 101 der zweiten Ausführungsform zeigt. Komponenten, die mit jenen identisch sind, die unter Bezugnahme auf 3 beschrieben wurden, sind mit denselben Bezugszeichen bezeichnet, und ihre Besprechung wird hier unterlassen.
Unter Bezugnahme auf 7 ist die Ladeschaltung 101 identisch mit der Ladeschaltung 100 der ersten Ausführungsform, wobei aber die Steuerschaltung 2 fehlt und UND-Gates 20 und 21 neu hinzugefügt sind.
Obwohl die Funktion der Detektorschaltung 1 unverändert im Vergleich zu jener der Detektorschaltung 1 in der ersten Ausführungsform bleibt, wird das Begrenzersignal SLIM, das von der Detektorischaltung 1 ausgegeben wird, in einen Eingangsanschluss des UND-Gates 20, die invertierenden Eingangsanschlüsse der UND-Gates 5 und 6 und einen Eingangsanschluss des UND-Gates 21 eingegeben.
Das Ausgangssignal des UND-Gates 5, das heißt, ein Signal, das an das Gate des N-Kanal-FET MN1 angelegt wird, wird zu einem invertierenden Eingangsanschluss des UND-Gates 20 geleitet.
Das UND-Gate 20 leitet das Begrenzersignal SLIM (bei einem "H"-Pegel) von der Detektorschaltung 1 zu einem invertierenden Eingangsanschluss eines UND-Gates 3, wenn das Signal, das zu dem Gate des N-Kanal-FET MN1 geleitet wird, bei einem "L"-Pegel ist, mit anderen Worten, der N-Kanal-FET MN1 ist ausgeschaltet.
Der P-Kanal-FET MP1 wird als Reaktion auf das Begrenzersignal SLIM nur dann eingeschaltet, wenn der N-Kanal-FET MN1 ausgeschaltet ist.
Das Ausgangssignal des UND-Gates 6, das heißt, das Signal, als an das Gate des N-Kanal-FET M2 angelegt wird, wird zu dem invertierenden Eingangsanschluss des UND-Gates 21 geleitet.
Das UNO-Gate 21 leitet das Begrenzersignal (bei einem "H"-Pegel) von der Detektorschaltung 1 zu dem invertierenden Eingangsanschluss des UND-Gates 4, wenn das Signal, das an das Gate des N-Kanal-FET MN2 angelegt wird, bei einem "L"-Pegel ist, mit anderen Worten, wenn der N-Kanal-FET MN2 ausgeschaltet ist.
Der P-Kanal-FET MP2 wird als Reaktion auf das Begrenzersignal SLIM nur dann eingeschaltet, wenn der N-Kanal-FET MN2 ausgeschaltet ist.
[3.2] Betrieb der zweiten Ausführungsform
Der Betrieb der Ladeschaltung 101 der zweiten Ausführungsform wird nun unter Bezugnahme auf die Zeichnungen besprochen. 8 ist ein Zeitablaufdiagramm, das den Betrieb der Ladeschaltung 101 der zweiten Ausführungsform zeigt. Der herkömmliche Ladevorgang bleibt zu jenem unverändert, der zuvor unter Bezugnahme auf das Zeitablaufdiagramm, das in 23 dargestellt ist, besprochen wurde, und seine Besprechung wird hier unterlassen.
In einem Ladevorgang, in dem der Kondensator hoher Kapazität C mit dem Ladestrom i geladen wird, leitet die Detektorschaltung 1 das Begrenzersignal SLIM zum Verhindern einer Überladung zu dem einen Eingangsanschluss des UND-Gates 20, den invertierenden Eingangsanschlüssen der UND-Gates 5 und 6, und zu dem einen Eingangsanschluss des UND-Gates 21 (siehe 8(a)), wenn die Detektorschaltung 1 erfasst, dass die Ladespannung Va des Kondensators hoher Kapazität C gleich oder höher als die Referenzspannung wird.
Wenn der N-Kanal-FET MN1 ausgeschaltet wird (siehe 8(h)), wird das Begrenzersignal SLIM (bei einem "H"-Pegel), das an das UND-Gate 20 angelegt wird, zu dem invertierenden Eingangsanschluss des UND-Gates 3 geleitet, wodurch das Gate des P-Kanal-FET MP1 (auf einen "L"-Pegel) eingeschaltet wird (siehe 8(c)) und der P-Kanal-FET MP1 in einen EIN-Zustand gebracht wird. Wenn der N-Kanal-FET MN2 ausgeschaltet wird (siehe 8(j)), wird das Begrenzersignal SLIM (bei einem "H"-Pegel), das zu dem UND- Gate 21 geleitet wird, zu dem invertierenden Eingangsanschluss des UND-Gates 4 geleitet.
Das Gate des P-Kanal-FET MN2 wird eingeschaltet (auf einen "L"-Pegel) (siehe 8(e)), und der P-Kanal-FET MN2 wird eingeschaltet. Auf diese Weise werden die P-Kanal-FETs MP1 und MP2 in den EIN-Zustand gestellt, zumindest für die Dauer, in der die N-Kanal-FETs MN1 und MN2 ausgeschaltet sind.
Der geschlossene Kreis, der sich von dem normalen Ladepfad unterscheidet, wird gebildet, der Wechselstrom (Begrenzerstrom ILIM) des Generators AG fließt, wie durch die mit Pfeilen gekennzeichneten geschlossenen Kreise dargestellt, der Ladstrom zu dem Kondensator hoher Kapazität C wird unterbrochen und der Kondensator hoher Kapazität C wird vor einem Überladen geschützt. In dieser Periode sind die N-Kanal-FETs MN1 und MN2 unbedingt ausgeschaltet, es wird kein Kurzschlussstrom durch den Kondensator hoher Kapazität C verursacht, und der Kondensator hoher Kapazität C und der Schaltungsabschnitt 7 bleiben frei von einer Beschädigung.
[4] Dritte Ausführungsform
Eine dritte bevorzugte Ausführungsform der vorliegenden, Erfindung wird ausführlich besprochen.
[4.1] Konstruktion der dritten Ausführungsform
9 ist ein Schaltungsdiagramm, das die Konstruktion einer Ladeschaltung 102 einer dritten Ausführungsform zeigt. Wie in 9 dargestellt ist, sind Komponenten, die mit jenen identisch sind, die unter Bezugnahme auf 3 beschrieben sind, mit denselben Bezugszeichen bezeichnet, und deren Besprechung wird hier unterlassen.
Der Unterschied zwischen der Ladeschaltung 102 der dritten Ausführungsform und der Ladeschaltung 100 der ersten Ausführungsform, die in 3 dargestellt ist, liegt darin, dass die Ladeschaltung 102 eine Spannungsvervielfachungsschaltung 49 enthält, um eine erhöhte Antriebsspannung VSS durch Vervielfachen einer Ausgangsspannung VSS' des Kondensators hoher Kapazität C und des Hilfskondensators CS zu erzeugen, der mit der erhöhten Spannung VSS geladen wird, so dass die erhöhte Antriebsspannung VSS zu einer Gleichrichtersteuerschaltung geleitet wird, die aus dem Schaltungsabschnitt 7, der Detektorschaltung 1, der Steuerschaltung 2, den Komparatoren CMP1A, CMP1B, CMP2A und CMP2B und den UND-Gates 3, 4, 5 und 6 besteht.
Unter Bezugnahme auf 10 enthält die Spannungsvervielfachungsschaltung 49 einen Schalter SW1, von dem ein Anschluss an einen Hochspannungsanschluss des Kondensators hoher Kapazität C angeschlossen ist, einen Schalter SW2, von dem ein Anschluss an den anderen Anschluss des Schalters SW1 angeschlossen ist, und von dem der andere Anschluss an einen Niederspannungsanschluss der sekundären Stromquelle hoher Kapazität 48 angeschlossen ist, einen Kondensator 49a, von dem ein Anschluss an die Verbindungsstelle des Schalters SW1 und des Schalters SW2 angeschlossen ist, einen Schalter SW3, von dem ein Anschluss an den anderen Anschluss des Kondensators 49a angeschlossen ist, und von dem der andere Anschluss an den Niederspannungsanschluss der sekundären Stromquelle hoher Kapazität 48 angeschlossen ist, einen Schalter SW4, von dem ein Anschluss an einen Niederspannungsanschluss eines Hilfskondensators CS angeschlossen ist, und von dem der andere Anschluss an die Verbindungsstelle des Kondensators 49a und des Schalters SW3 angeschlossen ist, einen Schalter SW11, von dem ein Anschluss an die Verbindungsstelle des Niederspannungsanschlusses der sekundären Stromquelle hoher Kapazität 48 und eines Hochspannungsanschlusses des Hilfskondensators CS angeschlossen ist, eine Schalter SW12, von dem ein Anschluss an den anderen Anschluss des Schalters SW11 angeschlossen ist, und von dem der andere Anschluss an den Niederspannungsanschlusses der sekundären Stromquelle hoher Kapazität 48 angeschlossen ist, einen Kondensator 49b, von dem ein Anschluss an die Verbindungsstelle des Schalters SW11 und des Schalters SW12 angeschlossen ist, einen Schalter SW13, von dem ein Anschluss an den anderen Anschluss des Kondensators 49b angeschlossen ist und von dem der andere Anschluss an die Verbindungsstelle des Schalters SW12 und des Niederspannungsanschlusses der sekundären Stromquelle hoher Kapazität 48 angeschlossen ist, einen Schalter SW14, von dem ein Anschluss an die Verbindungsstelle des Kondensators 49b und des Schalters SW13 angeschlossen ist und von dem der andere Anschluss an den Niederspannungsanschluss des Hilfskondensators angeschlossen ist, und einen Schalter SW21, von dem ein Anschluss an die Verbindungsstelle des Schalters SW11 und des Schalters SW12 angeschlossen ist und von dem der andere Anschluss an die Verbindungsstelle des Kondensators 49b und des Schalters SW3 angeschlossen ist.
[4.2] Betrieb der dritten Ausführungsform
[4.2.1] Betrieb der Spannungsvervielfachungsschaltung
Der Betrieb der dritten Ausführungsform bleibt zu jenem der ersten Ausführungsform unverändert, mit Ausnahme der Betriebsspannungen (VSS' und VSS), und die folgende Besprechung konzentriert sich auf den Betrieb der Spannungsvervielfachungsschaltung und ihrer zugehörigen Schaltungen.
Unter Bezugnahme auf 10 bis 15 wird der Betrieb der Spannungsvervielfachungsschaltung 49 hier in Zusammenhang mit einem Spannungsverdreifachungsmodus, einem Spannungsverdopplungsmodus, einem Spannungs-1,5- Vervielfachungsmodus, einem ursprünglichen Spannungsmodus (Kurzmodus) und einem ursprünglichen Spannungsmodus (Ladungsübertragungsmodus) beschrieben.
[4.2.1.1] Spannungsverdreifachungsmodus
Die Spannungsvervielfachungsschaltung 49 arbeitet als Reaktion auf einen Spannungsvervielfachungstakt CKUD, der von außen eingegeben wird, und schaltet bei einem ersten Spannungsvervielfachungszeitpunkt (Parallelschaltungszeitpunkt) während eines Spannungsverdreifachungsmodus den Schalter SW1 ein, den Schalter SW2 aus, den Schalter SW3 ein, den Schalter SW4 aus, den Schalter SW11 ein, den Schalter SW12 aus, den Schalter SW13 ein, den Schalter SW14 aus, und den Schalter SW21 aus, wie in 11 dargestellt ist.
Die äquivalente Schaltung der Spannungsvervielfachungsschaltung 49 ist in diesem Fall in 12(a) dargestellt, und der Kondensator 49a und der Kondensator 49b erhalten Strom vom Kondensator hoher Kapazität C und werden kontinuierlich geladen, bis die Spannung des Kondensators 49a und des Kondensators 49b im Wesentlichen gleich jener des Kondensators hoher Kapazität C ist.
Als Reaktion auf einen zweiten Spannungsvervielfachungszeitpunkt (Seriellschaltungszeitpunkt), schaltet die Spannungsvervielfachungsschaltung 49 den Schalter SW1 aus, den Schalter SW2 ein, den Schalter SW3 aus, den Schalter SW4 aus, den Schalter SW11 aus, den Schalter SW12 aus, den Schalter SW13 aus, den Schalter SW14 ein und den Schalter SW21 ein.
Die äquivalente Schaltung der Spannungsvervielfachungsschaltung 49 ist in diesem Fall in
12(b) dargestellt, der Kondensator hoher Kapazität C, der Kondensator 49a und der Kondensator 49b sind in Serie geschaltet, der Hilfskondensator CS ist mit der Spannung geladen, die dreimal größer als die Spannung des Kondensators hoher Kapazität C ist, und somit wird die Dreifachspannung erhalten.
[4.2.1.2] Spannungsverdopplungsmodus
Die Spannungsvervielfachungsschaltung 49 arbeitet als Reaktion auf einen Spannungsvervielfachungstakt CKUD, der von außen eingegeben wird, und schaltet bei einem ersten Spannungsvervielfachungszeitpunkt (Parallelschaltungszeitpunkt) während eines Spannungsverdopplungsmodus den Schalter SW1 ein, den Schalter SW2 aus, den Schalter SW3 ein, den Schalter SW4 aus, den Schalter SW11 ein, den Schalter SW12 aus, den Schalter SW13 ein, den Schalter SW14 aus, und den Schalter SW21 aus, wie in 11 dargestellt ist.
Die äquivalente Schaltung der Spannungsvervielfachungsschaltung 49 ist in diesem Fall in 13(a) dargestellt, und der Kondensator 49a und der Kondensator 49b erhalten Strom vom Kondensator hoher Kapazität C und werden kontinuierlich geladen, bis die Spannung des Kondensators 49a und des Kondensators 49b im Wesentlichen gleich jener des Kondensators hoher Kapazität C ist.
Als Reaktion auf einen zweiten Spannungsvervielfachungszeitpunkt (Seriellschaltungszeitpunkt) schaltet die Spannungsvervielfachungsschaltung 49 den Schalter SW1 aus, den Schalter SW2 ein, den Schalter SW3 aus, den Schalter SW4 ein, den Schalter SW11 aus, den Schalter SW12 ein, den Schalter SW13 aus, den Schalter SW14 ein und den Schalter SW21 aus.
Die äquivalente Schaltung der Spannungsvervielfachungsschaltung 49 ist in diesem Fall in 13(b) dargestellt, der Kondensator hoher Kapazität C ist mit jedem von dem Kondensator 49a und dem Kondensator 49b in Serie geschaltet, der Hilfskondensator CS ist mit der Spannung geladen, die zweimal größer als die Spannung des Kondensators hoher Kapazität C ist, und somit wird die doppelte Spannung erhalten.
[4.2.1.3] Spannungs-1,5-Vervielfachungsmodus
Die Spannungsvervielfachungsschaltung 49 arbeitet als Reaktion auf einen Spannungsvervielfachungstakt CKUD, der von außen eingegeben wird, und schaltet bei einem ersten Spannungsvervielfachungszeitpunkt (Parallelschaltungszeitpunkt) während eines Spannungs-1,5-Vervielfachungsmodus den Schalter SW1 ein, den Schalter SW2 aus, den Schalter SW3 aus, den Schalter SW4 aus, den Schalter SW11 aus, den Schalter SW12 aus, den Schalter SW13 ein, den Schalter SW14 aus, und den Schalter SW21 ein, wie in 11 dargestellt ist.
Die äquivalente Schaltung der Spannungsvervielfachungsschaltung 49 ist in diesem Fall in 14(a) dargestellt, und der Kondensator 49a und der Kondensator 49b erhalten Strom vom Kondensator hoher Kapazität C und werden kontinuierlich geladen, bis die Spannung des Kondensators 49a und des Kondensators 49b im Wesentlichen gleich der halben Spannung des Kondensators hoher Kapazität C ist.
Als Reaktion auf einen zweiten Spannungsvervielfachungszeitpunkt (Seriellschaltungszeitpunkt) schaltet die Spannungsvervielfachungsschaltung 49 den Schalter SW1 aus, den Schalter SW2 ein, den Schalter SW3 aus, den Schalter SW4 ein, den Schalter SW11 aus, den Schalter SW12 ein, den Schalter SW13 aus, den Schalter SW14 ein und den Schalter SW21 aus.
Die äquivalente Schaltung der Spannungsvervielfachungsschaltung 49 ist in diesem Fall in 14(b) dargestellt, der Kondensator hoher Kapazität C ist in Serie sowohl mit dem Kondensator 49a als auch mit dem Kondensator 49b geschaltet, die parallel geschaltet sind, der Hilfskondensator CS ist mit der Spannung geladen, die 1,5 Mal größer als die Spannung des Kondensators hoher Kapazität C ist, und somit wird die eineinhalbfache Spannung erhalten.
[4.2.1.4] Ursprünglicher Spannungsmodus (keine Spannungsvervielfachung, Kurzmodus]
Die Spannungsvervielfachungsschaltung 49 schaltet während einem ursprünglichen Spannungsmodus den Schalter SW1 aus, den Schalter SW2 ein, den Schalter SW3 ein, den Schalter SW4 ein, den Schalter SW11 aus, den Schalter SW12 ein, den Schalter SW13 ein, den Schalter SW14 ein und den Schalter SW21 aus, wie in 11 dargestellt ist.
Die Verbindung der Spannungsvervielfachungsschaltung 49 ist in 15(a) dargestellt, und ihre äquivalente Schaltung ist in 15(b) dargestellt, wobei der Kondensator hoher Kapazität C direkt an den Hilfskondensator CS angeschlossen ist.
[4.2.2] Vorteile der dritten Ausführungsform
Gemäß der dritten Ausführungsform wird, wie zuvor besprochen, die erhöhte Antriebsspannung VSS zu der Gleichrichtersteuerschaltung geleitet, die aus dem Schaltungsabschnitt 7, der Detektorschaltung 1, der Steuerschaltung 2, den Komparatoren CMP1A, CMP1B, CMP2A und CMP2B und den UND-Gates 3, 4, 5 und 6, besteht, und selbst wenn die Spannung VSS' des Kondensators hoher Kapazität C (entsprechend der Spannung am Hochspannungsanschluss in dieser Ausführungsform) gering ist, wird die erhöhte Spannung VSS zuverlässig zugeführt, und der Schaltungsabschnitt 7 wird somit stabil angetrieben.
Wenn die Stromquellenspannung VSS' nicht vervielfacht wird, werden die Steuerspannungen nieder, die zu gleichrichtenden Transistoren, P-Kanal-FETs MP1 und MP2 und N-Kanal-FETs MN1 und MN2, geleitet werden, wenn die Spannung VSS' im Kondensator hoher Kapazität C nieder wird, und die Ladungseffizienz fällt. Gemäß der dritten Ausführungsform treibt die erhöhte Stromquellenspannung VSS, die gegenüber der Stromquellenspannung VSS' vervielfacht ist, die P-Kanal-FETs MP1 und MP2 und die N-Kanal-FETs MN1 und MN2 an, und somit wird der Widerstand im EIN-Zustand jedes Transistors gesenkt.
Insbesondere ist der Senkenstrom Ids in der folgenden Gleichung ausgedrückt, und steigt im Verhältnis zum Quadrat der Gate-Spannung Vgs. Durch Erhöhen der Steuerspannung, die an das Gate angelegt wird, wird die Antriebsfähigkeit des Transistors erhöht, und der Widerstand im EIN-Zustand gesenkt, und somit wird die Gleichrichtungseffizienz verbessert.
wobei L eine Kanallänge, W eine Kanalbreite und β eine Verstärkungskonstante ist.
[5] Vierte Ausführungsform
Es wird nun eine vierte bevorzugte Ausführungsform der vorliegenden Erfindung besprochen.
[5.1] Konstruktion der vierten Ausführungsform
16 ist ein Schaltungsdiagramm einer Ladeschaltung 103 einer vierten Ausführungsform. In 16 sind Komponenten, die mit jenen identisch sind, die in Verbindung mit 3 für die erste Ausführungsform beschrieben wurden, mit denselben Bezugszeichen bezeichnet, und ihre Besprechung wird hier unterlassen.
Der Unterschied zwischen der Ladeschaltung 103 der vierten Ausführungsform und der Ladeschaltung 100 der ersten Ausführungsform besteht darin, dass eine Spannungsvervielfachungsschaltung 49A zwischen einem UND-Gate 3 und dem P-Kanal-FET MP1 eingefügt ist, und dass eine Spannungsvervielfachungsschaltung 49B zwischen einem UND-Gate und dem P-Kanal-FET MP2 eingefügt ist.
Die Spannungsvervielfachungsschaltung 49A unterscheidet sich von der Spannungsvervielfachungsschaltung 49 darin, dass die Spannungsvervielfachungsschaltung 49 eine variable Spannungsvervielfachungsrate hat, so dass die erhöhte Stromquellenspannung VSS in einen vorbestimmten Spannungsbereich fällt, während die vierte Ausführungsform die Spannungsvervielfachungsrate (zum Beispiel von 2) fixiert.
Von den Konstruktionen der Spannungsvervielfachungsschaltung 49 übernimmt die Spannungsvervielfachungsschaltung 49A die äquivalente Schaltung mit einer Spannungsvervielfachungsrate von 2, wie in 13 dargestellt ist.
[5.2] Betrieb der vierten Ausführungsform
Gemäß der vierten Ausführungsform leitet in einem Ladungsprozess, in dem der Kondensator hoher Kapazität C mit dem Ladestrom i geladen wird, die Detektorschaltung 1 das Begrenzersignal SLIM zum Verhindern einer Überladung zu der Steuerschaltung 2, wenn der Absolutwert der Ladespannung Va des Kondensators hoher Kapazität C gleich oder höher als die Referenzspannung wird.
Die Steuerschaltung 2 leitet das Begrenzersignal SLIM zu der Verzögerungsschaltung 2a (siehe 4) des anderen Eingangsanschlusses des UND-Gates 2b und des anderen Eingangsanschluses des ODER-Gates 2c.
Die Verzögerungsschaltung 2a verzögert das Begrenzersignal um eine vorbestimmte Zeit, und leitet das verzögerte Signal als Begrenzersignal SLIM' zu einem Eingangsanschluss des UND-Gates 2a und einen Eingangsanschluss des ODER-Gates 2c.
Die Steuerschaltung 2 gibt das Steuersignal CS1, das auf einen "H"-Pegel übergegangen ist, mit einer vorbestimmten Zeitverzögerung zu dem Begrenzersignal SLIM an die Spannungsvervielfachungsschaltung 49 aus, und gibt das Steuersignal CS2, das auf einen "H"-Pegel übergegangen ist, zu demselben Zeitpunkt wie das Begrenzersignal SLIM an die N-Kanal-FETs MN1 und MN2 aus.
Die Spannungsvervielfachungsschaltung 49A vervielfacht das Steuersignal CS2 bei einer festgesetzten Spannungsvervielfachungsrate (zum Beispiel von 2), und leitet das spannungsvervielfachte Signal CS2 zu. den P-Kanal-FETs MP1 und MP2.
Dadurch bleiben die P-Kanal-FETs MP1 und MP2 in einem EIN-Zustand, zumindest für die Dauer, in der das Steuersignal CS1 bei einem "H"-Pegel ist. Der geschlossene Kreis, der sich von dem herkömmlichen Ladepfad unterscheidet, wird somit gebildet, wie in 3 dargestellt ist.
Andererseits bleiben die N-Kanal-FETs MN1 und MN2 in einem AUS-Zustand, zumindest für die Dauer, in der das Steuersignal CS2 bei einem "H"-Pegel ist.
Der Wechselstrom des Generators AG fließt entlang den mit Pfeilen gekennzeichneten geschlossen Kreisen, der Ladestrom i zu dem Kondensator hoher Kapazität C wird unterbrochen, und somit wird eine Überladung des Kondensators hoher Kapazität C ausgeschlossen.
Im Gegensatz zu der Spannungsvervielfachungsschaltung 49A in der dritten Ausführungsform vervielfacht die Spannungsvervielfachungsschaltung 49A die Spannung bei einer festgesetzten Spannungsvervielfachungsrate, um die gleichrichtenden Transistoren, nämlich die P-Kanal-FETs MP1 und MP2, unabhängig von der Spannung, die dem Schaltungsabschnitt 7 zugeführt wird, anzutreiben. Die vierte Ausführungsform stellt somit eine höhere Gleichrichtungseffizienz bereit, als die dritte Ausführungsform.
Wenn die Periode T1, in der das das Steuersignal CS1 bei einem "H"-Pegel bleibt, mit der Periode T2 verglichen wird, in der das Steuersignal CS2 bei einem "H"-Pegel bleibt, ist die Periode T2, in der das Steuersignal CS2 bei einem "H"-Pegel bleibt, um die Verzögerung länger, die durch die Steuerschaltung 2 verursacht wird.
Insbesondere werden im Begrenzerbetrieb die P-Kanal-FETs MP1 und MPs eingeschaltet, nachdem die N-Kanal-FETs MN1 und MN2 ausgeschaltet wurden.
Wenn das Begrenzersignal SLIM auf einen "L"-Pegel im Begrenzerfreigabebetrieb übergeht, werden die N-Kanal-FETs MN1 und MN2 wieder in ihren normalen Betriebszustand gebracht, nachdem die P-Kanal-FETs MP1 und MP2 wieder in ihren normalen Betriebszustand gebracht wurden.
Während die P-Kanal-FETs MP1 und MPs eingeschaltet bleiben, sind die N-Kanal-FETs MN1 und MN2 unbedingt ausgeschaltet.
Dadurch wird der Kondensator hoher Kapazität C nicht kurzgeschlossen, es wird kein Kurzschlussstrom verursacht, der Strom, der in dem Kondensator hoher Kapazität C gespeichert ist, wird nicht vergeblich verbraucht, und der Schaltungsabschnitt 7 bleibt frei von einer Beschädigung.
[5.3] Vorteile der vierten Ausführungsform
Die vierte Ausführungsform bietet neben den Vorteilen der dritten Ausführungsform des Weiteren eine verbesserte Gleichrichtungseffizienz.
[6] Fünfte Ausführungsform
In einer fünften Ausführungsform wird die Detektorschaltung 1 in der ersten bis vierten Ausführungsform durch eine Detektorschaltung 1A zum Ausführen eines Abtasterfassungsvorganges ersetzt.
[6.1] Konstruktion der fünften Ausführungsform
17 zeigt die Konstruktion der Detektorschaltung 1A der fünften Ausführungsform.
Die Detektorschaltung 1A enthält einen Spannungsteiler 50, der an der Spannung Va des Kondensators hoher Kapazität C eine Spannungsteilung ausführt, um eine erfasste Spannung Va' zu erhalten, die zu der Spannung Va proportional ist, eine Referenzspannungserzeugungsschaltung 51 zum Erzeugen einer Referenzspannung Vref, einen Komparator 52 zum Ausgeben eines ursprünglichen Begrenzersignals SLIM0 durch Vergleichen der erfassten Spannung Va' mit der Referenzspannung Vref, eine Verriegelungsschaltung 53 zum Verriegeln und Halten des ursprünglichen Begrenzersignals SLIM0 zu einem Zeitpunkt, der einem Abtastsignal SS3 entspricht, um ein Begrenzersignal SLIM 1 auszugeben, einen Schalter SW51 zum Zuleiten von Strom zu der Referenzspannungserzeugungsschaltung 51 in Übereinstimmung mit einem Abtastsignal SS1, einen Schalter SW52 zum Zuführen von Strom zu dem Komparator 52 in Übereinstimmung mit einem Abtastsignal SS2, und einen Schalter SW53 zum Anschließen des Spannungsteilers 50 an den Kondensator hoher Kapazität C in Übereinstimmung mit dem Abtastsignal SS3.
Die Reihenfolge der Zeitpunkte für das Abtastsignal SS1, Abtastsignal SS2 und Abtastsignal SS3, um von einem "L"-Pegel auf einen "H"-Pegel überzugehen, nämlich für das Einschalten des Schalters SW51, Schalters SW52 und Schalters SW53, sind wie folgt:
Abtastsignal SS1 → Abtastsignal SS2 → Abtastsignal SS2
Die Referenzspannungserzeugungsschaltung 51, die am meisten Zeit braucht, bis sie ihren stabilen Betrieb erreicht, wird mit Strom versorgt, und dann wird dem Komparator 52 Strom zugeführt. Wenn die Referenzspannung Vref und der Betrieb des Komparators 52 stabilisiert sind, wird der Spannungsteiler 50 an den Kondensator hoher Kapazität C angeschlossen, und die Verriegelungsschaltung 53 empfängt das ursprüngliche Begrenzersignal SLIM0.
[6.2] Betrieb der fünften Ausführungsform
Es wird nun der Betrieb eines Hauptteils der fünften Ausführungsform unter Bezugnahme auf ein Verfahrensflussdiagramm besprochen, das in 18 dargestellt ist, sowie ein Zeitablaufdiagramm, das in 19 dargestellt ist. In der Praxis sind die Übergangszeitpunkte der Reihe nach in der Reihenfolge Abtastsignal SS1 → Abtastsignal SS2 → Abtastsignal SS3 verschoben, obwohl die Übergangszeitpunkte der Abtastsignale SS1, SS2 und SS3 der Einfachheit wegen zu demselben Zeitpunkt dargestellt sind, wie in 19 dargestellt ist.
Es wird eine Bestimmung vorgenommen, ob eine Zeit T, die seit einem vorangehenden Abtastzeitpunkt verstrichen ist, gleich oder länger als eine Abtastperiode Tsp wird (Schritt S1).
Wenn in Schritt S1 bestimmt wird, dass die verstrichene Zeit T seit dem vorangehenden Abtastzeitpunkt kürzer als die Abtastperiode Tsp ist (nein in Schritt S1), geht der Prozess in einen Bereitschaftszustand über, in dem der Schritt S1 wiederholt wird.
Wenn in Schritt S1 bestimmt wird, dass die verstrichene Zeit T seit dem vorangehenden Abtastzeitpunkt gleich oder länger als die Abtastperiode Tsp ist (ja in Schritt S1), gehen das Abtastsignal SS1, Abtastsignal SS2 und Abtastsignal SS3 zu t1, t3 und t4 der Reihe nach von einem "L"-Pegel auf einen "H"-Pegel über, wie in 19 dargestellt ist. Insbesondere werden der Schalter SW51, der Schalter SW52 und der Schalter SW53 der Reihe nach eingeschaltet. Die Referenzspannungserzeugungsschaltung 51 wird mit Strom versorgt, dann wird der Komparator 52 mit Strom versorgt, und wenn die Referenzspannung Vref und der Betrieb des Komparators 52 stabilisiert sind, wird der Spannungsteiler 50 an den Kondensator hoher Kapazität C angeschlossen, und der Komparator 52 bestimmt, ob die erfasste Spannung Va' die Referenzspannung Vref überschreitet (Schritt S2).
Wenn in Schritt S2 bestimmt wird, dass die erfasste Spannung Va' höher als die Referenzspannung Vref ist, während das ursprüngliche Begrenzersignal SLIM0 über einen Zeitraum von t2 bis t5 bei einem "H"-Pegel ist, wie in 19 dargestellt ist (ja in Schritt S2), nimmt die Verriegelungsschaltung 53 das ursprüngliche Begrenzersignal SLIM0 bei einem "H"-Pegel zu t3 und t4 in 19 auf, und das Begrenzersignal SLIM1 geht auf einen "H"-Pegel (Schritt S3).
Die Steuerschaltung 2 gibt das Steuersignal SC2 aus, um die N-Kanal-FETs MN1 und MN2 auszuschalten (Schritt S4) und bestimmt, ob die N-Kanal-FETs MN1 und MN2 ausgeschaltet wurden (Schritt S5).
Wenn in Schritt S5 bestimmt wird, dass mindestens einer der N-Kanal-FETs MN1 und MN2 eingeschaltet ist (nein in Schritt S5), kehrt der Prozess zu Schritt S4 zurück, wo das Steuersignal CS1 ausgegeben wird, um die N-Kanal-FETs MN1 und MN2 auszuschalten.
Wenn in Schritt S5 bestimmt wird, dass beide N-Kanal-FETs MN1 und MN2 eingeschaltet sind (ja in Schritt S5), werden die P-Kanal-FETs MP1 und MP2 eingeschaltet (Schritt S6) und der Prozess kehrt zu Schritt S1 zurück, um die obengenannten Schritte zu wiederholen.
Wenn in Schritt S2 bestimmt wird, dass die erfasste Spannung Va' unter der Referenzspannung Vref liegt, während das ursprüngliche Begrenzersignal SLIM0 für eine Zeitdauer von t1 bis t2 oder ab t5 bei einem "L"-Pegel ist, wie in 19 dargestellt ist (nein in Schritt S2), nimmt. die Verriegelungsschaltung 53 das ursprüngliche Begrenzersignal SLIM0 bei einem "L"-Pegel zu t1 und t6 in 19 auf, und das Begrenzersignal SLIM1 geht auf einen "L"-Pegel (Schritt S7), und der Prozess kehrt zu Schritt S1 zurück, um die obengenannten Schritte zu wiederholen.
[6.3] Vorteile der fünften Ausführungsform
Gemäß der fünften Ausführungsform wird, wie zuvor besprochen, der Betrieb der Detektorschaltung 1A intermittierend in Übereinstimmung mit den Abtastsignalen ausgeführt und der Stromverbrauch, der mit dem Erfassen verbunden ist, ist verringert.
[7] Sechste Ausführungsform
[7.1] Konstruktion der sechsten Ausführungsform
20 zeigt die Konstruktion einer Detektorschaltung einer sechsten Ausführungsform der vorliegenden Erfindung.
Die Detektorschaltung 1B enthält eine konstante Stromquelle CCNST, von der ein Ende an eine Stromquelle VDD angeschlossen ist, einen Transistor Q1, von dem der Drain D und das Gate G gemeinsam an das andere Ende der konstanten Stromquelle CCNST angeschlossen sind, einen Transistor Q2, von dem der Drain D und das Gate G gemeinsam an die Source S des Transistors Q1 angeschlossen sind, einen Hochziehwiderstand RPU, von dem ein Ende an die Stromquelle VDD angeschlossen ist, einen Inverter INV1, von dem der Eingangsanschluss an das andere Ende des Hochziehwiderstands RPU angeschlossen ist, um ein Begrenzersignal SLMI auszugeben, und eine Stromspiegelschaltung CMC, die an die Source S des Transistors Q2, das andere Ende des Hochziehwiderstands RPU und eine Stromquelle VSS angeschlossen ist.
Die Stromspiegelschaltung CMC enthält einen Transistor QD, von dem der Drain D und das Gate G gemeinsam an die Source S des Transistors Q2 angeschlossen sind, und von dem die Source S an die Stromquelle VSS angeschlossen ist, und einen Transistor QC, von dem der Drain D an das andere Ende des Hochziehwiderstands RPU angeschlossen ist, von dem das Gate an das Gate G des Transistors QD angeschlossen ist, und von dem die Source S an die Stromquelle VSS angeschlossen ist.
[7.2] Betrieb der sechsten Ausführungsform
Es wird nun der Betrieb der Detektorschaltung 1B der sechsten Ausführungsform besprochen.
Wenn eine Stromquellenspannung (VSS'–VDD) in einem niederen Bereich ist, mit anderen Worten, geringer als die Summe der Schwellenspannungen des Transistors Q1, Transistors Q2 und Transistors QD, fließt kein Strom von der konstanten Stromquelle CCNST, und der Transistor QD und der Transistor QC in der Stromspiegelschaltung CMC bleiben ausgeschaltet. Eine Spannung V1 (die einem "H"-Pegel entspricht), die vom Hochziehwiderstand RPU auf die Stromquelle VDD hochgezogen wird, wird zu dem Eingangsanschluss des ersten Inverters INV1 geleitet, und der erste Inverter. INV1 gibt das Begrenzersignal SLIM bei einem "L"-Pegel aus, wodurch ein Begrenzertransistor 40 in einem AUS-Zustand gehalten wird.
Wenn die Stromquellenspannung (VSS'–VDD) groß wird und die vorbestimmte Spannung (die Summe der Schwellenspannungen des Transistors Q1, Transistors Q2 und Transistors QD in 20) überschreitet, fließt ein Strom von der konstanten Stromquelle CCNST durch die Transistoren Q1, Q2 und QD zu der Stromquelle VSS', und ein Strom mit derselben Größe wie jener, der durch den Drain D und die Source des Transistors QD fließt, fließt durch den Drain D und die Source des Transistors QC.
Der Strom, der durch den Transistor QC fließt, ist so eingestellt, dass er größer als der Strom ist, der durch den Hochziehwiderstand RPU fließt und dadurch entspricht die Spannung V1 einem "L"-Pegel.
Auf diese Weise gibt der erste Inverter INV1 ein "H"-Pegel-Signal aus, wodurch der Begrenzertransistor 40 eingeschaltet wird, so dass der Begrenzerstrom fließen kann.
Die Spannungsdetektorschaltung 1B in der sechsten Ausführungsform verbraucht fast keinen Strom, wenn die Stromquellenspannung gering ist, und dient gut als Schaltung zum Verhindern einer übermäßigen Spannung in einer tragbaren elektronische Vorrichtung, die von einer Batterie betrieben wird.
[8] Modifizierungen
Die vorliegende Erfindung ist nicht auf die obengenannten Ausführungsformen begrenzt und es sind zum Beispiel die folgenden Modifizierungen möglich.
[8.1] Erste Modifizierung
In jeder der obengenannten Ausführungsformen ist die elektronische Vorrichtung, die die Ladeschaltung 100 oder 101 verwendet, eine Armbanduhr, aber die vorliegende Erfindung ist nicht darauf beschränkt. Die vorliegende Erfindung kann in einer Taschenuhr, Tischuhr, einem Rechner, einem tragbaren Personal-Computer, einem elektronischen Taschenbuch, einem tragbaren Radio, einem tragbaren Tonometer, einem tragbaren Telefon, einem Pager, einem Pedometer usw. ausgeführt werden. Die vorliegende Erfindung kann in jeder elektronischen Vorrichtung ausgeführt werden, die Strom verbraucht. In einer solchen elektronischen Vorrichtung werden interne elektronische Schaltungen und Mechanismen kontinuierlich verwendet, selbst wenn keine Batterie benutzt wird. Die elektronische Vorrichtung kann jederzeit verwendet werden und es müssen keine Batterien getauscht werden, und sie bereitet keine Probleme, die bei der Entsorgung der Batterien entstehen.
Eine nicht wiederaufladbare Batterie kann als Ladeschaltung 100, 101, 102 oder 103 verwendet werden, und wenn eine elektronische Vorrichtung unbenützt bleibt, z.B. über eine lange Zeitperiode nicht getragen wird, kann die elektronische Vorrichtung sofort mit Energie von der Batterie betrieben werden, und wenn ein Benutzer die elektronische Vorrichtung trägt, wird Strom erzeugt, so dass die elektronische Vorrichtung arbeiten kann.
[8.2] Zweite Modifizierung
In jeder der obengenannten Ausführungsformen wird der geschlossene Kreis durch Einschalten der P-Kanal-FETs P1 und P2 gebildet. Als Alternative kann der geschlossene Kreis durch Einschalten der N-Kanal-FETs N1 und N2 gebildet werden.
[8.3] Dritte Modifizierung
In jeder der obengenannten Ausführungsformen werden unipolare Transistoren, wie P-Kanal-FETs P1 und P2 und N-Kanal-FETs N1 und N2, als Schaltmittel verwendet. Als Alternative können P-Kanal-FETs P1 und P2 durch PNP-Transistoren ersetzt werden, und N-Kanal-FETs N1 und N2 können durch bipolare NPN-Transistoren ersetzt werden. In diesen bipolaren Transistoren ist die Sättigungsspannung zwischen dem Emitter und Kollektor für gewöhnlich 0,3 V, und wenn die Spannung, die von dem Generator AG erzeugt wird, klein ist, sind die FETS vorzugsweise wie in den obengenannten Ausführungsformen.
[8.4] Vierte Modifizierung
In den obengenannten Ausführungsformen können die Komparatoren CMP1A, CMP1B, CMP2A und CMP2B jeweils aus FETS konstruiert sein, und jede der Ladeschaltungen 100, 101, 102 und 103 kann in einer integrierten Schaltung auf einem Chip gebildet sein.
Die Verwendung parasitärer Dioden D1 bis D4 des integrierten P-Kanal-FET P1, P-Kanal-FET P2, N-Kanal-FET N1 und N-Kanal-FET N2 ermöglicht eine Fortsetzung des Gleichrichtungsvorganges, selbst wenn die Komparatoren versagen, während die Stromquellenspannung fällt.
[8.5] Fünfte Modifizierung
In den obengenannten Ausführungsformen ist der Generator AG ein elektromagnetischer Generator, in dem die Drehbewegung des oszillierenden Gewichts 13 auf den Rotor 14 übertragen wird, und die elektromotorische Kraft in der Ausgangsspule als Reaktion auf die Drehung des Rotors 14 erzeugt wird.
Die vorliegende Erfindung ist nicht darauf beschränkt. Zum Beispiel kann der Generator AG von der Art sein, dass eine Drehbewegung, die durch eine Wiederherstellungskraft verursacht wird, eine elektromotorische Kraft erzeugt, oder von der Art, dass eine externe oder selbstschwingende Vibration oder Verschiebung auf einen piezoelektrischen Körper ausgeübt wird, um Strom durch den piezoelektrischen Effekt zu erzeugen. Mit anderen Worten, jeder Generator, der Wechselstrom erzeugt, funktioniert.
[8.6] Sechste Modifizierung
In jeder der obengenannten Ausführungsformen kann eine Ladeschaltung so angeordnet sein, dass die Stromleitung an der Hochspannungsseite VDD und die Stromleitung an der Niederspannungsseite VSS' umgekehrt sind.
[8.7] Siebente Modifizierung
Die Ladeschaltung in jeder der obengenannten Ausführungsformen und die Ladeschaltungen in den obengenannten Modifizierungen können in einer elektronisch gesteuerten, mechanischen Uhr eingebaut sein, die einen Generator mit einer Zugfeder hat.
21 ist eine perspektivische Ansicht, die die mechanische Struktur der elektronisch gesteuerten, mechanischen Uhr zeigt.
In dieser Armbanduhr ist eine Zugfeder 110 mit einer Krone (nicht dargestellt) verbunden. Durch. Aufziehen der Krone wird mechanische Energie in der Zugfeder 110 gespeichert. Beschleunigende Räderwerke 120 sind zwischen der Zugfeder 110 und einem Rotor 131 eines Generators 130 angeordnet. Die beschleunigenden Räderwerke 120 enthalten ein Zentrumsrad und -trieb 121, mit dem ein Minutenzeiger 124 verbunden ist, ein drittes Rad und Trieb 122, und ein zweites Rad und Trieb 123, mit dem ein Sekundenzeiger 125 verbunden ist. Die beschleunigenden Räderwerke 120 übertragen die Bewegung der Zugfeder 110 auf den Rotor 131 des Generators 130, um den Generator 130 zur Erzeugung von Strom zu veranlassen. Der Generator 130 dient als elektromagnetische Bremse und bewirkt, dass die Zeiger, die mit den beschleunigenden Räderwerken 120 verbunden sind, bei konstanter Geschwindigkeit drehen. In diesem Sinn dien, der Generator 130 auch als Regler.
22 ist ein elektrisches Blockdiagramm, das die elektronisch gesteuerte, mechanische Uhr zeigt, in der die Ladeschaltung 100A mit einer Struktur, die mit jener der Ladeschaltung 100 der ersten Ausführungsform identisch ist, eingebaut ist.
Unter Bezugnahme auf 22 enthält die Ladeschaltung 100A den Generator 130 und den Gleichrichter 135.
Eine Oszillatorschaltung 160 erzeugt ein Taktsignal CLK unter Verwendung eines Kristalloszillators 161. Wenn eine Detektorschaltung 102 in einer Reglerschaltung 170 eine Frequenz eines erzeugten Signals des Generators 130 erfasst, steuert eine Steuerschaltung 103 einen Abschnitt 140 zur Bildung eines geschlossenen Kreises, indem die elektromagnetische Bremse in Übereinstimmung mit dem Frequenzerfassungsergebnis eingestellt wird, so dass die Drehperiode des Rotors 131 mit der Periode des Taktsignals CLK übereinstimmt und die Drehzahl des Rotors 13i konstant gehalten wird.
Zur Steuerung des Generators 130 in seiner Drehung schaltet der Abschnitt 140 zur Bildung eines geschlossenen Kreises einen geschlossenen Kreis, der zwischen beiden Anschlüssen einer Spule des Wechselstromgenerators AG gebildet wird, ein und aus. Diese Schaltfunktion wird in den obengenannten Ausführungsformen von den P-Kanal-Transistoren MP1 und MP2 ausgeführt. Bei diesem Zerhacken wird eine Kurzschlussbremsung an dem Wechselstromgenerator beim Einschalten ausgeführt und elektrische Energie in der Spule des Wechselstromgenerators AG gespeichert. Beim Ausschalten arbeitet der Wechselstromgenerator AG, gibt die elektrische Energie frei, die in der Spule gespeichert ist, und erzeugt dadurch eine Spannung. Da die elektrische Energie beim Ausschaltung zu dieser Spannung hinzugefügt wird, nimmt deren Größe zu. Wenn der Wechselstromgenerator AG bei dem Zerhacken gesteuert wird, wird aus diesem Grund ein Abfall in dem erzeugten Strom beim Bremsen durch eine Erhöhung der Spannung beim Ausschalten ausgeglichen. Ein Dämpfungsmoment steigt, während der erzeugte Strom über einem konstanten Wert gehalten wird. Somit wird eine elektronisch gesteuerte, mechanische Uhr mit einer langen Betriebszeit bereitgestellt. Da das Schalten für den Zerhackervorgang auch von den P-Kanal-Transistoren MP1 und MP2 ausgeführt werden kann, wird die Konstruktion der Uhr vereinfacht.
[8.8] Achte Modifizierung
Der geschlossene Kreis wird durch einen Kurzschluss gebildet. Als Alternative kann ein Widerstand in Serie hinzugefügt werden: In diesem Fall kann ein Kreisstrom, der durch den Kreis fließt, auf einen optimalen Wert eingestellt werden.
Industrielle Anwendbarkeit
Gemäß der vorliegenden Erfindung wird, wie zuvor besprochen, ein vorbestimmtes Paar eines Transistorpaares, von den vier Gleichrichtertransistoren, die in einer Brücke angeschlossen sind, eingeschaltet, wenn eine Ladespannung eine vorbestimmte Spannung übersteigt, so dass der geschlossene Kreis gebildet wird, damit der erzeugte Strom hindurch fließen kann. Mit einer einfachen Anordnung wird das Überladen der geladenen Vorrichtung verhindert.
Da das andere Transistorpaar ausgeschaltet bleibt, wenn der geschlossene Kreis gebildet wird, tritt kein Kurzschlussstrom von der geladenen Vorrichtung auf, der Strom, der im Kondensator hoher Kapazität C gespeichert ist, wird nicht vergeblich verbraucht, und die Schaltungen sind vor einer Beschädigung geschützt.
Da das andere Transistorpaar vor dem Einschalten des vorbestimmten Transistorpaares bei der Bildung des geschlossenen Kreises ausgeschaltet wird, wird der geschlossene Kreis zuverlässig gebildet, und die geladene Vorrichtung wird zuverlässig vor einer Überladung geschützt.
Da das andere Transistorpaar bei der Bildung des geschlossenen Kreises eingeschaltet wird, während das vorbestimmte Transistorpaar ausgeschaltet ist, wird die geladene Vorrichtung zuverlässig vor einer Überladung geschützt.
Da MOSFETs für die Gleichrichterbrückenschaltung auch als MOSFETs für die Überladungsverhinderungsschaltung dienen, wird ein verfügbarer Raum der elektronischen Vorrichtung, wie einer Armbanduhr, bei der die Notwendigkeit einer Raumeinsparung rigoros ist, vollständig genutzt, und die Herstellungskosten für die Vorrichtung sind auch geringer.

Claims

Überladungsverhinderungsverfahren zum Verhindern der Überladung eines Spannungsspeicherelements (C), das an eine Brückengleichrichterschaltung angeschlossen ist, umfassend einen ersten Schaltabschnitt (MP1), der zwischen einem ersten Eingangsanschluss (AG1), dem eine Wechselspannung zugeführt wird, und einer ersten Stromquellenleitung (Vdd) angeschlossen ist, einen zweiten Schaltabschnitt (MP2), der zwischen einem zweiten Eingangsanschluss (AG2), dem die Wechselspannung zugeführt wird, und der ersten Stromquellenleitung (Vdd) angeschlossen ist, einen dritten Schaltabschnitt (MN1), der zwischen dem ersten Eingangsanschluss (AG1) und der zweiten Stromquellenleitung (Vss) angeschlossen ist, und einen vierten Schaltabschnitt (MN2), der zwischen dem zweiten Eingangsanschluss (AG2) und der zweiten Stromquellenleitung (Vss) angeschlossen ist, wobei das Verfahren folgende Schritte umfasst: in einer Ladephase das Einschalten des ersten und vierten Schaltabschnitts und das Ausschalten des zweiten und dritten Schaltabschnitts, oder das Einschalten des zweiten und dritten Schaltabschnitts und das Ausschalten des ersten und vierten Schaltabschnitts, wodurch das Spannungsspeicherelement geladen wird, und in einer Überladungsschutzphase das Einschalten des ersten und zweiten Schaltabschnitts nach dem Ausschalten des dritten und vierten Schaltabschnitts, oder das Einschalten des dritten und vierten Schaltabschnitts nach dem Ausschalten des ersten und zweiten Schaltabschnitts, wodurch ein geschlossener Kreis zwischen dem ersten und zweiten Eingangsanschluss entsteht, ohne gleichzeitig eine Entladung des Spannungsspeicherelements zu verursachen.
Überladungsverhinderungsverfahren nach Anspruch 1, umfassend den Schritt des Bereitstellens des ersten und zweiten Schaltabschnitts als P-Kanal-MOSFETs und des dritten und vierten Schaltabschnitts als N-Kanal-MOSFETs.
Überladungsverhinderungsverfahren nach Anspruch 1, umfassend folgende Schritte: Vergleichen (CMP1A) einer Anschlussspannung an dem ersten Eingangsanschluss mit einer Ausgangsspannung an der ersten Stromquellenleitung, und anschließendes Ein- und Ausschalten des ersten Schaltabschnitts, Vergleichen (CMP1B) einer Anschlussspannung an dem zweiten Eingangsanschluss mit einer Ausgangsspannung an der ersten Stromquellenleitung, und anschließendes Ein- und Ausschalten des zweiten Schaltabschnitts, Vergleichen (CMP2A) einer Anschlussspannung an dem ersten Eingangsanschluss mit einer Ausgangsspannung an der zweiten Stromquellenleitung, und anschließendes Ein- und Ausschalten des dritten Schaltabschnitts, Vergleichen (CMP2B) einer Anschlussspannung an dem zweiten Eingangsanschluss mit einer Ausgangsspannung an der zweiten Stromquellenleitung, und anschließendes Ein- und Ausschalten des vierten Schaltabschnitts, Erfassen (1) der Spannung, die im Spannungsspeicherelement geladen ist, Bestimmen, ob die erfasste Ladespannung eine vorbestimmte Spannung übersteigt, Ausschalten des ersten und zweiten Schaltabschnitts, wenn die Ladespannung die vorbestimmte Spannung übersteigt, und anschließend Bilden des geschlossenen Kreises zwischen dem ersten und zweiten Eingangsanschluss durch Einschalten des dritten und vierten Schaltabschnitts, oder Ausschalten des dritten und vierten Schaltabschnitts, wenn die Ladespannung die vorbestimmte Spannung übersteigt, und anschließend Bilden des geschlossenen Kreises zwischen dem ersten und zweiten Eingangsanschluss durch Einschalten des ersten und zweiten Schaltabschnitts.
Überladungsverhinderungsverfahren nach Anspruch 3, wobei der Bestimmungsschritt zum Bestimmen, ob die erfasste Ladespannung die vorbestimmte Spannung übersteigt, einen Vergleichsschritt zum Vergleichen der Ladespannung mit einer Referenzspannung umfasst, wobei die vorbestimmte Spannung die Referenzspannung ist.
Überladungsverhinderungsverfahren nach Anspruch 3, umfassend einen Schritt zum Zurückstellen des dritten und vierten Schaltabschnitts in einen normalen Ladevorgang, anschließend an das Zurückstellen des ersten und zweiten Schaltabschnitts, wenn der erste bis vierte Schaltabschnitt in den normalen Ladevorgang zurückgestellt werden.
Überladungsverhinderungsverfahren nach Anspruch 3, umfassend einen Schritt zum Zurückstellen des ersten und zweiten Schaltabschnitts in einen normalen Ladevorgang, anschließend an das Zurückstellen des dritten und vierten Schaltabschnitts, wenn der erste bis vierte Schaltabschnitt in den normalen Ladevorgang zurückgestellt werden.
Überladungsverhinderungsverfahren nach Anspruch 3, wobei in dem Erfassungsschritt zum Erfassen der Spannung, die im Spannungsspeicherelement geladen ist, das Erfassen der Ladespannung intermittierend in einer vorbestimmten Abtastperiode ausgeführt wird.
Ladeschaltung zum Laden eines Spannungsspeicherelements, umfassend: ein erstes Schaltmittel (MP1), das zwischen einem ersten Eingangsanschluss (AG1), dem eine Wechselspannung zugeführt wird, und einer ersten Stromquellenleitung (Vdd) angeschlossen ist, ein zweites Schaltmittel (MP2), das zwischen einem zweiten Eingangsanschluss (AG2), dem eine Wechselspannung zugeführt wird, und der ersten Stromquellenleitung (Vdd) angeschlossen ist, ein drittes Schaltmittel (MN1), das zwischen dem ersten Eingangsanschluss (AG1) und der zweiten Stromquellenleitung (Vss) angeschlossen ist, ein viertes Schaltmittel (MN2), das zwischen dem zweiten Eingangsanschluss (AG2) und der zweiten Stromquellenleitung (Vss) angeschlossen ist, ein Spannungsspeicherelement (C), das an eine Brückengleichrichterschaltung angeschlossen ist, umfassend das erste Schaltmittel (MP1), das zweite Schaltmittel (MP2), das dritte Schaltmittel (MN1) und das vierte Schaltmittel (MN2), Ladesteuermittel (2) zum Einschalten in einer Ladephase des ersten und vierten Schaltabschnitts und zum Ausschalten des zweiten und dritten Schaltabschnitts, oder zum Einschalten des zweiten und dritten Schaltabschnitts und zum Ausschalten des ersten und vierten Schaltabschnitts, wodurch das Spannungsspeicherelement geladen wird, gekennzeichnet durch: Mittel zum Bilden eines geschlossenen Kreises (2–6, CMP1A/B, CMP2A/B) zum Einschalten in einer Überladungsschutzphase des ersten und zweiten Schaltabschnitts nach dem Ausschalten des dritten und vierten Schaltabschnitts, oder zum Einschalten des dritten und vierten Schaltabschnitts nach dem Ausschalten des ersten und zweiten Schaltabschnitts, wodurch ein geschlossener Kreis zwischen dem ersten und zweiten Eingangsanschluss entsteht, ohne gleichzeitig eine Entladung des Spannungsspeicherelements zu verursachen.
Ladeschaltung nach Anspruch 8, umfassend: ein erstes Vergleichsmittel (CMP1A) zum Vergleichen einer Anschlussspannung, die dem ersten Eingangsanschluss zugeführt wird, mit einer Ausgangsspannung an der ersten Stromquellenleitung, und anschließendes Ein- und Ausschalten des ersten Schaltmittels (MP1), ein zweites Vergleichsmittel (CMP1B) zum Vergleichen der Anschlussspannung, die dem zweiten Eingangsanschluss zugeführt wird, mit der Ausgangsspannung an der ersten Stromquellenleitung, und anschließendes Ein- und Ausschalten des zweiten Schaltmittels (MP2), ein drittes Vergleichsmittel (CMP2A) zum Vergleichen der Anschlussspannung, die dem ersten Eingangsanschluss zugeführt wird, mit der Ausgangsspannung an der zweiten Stromquellenleitung, und anschließendes Ein- und Ausschalten des dritten Schaltmittels (MN1), ein viertes Vergleichsmittel (CMP2B) zum Vergleichen der Anschlussspannung, die dem zweiten Eingangsanschluss zugeführt wird, mit einer Ausgangsspannung an der zweiten Stromquellenleitung, und anschließendes Ein- und Ausschalten des vierten Schaltmittels (MN2), und ein Vergleichsmittel für die vorbestimmte Spannung (1), das eine Spannung erfasst, die im Spannungsspeicherelement geladen ist, und bestimmt, ob die erfasste Ladespannung eine vorbestimmte Spannung übersteigt, wobei das Mittel zum Bilden eines geschlossenen Kreises so angeordnet ist, dass es den geschlossenen Kreis zwischen dem ersten Eingangsanschluss und dem zweiten Eingangsanschluss durch Ausschalten des dritten und vierten Schaltmittels und anschließendes Einschalten des ersten und zweiten Schaltmittels bildet, oder durch Ausschalten des ersten und zweiten Schaltmittels und anschließendes Einschalten des dritten und vierten Schaltmittels als Reaktion auf das Erfassungsergebnis von dem Vergleichsmittel für die vorbestimmte Spannung.
Ladeschaltung nach Anspruch 9, wobei das Vergleichsmittel für die vorbestimmte Spannung, hinsichtlich der vorbestimmten Spannung als Referenzspannung, so angeordnet ist, dass es erfasst, ob die Ladespannung die Referenzspannung übersteigt.
Ladeschaltung nach Anspruch 9, wobei das Mittel zum Bilden eines geschlossenen Kreises umfasst: eine erstes Steuersignalerzeugungsmittel zum Erzeugen eines ersten Steuersignals zum Einschalten des ersten und zweiten Schaltmittels, wenn das Vergleichsmittel für die vorbestimmte Spannung erfasst, dass die Ladespannung die vorbestimmte Spannung übersteigt, ein zweites Steuersignalerzeugungsmittel zum Erzeugen eines zweiten Steuersignals zum Ausschalten des dritten und vierten Schaltmittels vor dem Einschalten des ersten und zweiten Schaltmittels, ein erstes Torschaltungsmittel (3), das zwischen dem ersten Vergleichsmittel und dem ersten Schaltmittel angeschlossen ist, zum Einschalten des ersten Schaltmittels als Reaktion auf das erste Steuersignal, ein zweites Torschaltungsmittel (4), das zwischen dem zweiten Vergleichsmittel und dem zweiten Schaltmittel angeschlossen ist, zum Einschalten des zweiten Schaltmittels als Reaktion auf das erste Steuersignal, ein drittes Torschaltungsmittel (5), das zwischen dem dritten Vergleichsmittel und dem dritten Schaltmittel angeschlossen ist, zum Ausschalten des dritten Schaltmittels als Reaktion auf das zweite Steuersignal, und ein viertes Torschaltungsmittel (6), das zwischen dem vierten Vergleichsmittel und dem vierten Schaltmittel angeschlossen ist, zum Ausschalten des vierten Schaltmittels als Reaktion auf das zweite Steuersignal.
Ladeschaltung nach Anspruch 9, wobei das Mittel zum Bilden eines geschlossenen Kreises umfasst: ein Steuersignalerzeugungsmittel zum Erzeugen eines Steuersignals zum Ausschalten des dritten und vierten Schaltmittels und zum anschließenden Einschalten des ersten und zweiten Schaltmittels, wenn das Vergleichsmittel für die vorbestimmte Spannung erfasst, dass die Ladespannung die vorbestimmte Spannung übersteigt, ein erstes Torschaltungsmittel (3), das zwischen dem ersten Vergleichsmittel und dem ersten Schaltmittel angeschlossen ist, zum Einschalten des ersten Schaltmittels als Reaktion auf das Steuersignal, ein zweites Torschaltungsmittel (4), das zwischen dem zweiten Vergleichsmittel und dem zweiten Schaltmittel angeschlossen ist, zum Einschalten des zweiten Schaltmittels als Reaktion auf das Steuersignal, ein drittes Torschaltungsmittel (5), das zwischen dem dritten Vergleichsmittel und dem dritten Schaltmittel angeschlossen ist, zum Ausschalten des dritten Schaltmittels als Reaktion auf das Steuersignal, ein viertes Torschaltungsmittel (6), das zwischen dem vierten Vergleichsmittel und dem vierten Schaltmittel angeschlossen ist, zum Ausschalten des vierten Schaltmittels als Reaktion auf das Steuersignal, ein fünftes Torschaltungsmittel (20) zum Zuleiten des Steuersignals zu dem ersten Torschaltungsmittel, wenn das dritte Schaltmittel in einem ausgeschalteten Zustand ist, und ein sechstes Torschaltungsmittel (21) zum Zuleiten des Steuersignals zu dem zweiten Torschaltungsmittel, wenn das vierte Schaltmittel in einem ausgeschalteten Zustand ist.
Ladeschaltung nach Anspruch 9, wobei das Schaltmittel ein Transistor ist.
Ladeschaltung nach Anspruch 13, wobei eine parasitäre Diode (D1–D4) parallel zu dem Transistor geschaltet ist.
Ladeschaltung nach Anspruch 9, wobei in Verwendung der Wechselstrom, der den Eingangsanschlüssen zugeleitet wird, von einem Generator erzeugt wird, der ein oszillierendes Gewicht (13) umfasst, das schwenkt, sowie ein Erzeugungselement (15, 16) zum Erzeugen einer elektromotorischen Kraft als Reaktion auf die Schwenkbewegung des oszillierenden Gewichts.
Ladeschaltung nach Anspruch 9, wobei in Verwendung der Wechselstrom, der den Eingangsanschlüssen zugeleitet wird, von einem Generator erzeugt wird, der ein elastisches Element umfasst, auf das eine Verformungskraft ausgeübt wird, sowie ein Drehmittel, das durch eine Wiederherstellungskraft gedreht werden, die auftritt, wenn das elastische Element in einer Ursprungsform wiederhergestellt wird, und ein Erzeugungselement, das eine elektromotorische Kraft als Reaktion auf die Drehbewegung des Drehmittels erzeugt.
Ladeschaltung nach Anspruch 9, wobei in Verwendung der Wechselstrom, der den Eingangsanschlüssen zugeleitet wird, von einem Generator erzeugt wird, der ein piezoelektrisches Element umfasst, das eine elektromotorische Kraft mit Hilfe des piezoelektrischen Effekts als Reaktion auf eine Verschiebung erzeugt, die es erfährt.
Ladeschaltung nach Anspruch 9, wobei das Vergleichsmittel für die vorbestimmte Spannung so angeordnet ist, dass es in einer vorbestimmten Abtastperiode intermittierend eine Spannung erfasst, die in dem Spannungsspeicherelement geladen ist.
Elektronische Einheit, umfassend: einen Generator zum Erzeugen eines Wechselstroms, eine Ladeschaltung nach einem der Ansprüche 8 bis 18, wobei in Verwendung die Wechselspannung von dem Generator zugeleitet wird, und eine Verarbeitungsschaltung, die so angeordnet ist, dass sie durch den Strom betrieben wird, der von dem Spannungsspeicherelement zugeleitet wird.
Elektronische Einheit nach Anspruch 19, wobei das Vergleichsmittel für die vorbestimmte Spannung, hinsichtlich der vorbestimmten Spannung als Referenzspannung, so angeordnet ist, dass es erfasst, ob die Ladespannung die Referenzspannung übersteigt.
Elektronische Einheit nach Anspruch 19, wobei das Vergleichsmittel für die vorbestimmte Spannung so angeordnet ist, dass es in einer vorbestimmten Abtastperiode intermittierend eine Spannung erfasst, die in dem Spannungsspeicherelement geladen ist.
Elektronische Einheit nach einem der Ansprüche 19 bis 21, wobei die elektronische Einheit eine Uhr ist und die Verarbeitungsschaltung eine Zeitmessschaltung zum Messen der Zeit ist.