JP4936054B2 - インピーダンス調整回路およびインピーダンス調整方法 - Google Patents
インピーダンス調整回路およびインピーダンス調整方法 Download PDFInfo
- Publication number
- JP4936054B2 JP4936054B2 JP2007053945A JP2007053945A JP4936054B2 JP 4936054 B2 JP4936054 B2 JP 4936054B2 JP 2007053945 A JP2007053945 A JP 2007053945A JP 2007053945 A JP2007053945 A JP 2007053945A JP 4936054 B2 JP4936054 B2 JP 4936054B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- reference voltage
- voltage generating
- semiconductor device
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
- H03H7/40—Automatic matching of load impedance to source impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1905—Shape
- H01L2924/19051—Impedance matching structure [e.g. balun]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Networks Using Active Elements (AREA)
Description
1/RG1=1/R+1/R ……(2)
1/RG2=1/R+1/R ……(3)
したがって、(2)、(3)式より次の(4)式が成立する。
RG1=RG2=R/2 ……(4)
この結果を(1)式に代入すると、次の(5)式となる。
RP2P3=R/2+R/2
=R ……(5)
=r+R ……(6)
201 LSIケース
202 LSI
203 インピーダンス調整用出力バッファ
204 可変抵抗器
205 制御回路
206 第1のケースピン
208 クランプ抵抗
209、223、321、323 寄生抵抗分
211 コンパレータ
214 第2のケースピン
215 第3のケースピン
216 第4のケースピン
221 第1の参照電圧生成抵抗
222 第2の参照電圧生成抵抗
224 抵抗回路
225 折り返し線(内部導体)
226 第1の抵抗成分(寄生抵抗分)
227 第2の抵抗成分(寄生抵抗分)
228 第3の抵抗成分(寄生抵抗分)
229 第4の抵抗成分(寄生抵抗分)
241 メインバッファ
246 調整カウンタ
252 選択回路
253 プリバッファ
301、302 抵抗分(寄生抵抗分)
311 基板配線領域
Claims (7)
- 伝送線路のインピーダンスの調整を行う半導体装置の外部に設けられ、所定の電源ラインに一端を接続して、前記伝送線路のインピーダンスと一致するように設定された外部基準抵抗と、
前記半導体装置の外部に設けられ、一端を前記電源ラインに接続した第1の参照電圧生成抵抗と、
前記半導体装置の外部に設けられ、一端を接地した第2の参照電圧生成抵抗と、
前記半導体装置の内部に設けられ、前記外部基準抵抗の他端の電位と、前記第1の参照電圧生成抵抗と第2の参照電圧生成抵抗のそれぞれ他端を所定の接続点で接続したときの電位とを比較したときこれらの電位が一致するようにインピーダンスを調整することで前記伝送線路のインピーダンスに前記半導体装置内の特定の回路部分のインピーダンスを一致させるインピーダンス調整手段と、
前記第1の参照電圧生成抵抗と第2の参照電圧生成抵抗を前記接続点で接続する代わりに、前記第1の参照電圧生成抵抗の他端と前記第2の参照電圧生成抵抗の他端との間に前記半導体装置内の所定の内部導体を経由する形で、前記外部基準抵抗と前記半導体装置の間を接続する線路の寄生抵抗と寄生抵抗が同一となる線路を配置した補正用線路
とを具備することを特徴とするインピーダンス調整回路。 - 伝送線路のインピーダンスの調整を行う半導体装置の外部に設けられ、所定の電源ラインに一端を接続して、前記伝送線路のインピーダンスと一致するように設定された外部基準抵抗と、
前記半導体装置の外部に設けられ、一端を前記電源ラインに接続した第1の参照電圧生成抵抗と、
前記半導体装置の外部に設けられ、一端を接地した第2の参照電圧生成抵抗と、
前記半導体装置の内部に設けられ、前記外部基準抵抗の他端の電位と、前記第1の参照電圧生成抵抗と第2の参照電圧生成抵抗のそれぞれ他端を所定の接続点で接続したときの電位とを比較したときこれらの電位が一致するようにインピーダンスを調整することで前記伝送線路のインピーダンスに前記半導体装置内の特定の回路部分のインピーダンスを一致させるインピーダンス調整手段と、
前記第1の参照電圧生成抵抗と第2の参照電圧生成抵抗を前記接続点で接続する代わりに、前記第1の参照電圧生成抵抗の他端と前記第2の参照電圧生成抵抗の他端との間に前記半導体装置内の所定の内部導体を経由する形で、前記外部基準抵抗と前記半導体装置の間を接続する線路と同一幅で同一材料の線路を2本ずつ配置した補正用線路
とを具備することを特徴とするインピーダンス調整回路。 - 伝送線路のインピーダンスの調整を行う半導体装置の外部に設けられ、所定の電源ラインに一端を接続して、前記伝送線路のインピーダンスと一致するように設定された外部基準抵抗と、
前記半導体装置の外部に設けられ、一端を前記電源ラインに接続した第1の参照電圧生成抵抗と、
前記半導体装置の外部に設けられ、一端を接地した第2の参照電圧生成抵抗と、
前記半導体装置の内部に設けられ、前記外部基準抵抗の他端の電位と、前記第1の参照電圧生成抵抗と第2の参照電圧生成抵抗のそれぞれ他端を所定の接続点で接続したときの電位とを比較したときこれらの電位が一致するようにインピーダンスを調整することで前記伝送線路のインピーダンスに前記半導体装置内の特定の回路部分のインピーダンスを一致させるインピーダンス調整手段と、
前記第1の参照電圧生成抵抗と第2の参照電圧生成抵抗を前記接続点で接続する代わりに、前記第1の参照電圧生成抵抗の他端と前記第2の参照電圧生成抵抗の他端との間に前記半導体装置内の所定の内部導体を経由する形で、前記外部基準抵抗と前記半導体装置の間を接続する線路と比較して2倍の幅で同一材料の線路を1本ずつ配置した補正用線路
とを具備することを特徴とするインピーダンス調整回路。 - 前記半導体装置はLSIであり、前記線路は前記LSIを収容したLSIケースのケースピンと前記LSIを接続するものであることを特徴とする請求項1〜請求項3いずれかに記載のインピーダンス調整回路。
- 前記半導体装置はLSIであり、前記外部基準抵抗、前記第1の参照電圧生成抵抗および前記第2の参照電圧生成抵抗は前記LSIを収容したLSIケースを取り付けたプリント基板上に配置されており、前記線路は前記LSIを収容したLSIケースのケースピンと前記LSIを接続する部分と、前記LSIケースのケースピンと前記外部基準抵抗、前記第1の参照電圧生成抵抗あるいは前記第2の参照電圧生成抵抗を接続する部分から構成されることを特徴とする請求項1〜請求項3いずれかに記載のインピーダンス調整回路。
- 伝送線路のインピーダンスの調整を行う半導体装置の外部に設けられ、所定の電源ラインに一端を接続して、前記伝送線路のインピーダンスと一致するように設定された外部基準抵抗と、前記半導体装置の外部に設けられ、一端を前記電源ラインに接続した第1の参照電圧生成抵抗と、前記半導体装置の外部に設けられ、一端を接地した第2の参照電圧生成抵抗と、前記第1の参照電圧生成抵抗の他端と前記第2の参照電圧生成抵抗の他端との間に前記半導体装置内の所定の内部導体を経由する形で、前記外部基準抵抗と前記半導体装置の間を接続する線路の寄生抵抗と寄生抵抗が同一となる線路を配置した補正用線路とを備えた装置における前記外部基準抵抗の他端の電位と、前記第1の参照電圧生成抵抗と第2の参照電圧生成抵抗のそれぞれ他端を所定の接続点で接続したときの電位とを比較する電位比較ステップと、
この電位比較ステップで両者の電位が一致するように内部のインピーダンスを調整するインピーダンス調整ステップ
とを具備することを特徴とするインピーダンス調整方法。 - 前記半導体装置の内部に配置され、前記伝送線路と接続される他の回路のインピーダンスを、前記インピーダンス調整ステップで調整後のインピーダンスに設定する他回路インピーダンス設定ステップ
を具備することを特徴とする請求項6記載のインピーダンス調整方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053945A JP4936054B2 (ja) | 2007-03-05 | 2007-03-05 | インピーダンス調整回路およびインピーダンス調整方法 |
US12/042,445 US7554417B2 (en) | 2007-03-05 | 2008-03-05 | Circuit and method for adjusting impedance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053945A JP4936054B2 (ja) | 2007-03-05 | 2007-03-05 | インピーダンス調整回路およびインピーダンス調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008219463A JP2008219463A (ja) | 2008-09-18 |
JP4936054B2 true JP4936054B2 (ja) | 2012-05-23 |
Family
ID=39741063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007053945A Expired - Fee Related JP4936054B2 (ja) | 2007-03-05 | 2007-03-05 | インピーダンス調整回路およびインピーダンス調整方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7554417B2 (ja) |
JP (1) | JP4936054B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7432875B2 (ja) | 2020-10-13 | 2024-02-19 | パナソニックIpマネジメント株式会社 | 薬液噴霧システム及びその運転方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005047155B4 (de) * | 2005-09-30 | 2011-05-19 | Infineon Technologies Ag | Sendeanordnung und Verfahren zur Impedanzanpassung |
JP2009289836A (ja) * | 2008-05-27 | 2009-12-10 | Oki Data Corp | 発光素子アレイ、駆動制御装置、記録ヘッドおよび画像形成装置 |
WO2014103735A1 (ja) * | 2012-12-26 | 2014-07-03 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
JP6081385B2 (ja) | 2014-01-30 | 2017-02-15 | 株式会社東芝 | ドライバ回路、および、インピーダンス調整回路 |
TWI528713B (zh) * | 2014-09-30 | 2016-04-01 | 瑞昱半導體股份有限公司 | 用於自動校正阻抗匹配的傳輸線驅動電路 |
TWI634740B (zh) * | 2017-01-18 | 2018-09-01 | 瑞昱半導體股份有限公司 | 阻抗匹配電路與應用阻抗匹配電路的積體電路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3640800B2 (ja) * | 1998-05-25 | 2005-04-20 | 株式会社東芝 | 半導体装置 |
JP3613206B2 (ja) * | 2001-06-25 | 2005-01-26 | 日本電気株式会社 | 半導体icの出力インピーダンス整合方式およびその整合方法 |
JP3660345B2 (ja) * | 2002-05-08 | 2005-06-15 | Necマイクロシステム株式会社 | インピーダンス整合用の制御信号生成方法及びその回路 |
JP3807351B2 (ja) * | 2002-06-21 | 2006-08-09 | 日本電気株式会社 | 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路 |
JP4212309B2 (ja) * | 2002-07-01 | 2009-01-21 | 株式会社ルネサステクノロジ | 半導体集積回路 |
JP4084266B2 (ja) * | 2003-04-17 | 2008-04-30 | 株式会社東芝 | インピーダンス調整回路 |
JP2005229177A (ja) * | 2004-02-10 | 2005-08-25 | Nec Electronics Corp | インピーダンス調整回路及びその調整方法 |
-
2007
- 2007-03-05 JP JP2007053945A patent/JP4936054B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-05 US US12/042,445 patent/US7554417B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7432875B2 (ja) | 2020-10-13 | 2024-02-19 | パナソニックIpマネジメント株式会社 | 薬液噴霧システム及びその運転方法 |
Also Published As
Publication number | Publication date |
---|---|
US7554417B2 (en) | 2009-06-30 |
JP2008219463A (ja) | 2008-09-18 |
US20080218287A1 (en) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4936054B2 (ja) | インピーダンス調整回路およびインピーダンス調整方法 | |
US7859296B2 (en) | Calibration circuit, on die termination device and semiconductor memory device using the same | |
US8415979B2 (en) | Differential driver with calibration circuit and related calibration method | |
US9835660B2 (en) | Current detection method of semiconductor device and semiconductor device | |
JP2008060679A (ja) | 半導体装置の出力回路調整方法 | |
US7830285B2 (en) | Circuit with calibration circuit portion | |
US20100188116A1 (en) | Impedance adjusting circuit | |
US20100097093A1 (en) | Input/output circuitry with compensation block | |
JP2006066833A (ja) | 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法,抵抗値補償プログラム及び回路の抵抗値試験プログラム | |
US7956588B2 (en) | Voltage regulator | |
US9048814B2 (en) | Resistance adjusting circuit and resistance adjusting method | |
US7148720B2 (en) | Impedance matching circuit and method | |
CN115843416A (zh) | 多偏置模式电流输送器、配置多偏置模式电流输送器、包括多偏置模式电流输送器的触摸传感系统以及相关的系统、方法和设备 | |
TW200814519A (en) | Calibration circuit for resistance component | |
US7385415B2 (en) | Semiconductor integrated circuit | |
US9484912B2 (en) | Resistance element generator and output driver using the same | |
EP3893079B1 (en) | In-chip reference current generation circuit | |
JP4578896B2 (ja) | クロックバッファ回路 | |
JP5179775B2 (ja) | オフセットキャンセル装置、icチップ、及び駆動ic | |
KR102190349B1 (ko) | 능동 저 전력 종단 | |
US8451021B1 (en) | Calibrating on-chip resistors via a daisy chain scheme | |
JP2005275701A (ja) | 定電流回路 | |
JP2013073375A (ja) | 基準電圧回路 | |
JP2005064455A (ja) | 半導体集積回路及び信号送受信システム | |
JP5115211B2 (ja) | インピーダンス調整回路およびインピーダンス調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |