KR101835637B1 - 집적회로 칩 및 이를 포함하는 송/수신 시스템 - Google Patents
집적회로 칩 및 이를 포함하는 송/수신 시스템 Download PDFInfo
- Publication number
- KR101835637B1 KR101835637B1 KR1020110083696A KR20110083696A KR101835637B1 KR 101835637 B1 KR101835637 B1 KR 101835637B1 KR 1020110083696 A KR1020110083696 A KR 1020110083696A KR 20110083696 A KR20110083696 A KR 20110083696A KR 101835637 B1 KR101835637 B1 KR 101835637B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- chip
- nth
- pattern
- transmission
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
- G06F13/4077—Precharging or discharging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/32—Reducing cross-talk, e.g. by compensating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dc Digital Transmission (AREA)
- Semiconductor Integrated Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
송/수신 시스템은, 전송 칩; 수신 칩; 및 상기 전송 칩으로부터 상기 수신 칩으로 데이터를 전송하기 위한 다수의 라인을 포함하고, 상기 전송 칩은 상기 다수의 라인으로 전송될 데이터의 패턴과 상기 다수의 라인의 배열정보에 응답해, 상기 다수의 라인 상에서 발생하는 크로스 토크 방지동작을 수행한다.
Description
본 발명은 데이터의 전송과 관련된 것으로, 특히 데이터 전송시 발생하는 크로스 토크를 방지하는 기술에 관한 것이다.
일반적으로 고속의 데이터 전송에서의 지터 성분은 ISI(Inter Symbol Interference)와 더불어 랜덤 지터(random jitter) 성분이 존재하게 되는데 그 중에서 가장 커다란 영향을 미치는 것이 크로스 토크(cross talk)이다.
도 1은 데이터가 전송되는 다수의 라인(LINE_0~LINE_3) 상에서 크로스 토크가 문제되는 부분을 도시한 도면이다. 도면 왼쪽의 데이터들이 라인(LINE_0~LINE_3)에 먼저 실리는 데이터이며, 도면 오른쪽의 데이터들이 라인(LINE_0~LINE_3)에 나중에 실리는 데이터를 나타낸다.
크로스 토크는 인접한 라인들 간에 발생하는 캐패시터 성분에 의해 발생하는데, 크로스 토크에 의한 문제는 인접한 라인들의 데이터가 가운데 라인의 데이터와 반대 방향으로 천이하는 경우에 가장 커진다. 이러한 경우의 데이터 패턴을 2공격자(aggressor) 1피해자(victim) 패턴이라 한다.
도 1의 '101', '102', '103', '104', '105'는 이러한 패턴이 나타나는 경우를 도시한다. '101'을 참조하면, 라인1(LINE_1)의 데이터는 L -> H로 천이하였지만, 라인0(LINE_0)과 라인2(LINE_2)의 데이터는 모두 H -> L로 천이한다. 따라서 크로스 토크에 의해 라인1(LINE_1)의 데이터가 천이하는데 어려움이 생긴다. 마찬가지로 '102', '103', '105'의 경우에도 가운데 라인의 데이터가 양쪽 라인의 데이터와 다른 방향으로 천이하기 때문에, 가운데 라인의 데이터가 천이하는데 어려움이 생기게 된다.
'104'의 경우에는 라인1(LINE_1)과 라인2(LINE_2)의 데이터가 모두 천이하는데 어려움을 겪는다. 라인1(LINE_1)과 라인2(LINE_2)의 주변 데이터가 모두 자신과 다른 방향으로 천이하기 때문이다.
도 2는 데이터를 전송하는 전송 칩에서 크로스 토크를 방지하는 종래의 스킴을 도시한 도면이다.
도 2를 참조하면, 전송 칩(200)은 데이터 패턴 감지부(210), 크로스 토크 방지부(220) 및 데이터 출력회로(230)를 포함한다.
데이터 패턴 감지부(210)는 전송 칩이 전송할 데이터(D0~D7)의 패턴을 감지해, 데이터 라인(LINE_0~LINE_7) 중 어느 데이터 라인 상에서 크로스 토크가 문제될 것인지를 파악한다. 예를 들어, 도 1의 '101' 내지 '105'와 같이 인접한 라인들의 데이터가 서로 반대방향으로 천이하는 경우를 감지한다.
크로스 토크 방지부(220)는 데이터 패턴 감지부(210)의 감지결과에 따라 전송할 데이터의 크로스 토크를 방지하기 위한 동작을 수행한다. 크로스 토크 방지 방식에는 (1)데이터의 지연값 변경, (2)데이터의 구동력 변경, 및 (3)데이터의 논리값 변경 등 여러 가지의 방법이 존재한다. (1)데이터의 지연값을 변경하는 경우에 공격자 데이터의 지연값은 늘리거나 피해자 데이터의 지연값을 줄여 크로스 토크에 의한 영향을 줄이기도 하고, (2)피해자 데이터의 구동력을 강하게 제어하거나 공격자 데이터의 구동력을 약하게 제어해 크로스 토크에 의한 영향을 줄이기도 하고, (3)데이터를 반전해 크로스 토크가 발생하는 데이터 패턴을 제거하기도 한다.
데이터 출력회로(230)는 크로스 토크 방지부(220)에 의해 크로스 토크 방지동작이 수행된 데이터를 칩 외부로 출력한다.
즉, 종래의 크로스 토크 방지 스킴에 따르면, 전송 데이터의 패턴을 감지하고, 그 결과에 따라 크로스 토크 방지 동작을 수행한다.
도 3a와 도 3b는 전송 칩(200)과 수신 칩(300) 사이의 데이터 라인들(LINE_0~LINE_7)의 배선을 나타낸 도면이다. 도 3a와 도 3b에 도시된 캐패시터는 데이터 라인들(LINE_0~LINE_7) 간의 기생 캐패시터 성분을 나타낸다.
도 3a를 참조하면, 전송 칩(200) 상에서의 데이터 핀(0~7)의 배열과 데이터 라인(LINE_0~LINE_7)의 배열이 일치한다. 따라서, 도 2와 같은 데이터 패턴을 감지하고, 그 결과에 따라 크로스 토크 방지동작을 수행하는 것이 크로스 토크의 영향을 줄이는데 효과를 발휘할 수 있다.
도 3b를 참조하면, 전송 칩(200) 상에서의 데이터 핀(0~7)의 배열과 데이터 라인(LINE_0~LINE_7)의 배열이 서로 다르다. 전송 칩(200)에서는 전송 칩(200)을 기준으로 인접한 데이터 핀들을 고려하여 크로스 토크 방지 동작을 수행하는데, 데이터 라인 상(LINE_0~LINE_7)에서의 인접한 라인들과 전송 칩(200)에서의 인접한 핀들(0~7)이 서로 다르기 때문에, 도 2와 같은 방식의 크로스 토크 방지 동작은 아무런 효과를 발휘하지 못한다. 예를 들어, 전송 칩은 데이터 핀(3)의 인접 핀인 데이터 핀(2)과 데이터 핀(4)의 데이터 패턴을 감지해 크로스 토크 방지 동작을 수행하지만, 데이터 라인(LINE_3)의 인접라인은 데이터 라인(LINE_1)과 데이터 라인(LINE_7)이 되므로, 크로스 토크 방지 동작이 전혀 도움이 될 수 없다. 즉, 전송 칩(200)의 데이터 핀(0~7) 상에서의 인접 핀들과 데이터 라인(LINE_0~LINE_7) 상에서의 인접 라인들이 전혀 달라지므로, 데이터 핀 (0~7)상에서의 인접 핀들끼리의 데이터 패턴을 기반으로 한 크로스 토크 방지 스킴은 무용지물이 된다.
고속 데이터 전송이 요구될수록 데이터의 대역폭(즉, 데이터 라인의 개수)이 증가하며, 이에 따라 회로기판도 여러 층으로 제조되는 등, 점점 복잡해지고 있다. 이에 따라, 도 3b와 같이 전송 칩(200) 상에서의 데이터 핀(0~7)의 배열과 회로기판 상에서의 데이터 라인(LINE_0~LINE_7)의 배열이 서로 다르게 되는 경우가 점점 많아지고 있다.
그러므로, 전송 칩(200)과 상의 데이터 핀(0~7) 배열과 칩과 칩 간의 라인(LINE_0~LINE_7) 배열이 서로 다른 경우에도 효과적인 크로스 토크 방지동작의 수행을 가능하게 하는 기술이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 전송 칩 상에서의 데이터 핀 배열과 전송 칩과 수신 칩 간의 라인 배열이 서로 다르더라도, 크로스 토크를 방지할 수 있는 기술을 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명의 일실시예에 따른 송/수신 시스템은, 전송 칩; 수신 칩; 및 상기 전송 칩으로부터 상기 수신 칩으로 데이터를 전송하기 위한 다수의 라인을 포함하고, 상기 전송 칩은 상기 다수의 라인으로 전송될 데이터 패턴과 상기 다수의 라인의 배열정보에 응답해, 상기 다수의 라인 상에서 발생하는 크로스 토크 방지동작을 수행할 수 있다.
여기서, 전송 칩은 배열정보를 저장하는 저장회로; 상기 배열정보를 이용해 상기 다수의 라인에 실릴 데이터 패턴을 감지하는 패턴 감지회로; 및 상기 패턴 감지회로의 패턴 감지결과에 응답해 상기 전송 칩이 상기 다수의 라인으로 출력할 데이터의 크로스 토크 방지 동작을 수행하는 크로스 토크 방지부를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 집적회로 칩은, 다수의 라인으로 데이터를 전송하는 집적회로 칩에 있어서, 상기 다수의 라인에 데이터를 전송하는 다수의 드라이버; 상기 다수의 라인의 배열정보를 저장하는 저장회로; 상기 배열정보를 이용해 상기 다수의 라인으로 전송될 데이터 패턴을 감지하는 패턴 감지회로; 및 상기 패턴 감지회로의 패턴 감지결과에 응답해 상기 다수의 드라이버가 전송하는 데이터를 제어하는 크로스 토크 방지부를 포함할 수 있다.
여기서, 상기 패턴 감지회로는, 상기 배열정보를 이용하여 상기 다수의 라인 중 인접하는 라인으로 출력될 데이터끼리 매칭시키는 데이터 매칭부; 및 상기 데이터 매칭부에 의해 매칭된 데이터의 패턴을 감지하는 패턴감지부를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 회로 보드은, 기판; 상기 기판상의 전송 칩; 상기 기판상의 수신 칩; 및 상기 기판상에 형성되는 상기 전송 칩과 상기 수신 칩 간의 다수의 전송라인을 포함하고, 상기 전송 칩은 상기 다수의 라인으로 전송될 데이터의 패턴과 상기 다수의 전송라인의 배열정보에 응답해, 상기 다수의 라인 상에서 발생하는 크로스 토크 방지동작을 수행할 수 있다.
여기서, 상기 전송 칩은 상기 배열정보를 저장하는 저장회로; 상기 배열정보를 이용해 상기 다수의 라인에 실릴 데이터 패턴을 감지하는 패턴 감지회로; 및 상기 패턴 감지회로의 패턴 감지결과에 응답해 상기 전송 칩이 상기 다수의 라인으로 출력할 데이터의 크로스 토크 방지 동작을 수행하는 크로스 토크 방지부를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 집적회로 칩의 데이터 전송방법은, 칩 외부의 다수의 라인의 배열에 관한 정보인 배열정보를 이용해 출력 데이터가 상기 칩 외부의 다수의 라인에서 형성할 데이터 패턴을 감지하는 패턴 감지 단계; 상기 패턴 감지 단계에서 감지된 데이터 패턴을 이용해 출력 데이터의 크로스 토크 방지 동작을 수행하는 단계; 및 상기 크로스 토크 방지 동작이 수행된 출력 데이터를 칩 외부로 출력하는 단계를 포함한다.
여기서, 상기 크로스 토크 방지 동작을 수행하는 단계에서는, 상기 출력 데이터의 지연값을 조절하거나 상기 출력하는 단계에서의 상기 출력 데이터의 구동력을 설정할 수 있다.
본 발명에 따르면 전송 칩 상에서의 데이터 핀 배열 아니라 전송 칩과 수신 칩 사이의 라인 배열을 기초하여 데이터 패턴이 감지되고, 감지된 데이터 패턴을 이용해 크로스 토크 방지동작이 수행된다. 따라서, 전송 칩 상에서의 데이터 핀 배열과 전송라인 상에서의 라인 배열이 다르더라도 크로스 토크를 방지하는 것이 가능하다.
도 1은 데이터가 전송되는 다수의 라인(LINE_0~LINE_3) 상에서 크로스 토크가 문제되는 부분을 도시한 도면.
도 2는 데이터를 전송하는 전송 칩에서 크로스 토크를 방지하는 종래의 스킴을 도시한 도면.
도 3a와 도 3b는 전송 칩(200)과 수신 칩(300) 사이의 데이터 라인들(LINE_0~LINE_7)의 배선을 나타낸 도면.
도 4는 본 발명에 따른 송/수신 시스템의 일실시예 구성도.
도 5는 도 4의 전송 칩(410)의 일실시예 구성도.
도 6은 도 5의 패턴 감지회로(520)의 일실시예 구성도.
도 7은 도 5의 크로스 토크 방지부(530)의 일실시예 구성도.
도 8은 본 발명에 따른 회로 보드의 일실시예 구성도.
도 2는 데이터를 전송하는 전송 칩에서 크로스 토크를 방지하는 종래의 스킴을 도시한 도면.
도 3a와 도 3b는 전송 칩(200)과 수신 칩(300) 사이의 데이터 라인들(LINE_0~LINE_7)의 배선을 나타낸 도면.
도 4는 본 발명에 따른 송/수신 시스템의 일실시예 구성도.
도 5는 도 4의 전송 칩(410)의 일실시예 구성도.
도 6은 도 5의 패턴 감지회로(520)의 일실시예 구성도.
도 7은 도 5의 크로스 토크 방지부(530)의 일실시예 구성도.
도 8은 본 발명에 따른 회로 보드의 일실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명에 따른 송/수신 시스템의 일실시예 구성도이다.
도 4에 도시된 바와 같이, 송/수신 시스템은 전송 칩(410), 수신 칩(420) 및 다수의 라인(LINE_0~LINE_7)을 포함한다.
전송 칩(410)은 자신의 출력 데이터를 다수의 라인(LINE_0~LINE_7)을 통해 수신 칩(420)으로 전송한다. 전송 칩(410)으로는 '배열정보'가 입력된다. '배열정보'는 전송 칩(410) 외부의 다수의 라인(LINE_0~LINE_7)이 어떻게 배열되어 있는지를 나타내는 정보이다. 전송 칩(410)은 '배열정보'를 통해 전송 칩(410) 외부에서 어떤 라인들이 인접하게 배치되는지를 알 수 있으며, 그 결과 실제로 인접하게 배치되는 라인들에 실리는 데이터 패턴을 고려하여 크로스 토크 방지 동작을 수행할 수 있다. 예를 들어, '배열정보'가 없으면 전송 칩(410)은 데이터 핀(3)으로 출력되는 데이터의 크로스 토크 방지를 위해 데이터 핀들(2,3,4)의 데이터 패턴을 감지해 크로스 토크 방지동작을 수행하겠지만, '배열정보'를 이용하면 데이터 핀(3)으로 출력되는 데이터의 크로스 토크 방지를 위해 데이터 핀들(1,3,7)의 데이터 패턴을 감지해 크로스 토크 방지동작을 수행할 수 있다.
즉, '배열정보'를 이용함으로써 전송 칩은(410) 외부 데이터 라인(LINE_0~LINE_7) 상에서 크로스 토크가 발생하는 데이터 패턴을 정확하게 감지 가능하다. 종래에는 전송 칩(410) 상의 데이터 핀 배열과 전송라인의 배열이 서로 다른 경우에 전송 칩의 크로스 토크 방지 동작이 아무런 효과를 발휘할 수 없었지만, '배열정보'를 이용하는 본 발명에서는 전송 칩(410) 상의 데이터 핀 배열과 전송라인의 배열이 서로 다르더라도 전송 칩(410)이 이를 고려하는 것이 가능해지고, 그 결과 효과적인 크로스 토크 방지 동작을 수행할 수 있다.
표 1은 도 4와 동일하게 데이터 핀(0~7) 및 데이터 라인(LINE_0~LINE_7)이 배열된 경우의, '배열정보'의 예시이다.
데이터 핀 번호 | 데이터 라인 상에서의 위치 |
0 | 1 |
1 | 2 |
2 | 0 |
3 | 3 |
4 | 5 |
5 | 6 |
6 | 7 |
7 | 4 |
표 1을 참조하면, 각각의 데이터 핀들(0~7)에서 출력된 데이터가 데이터 라인(LINE_0~LINE_7) 상에서는 어느 위치로 전송되는지를 확인할 수 있다. 즉, 데이터 핀(3)으로 출력되는 데이터는 데이터 핀(1)과 데이터 핀(7)으로 출력되는 데이터와 인접한 라인으로 출력될 것으로는 점을 표 1과 같은 '배열정보'를 통해 확인할 수 있다.
'배열정보'는 전송 칩(410)의 외부에서 입력되는데, 전송 칩(410)과 동일한 시스템(또는 보드)상에 존재하는 다른 칩(예, 수신 칩(420))으로부터 입력될 수도 있으며, 시스템 제조사가 전송 칩(410)에 입력해 줄 수도 있다. 또는, 전송 칩(410)의 제조사가 전송 칩을 구매하고 이를 이용해 시스템을 구성할 구매자로부터 기판상의 라인 배열에 관한 정보를 받아 전송 칩(410) 내에 입력해 줄 수도 있다. 어느 방법을 사용하던지, 전송 칩(410)에 전송 칩(410) 외부의 라인의 배열에 관한 정보인 '배열정보'를 입력해주면 된다.
도 5는 도 4의 전송 칩(410)의 일실시예 구성도이다.
도 5를 참조하면, 전송 칩(410)은 저장회로(510), 패턴 감지회로(520), 크로스 토크 방지부(530) 및 데이터 출력부(540)를 포함한다.
저장회로(510)는 '배열정보'를 저장하는 회로이다. 저장회로(510)로는 래치회로, 퓨즈회로 및 비휘발성 메모리 등의 데이터 저장이 가능한 그 어떤 회로도 사용가능하다.
패턴 감지회로(520)는 저장회로(510)에 저장된 '배열정보'를 이용해 다수의 라인(LINE_0~LINE_7)에 실릴 데이터(D0~D7)의 패턴을 감지한다. '배열정보'는 다수의 라인(LINE_0~LINE_7)이 칩(410) 외부에서 어떻게 배열되는지에 대한 정보를 포함하므로, 패턴 감지회로(520)는 칩(410) 외부에서 다수의 라인(LINE_0~LINE_7)이 배열된 상태에서의 데이터 패턴을 감지하는 것이 가능하다. 패턴 감지회로(520)의 패턴 감지결과(RESULT_0~RESULT_7)는 해당 데이터(D0~D7)가 피해자(victim)인지 아닌지를 나타낸다. 이는 예시일 뿐이며, 패턴 감지결과(RESULT_0~RESULT_7) 각각이 다수의 비트(multi bit)로 구성되고 해당 데이터(D0~D7)가 공격자인지, 피해자인지, 아니면 공격자도 피해자도 아닌지의 정보를 포함할 수도 있다.
크로스 토크 방지부(530)는 패턴 감지회로(520)의 패턴 감지결과에 응답해 전송 칩(410)이 출력할 데이터(D0~D7)의 크로스 토크 방지 동작을 수행한다. 앞서 설명한 바와 같이 크로스 토크 방지 동작에는 (1)데이터(D0~D7)의 지연값 변경, (2)데이터 출력부(540)의 구동력을 변경하는 방식 및 (3)데이터의 논리값 변경 등 다양한 방식이 존재할 수 있다. 이하에서는 크로스 토크 방지부(530)가 피해자 데이터의 지연값을 줄이는 방식{즉, 패턴 감지결과(RESULT_0~RESULT_7)가 활성화되면 지연값을 줄이는 방식}으로 크로스 토크 방지동작을 수행한다고 가정하고 설명하기로 한다.
데이터 출력부(540)는 크로스 토크 방지부(530)에 의해 크로스 토크 방지동작이 수행된 데이터(D0_CONTROLLED~D7_CONTROLLED)를 다수의 라인으로(즉, 칩 외부로) 출력한다. 데이터 출력부(540)는 각각 하나의 데이터 핀(0~7)에 대응되는 드라이버들(541~548)을 포함하여 구성될 수 있다.
도 6은 도 5의 패턴 감지회로(520)의 일실시예 구성도이다.
도 6을 참조하면, 패턴 감지회로(520)는, '배열정보'를 이용하여 다수의 라인(LINE_0~LINE_7) 중 인접하는 라인으로 출력될 데이터끼리 매칭시키는 데이터 매칭부(610)와, 데이터 매칭부(610)에 의해 매칭된 데이터의 패턴을 감지하는 패턴 감지부(620)를 포함한다.
데이터 매칭부(610)는 '배열정보'와 출력 데이터들(D0~D7)을 입력받으며, 다수의 라인(LINE_0~LINE_7) 상에서 인접한 라인으로 출력될 데이터들을 매칭시켜 출력한다. 데이터 매칭부(610)에서 출력되는 DX_UP(X는 0~7 중 하나의 수)은 데이터(DX)가 출력될 라인의 바로 윗 라인으로 출력될 데이터를 의미하며, DX_DN은 데이터(DX)가 출력될 라인의 바로 아래 라인으로 출력될 데이터를 의미한다.
하기의 표 2는 배열정보가 표 1과 같은 경우에 표 2에서 출력되는 신호들이 어떤 데이터가 되는지를 나타낸다.
기호 | 데이터 | 기호 | 데이터 | 기호 | 데이터 | 기호 | 데이터 |
D0_UP | D2 | D2_UP | 'H' 고정 | D4_UP | D7 | D6_UP | D5 |
D0 | D0 | D2 | D2 | D4 | D4 | D6 | D6 |
D0_DN | D1 | D2_DN | D0 | D4_DN | D5 | D6_DN | 'H' 고정 |
D1_UP | D0 | D3_UP | D1 | D5_UP | D4 | D7_UP | D3 |
D1 | D1 | D3 | D3 | D5 | D5 | D7 | D7 |
D1_DN | D3 | D3_DN | D7 | D5_DN | D6 | D7_DN | D4 |
표 2를 참조하면, 데이터(D5)는 데이터(D5_UP=D4) 및 데이터(D5_DN=D6)와 인접한 라인으로 전송되므로 서로 매칭되고, 데이터(D3)는 데이터(D3_UP=D1) 및 데이터(D3_DN=D7)와 인접한 라인으로 전송되므로 서로 매칭되는 것을 확인할 수 있다. 한편, D2_UP은 'H' 레벨로 고정되는데, 이는 데이터(D2)는 칩 외부에서 최외곽 라인(LINE_2)으로 전송되기에 데이터(D2)가 전송되는 라인(LINE_2) 위쪽으로는 인접한 라인이 존재하지 않기 때문이다. 마찬가지로, 데이터(D6)도 칩 외부에서 최외곽 라인(LINE_6)으로 전송되기에 데이터(D6)가 전송되는 라인(LINE_6) 아래쪽으로는 인접한 라인이 존재하지 않으므로, D5_DN이 'H' 레벨로 고정된다.
패턴 감지부(620)는 데이터 매칭부(610)에 의해 매칭된 데이터의 패턴을 감지한다. 패턴 감지부(620)는 데이터 개수만큼의 감지기(621~628)를 포함한다. 감지기(621)는 데이터(D0)에 관하여 매칭된 데이터들(D0_UP, D0, D0_DN)을 입력받아 데이터 패턴을 감지하고, 감지기(622)는 데이터(D1)에 관하여 매칭된 데이터들(D1_UP, D1, D1_DN)을 입력받아 데이터 패턴을 감지한다. 마찬가지로 감지기들(622~628)도 각각 대응되는 데이터들에 관하여 매칭된 데이터들을 입력받아 데이터 패턴을 감지한다. 감지기들(621~628)은 자신에 대응하는 데이터(D0~D7)가 피해자인 경우에 출력신호(RESULT_0~RESULT_7)를 활성화해 출력한다.
다음의 표 3은 감지기들(621~628)이 출력신호(RESULT_0~RESULT_7)를 활성화하기 위한 조건을 나타낸다. 표 3에서 X는 0 내지 7 사이의 정수를 나타낸다.
RESULT _X 활성화 조건 1 | RESULT _X 활성화 조건 2 | ||||
DX_UP | H->L 천이 | DX만 혼자 L->H로 천이하므로 피해자임 | DX_UP | L->H 천이 | DX만 혼자 H->L로 천이하므로 피해자임 |
DX | L->H 천이 | DX | H->L 천이 | ||
DX_DN | H->L 천이 | DX_DN | L->H 천이 |
표 3을 참조하면, 데이터(DX)가 혼자서만 주변의 데이터들(DX_UP, DX_DN)과 반대 방향으로 천이되는 경우에 출력신호(RESULT_X)가 활성화되는 것을 확인할 수 있다.
도 7은 도 5의 크로스 토크 방지부(530)의 일실시예 구성도이다.
도 7을 참조하면, 크로스 토크 방지부(530)는 데이터(D0~D7) 각각에 대응하는 다수의 지연부(710~780)를 포함하여 구성된다.
지연부들(710~780)은 패턴 감지회로(520)의 패턴 감지결과(RESULT_0~RESULT_7) 각각에 응답하여 데이터(D0~D7)를 지연시킨다. 패턴 감지결과(RESULT_0~RESULT_7)가 비활성화되면 데이터(D0~D7)를 초기 지연값만큼 지연시켜 출력하고, 패턴 감지결과(RESULT_0~RESULT_7)가 활성화되면 데이터(D0~D7)를 초기 지연값보다 작은 값으로 지연시켜 출력한다. 즉, 패턴 감지결과(RESULT_0~RESULT_7)가 활성화되면 패턴 감지결과(RESULT_0~RESULT_7)에 대응하는 지연부(710~780)의 지연값이 줄어든다.
앞서 설명한 바와 같이, 패턴 감지결과(RESULT_0~RESULT_7)는 대응하는 데이터(D0~D7)가 피해자인 경우에 활성화되므로, 지연부(710~780)는 피해자 데이터는 덜 지연시키고 그렇지 않은 데이터는 더 지연시키게 된다. 결국, 데이터 라인(LINE_0~LINE_7) 상에서 천이가 힘든 피해자 데이터를 그렇지 않은 데이터(예, 공격자 데이터)보다 먼저 천이시킴으로써, 크로스 토크에 의해 피해자 데이터의 천이가 힘들어지는(또는 천이되지 않는) 현상을 방지하게 된다.
도 8은 본 발명에 따른 회로 보드의 일실시예 구성도이다.
도 8을 참조하면, 회로 보드는, 기판(800), 기판(800)상의 전송 칩(410), 기판(800)상의 수신 칩(420) 및 다수의 전송라인(LINE_0~LINE_7)을 포함한다. 그리고, 그 밖의 기판상의 여러 칩들(810, 820, 830)을 포함할 수 있다.
전송 칩(410)은 앞서 설명한 바와 같이, '배열정보'를 이용하여 기판(800)상에서의 라인들(LINE_0~LINE_7)의 배열상태를 파악하고, 이를 이용하여 크로스 토크 방지동작을 수행한다. 도 8에서는 기판(800)상의 어느 한 칩(830)으로부터 라인들(LINE_0~LINE_7)의 배열상태를 나타내는 '배열정보'가 전송 칩(410)으로 입력되는 것을 도시했다.
도 8에 예시된 회로 보드는, PC의 메인보드, 그래픽 카드, 모바일 폰의 회로기판 등 여러 어플리케이션들 중 하나가 될 수 있다. 또한, 전송 칩(410)은 메모리 수신 칩(420)은 메모리 콘트롤러가 될 수 있다.
도 4 내지 도 7을 다시 참조하여, 본 발명에 따른 집적회로 칩의 데이터 전송방법에 대해 살펴보기로 한다.
본 발명에 따른 집적회로 칩의 데이터 전송방법은, 칩(410) 외부의 다수의 라인(LINE_0~LINE_7)의 배열에 관한 정보인 배열정보를 이용해 출력 데이터(D0~D7)가 다수의 라인(LINE_0~LINE_7)에서 형성할 데이터 패턴을 감지하는 패턴 감지 단계; 패턴 감지 단계에서 감지된 데이터 패턴을 이용해 출력 데이터(D0~D7)의 크로스 토크 방지 동작을 수행하는 단계; 및 크로스 토크 방지 동작이 수행된 출력 데이터(D0_CONTROLLED~D7_CONTROLLED)를 칩(410) 외부로 출력하는 단계를 포함한다.
앞서 설명한 바와 같이, 크로스 토크 방지 동작을 수행하는 단계에서는 출력 데이터(D0~D7)의 지연값을 조절하거나, 데이터 출력부(540)의 구동력을 조절하는 방식으로 크로스 토크 방지 동작이 수행될 수 있다.
패턴 감지 단계는 배열정보를 이용해 다수의 라인(LINE_0~LINE_7) 중 인접하는 라인으로 출력될 데이터끼리 매칭시키는 단계; 및 매칭된 데이터의 패턴을 감지하는 단계를 포함할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 본 발명의 핵심은 '배열정보'의 이용을 통해, 전송 칩에서 칩 외부의 데이터 라인 상에서 발생하는 데이터 패턴을 정확하게 감지 가능하도록 하여, 전송 칩에서의 데이터 핀 배열과 칩 외부의 데이터 라인의 배열이 서로 다른 점을 극복 가능하게 한다는 점에 있으므로, 이러한 본 발명이 데이터 패턴의 감지를 통해 크로스 토크 방지동작을 수행하는 다양한 크로스 토크 방지스킴에 적용 가능하다는 것을 알 수 있을 것이다.
410: 전송 칩 420: 수신 칩
LINE_0~LINE_7: 데이터 라인들
LINE_0~LINE_7: 데이터 라인들
Claims (20)
- 0번 내지 N번(N은 1이상의 정수) 데이터 핀들을 포함하는 전송 칩;
수신 칩; 및
상기 0번 내지 N번 데이터 핀들 중 동일한 번호의 데이터 핀에 각각 연결되어 상기 전송 칩으로부터 상기 수신 칩으로 데이터를 전송하기 위한 0번 내지 N번 라인들을 포함하고,
상기 전송 칩 상에서의 상기 0번 내지 N번 데이터 핀들은 번호 순서대로 배열되고, 상기 0번 내지 N번 라인들은 번호 순서와 다른 순서로 배열되고,
상기 전송 칩은 상기 0번 내지 N번 데이터 핀들로 전송될 데이터의 패턴과 상기 0번 내지 N번 라인들의 배열정보에 응답해, 상기 0번 내지 N번 라인들 상에서 발생하는 크로스 토크 방지동작을 수행하는
송/수신 시스템.
- [청구항 2은(는) 설정등록료 납부시 포기되었습니다.]제 1항에 있어서,
상기 전송 칩은
상기 배열정보를 저장하는 저장회로;
상기 0번 내지 N번 데이터 핀들로 출력될 데이터를 입력 받고, 상기 배열정보를 이용해 상기 0번 내지 N번 라인들 상에서 인접하게 전송될 데이터끼리 매칭시키는 데이터 매칭부; 및
상기 데이터 매칭부에 의해 매칭된 데이터의 패턴을 감지하는 패턴 감지부를 포함하는
송/수신 시스템.
- [청구항 3은(는) 설정등록료 납부시 포기되었습니다.]제 2항에 있어서,
상기 전송 칩은
상기 패턴 감지부의 패턴 감지 결과에 응답해 상기 전송 칩이 상기 0번 내지 N번 데이터 핀들로 출력할 데이터의 크로스 토크 방지 동작을 수행하는 크로스 토크 방지부를 더 포함하는
송/수신 시스템.
- [청구항 4은(는) 설정등록료 납부시 포기되었습니다.]제 3항에 있어서,
상기 전송 칩은
상기 0번 내지 N번 데이터 핀들로 데이터를 출력하는 다수의 드라이버를 더 포함하는
송/수신 시스템.
- [청구항 5은(는) 설정등록료 납부시 포기되었습니다.]제 4항에 있어서,
상기 크로스 토크 방지부는
상기 다수의 드라이버 중 적어도 하나 이상의 드라이버가 전송하는 데이터의 지연값을 조절하는
송/수신 시스템.
- [청구항 6은(는) 설정등록료 납부시 포기되었습니다.]제 4항에 있어서,
상기 크로스 토크 방지부는
상기 다수의 드라이버 중 적어도 하나 이상의 드라이버의 구동력을 조절하는
송/수신 시스템.
- 0번 내지 N번(N은 1이상의 정수) 데이터 핀들을 통해 데이터를 전송하는 집적회로 칩에 있어서,
상기 0번 내지 N번 데이터 핀들에 데이터를 전송하는 다수의 드라이버;
상기 0번 내지 N번 데이터 핀들 중 동일한 번호의 데이터 핀에 각각 연결되는 0번 내지 N번 라인들의 배열정보를 저장하는 저장회로;
상기 0번 내지 N번 데이터 핀들로 출력될 데이터를 입력 받고, 상기 배열정보를 이용해 상기 0번 내지 N번 라인들 상에서 인접하게 전송될 데이터끼리 매칭시키는 데이터 매칭부;
상기 데이터 매칭부에 의해 매칭된 데이터의 패턴을 감지하는 패턴 감지부; 및
상기 패턴 감지부의 패턴 감지 결과에 응답해 상기 다수의 드라이버가 전송하는 데이터를 제어하는 크로스 토크 방지부를 포함하고,
상기 집적회로 칩 상에서의 상기 0번 내지 N번 데이터 핀들은 번호 순서대로 배열되고, 상기 0번 내지 N번 라인들은 번호 순서와 다른 순서로 배열되는
집적회로 칩.
- [청구항 8은(는) 설정등록료 납부시 포기되었습니다.]제 7항에 있어서,
상기 배열정보는 상기 집적회로 칩 외부로부터 입력되는
집적회로 칩.
- 삭제
- [청구항 10은(는) 설정등록료 납부시 포기되었습니다.]제 7항에 있어서,
상기 크로스 토크 방지부는
상기 다수의 드라이버 중 적어도 하나 이상의 드라이버가 전송하는 데이터의 지연값을 조절하는
집적회로 칩.
- [청구항 11은(는) 설정등록료 납부시 포기되었습니다.]제 7항에 있어서,
상기 크로스 토크 방지부는
상기 다수의 드라이버 중 적어도 하나 이상의 드라이버의 구동력을 조절하는
집적회로 칩.
- 기판;
0번 내지 N번(N은 1이상의 정수) 데이터 핀들을 포함하는 상기 기판상의 전송 칩;
상기 기판상의 수신 칩; 및
상기 기판상에 형성되고, 상기 0번 내지 N번 데이터 핀들 중 동일한 번호의 데이터 핀에 각각 연결되어 상기 전송 칩으로부터 상기 수신 칩으로 데이터를 전송하기 위한 0번 내지 N번 라인들을 포함하고,
상기 전송 칩 상에서의 상기 0번 내지 N번 데이터 핀들은 번호 순서대로 배열되고, 상기 0번 내지 N번 라인들은 상기 기판 상에서 번호 순서와 다른 순서로 배열되고,
상기 전송 칩은 상기 0번 내지 N번 데이터 핀들로 전송될 데이터의 패턴과 상기 0번 내지 N번 라인들의 배열정보에 응답해, 상기 0번 내지 N번 라인들 상에서 발생하는 크로스 토크 방지동작을 수행하는
회로 보드.
- [청구항 13은(는) 설정등록료 납부시 포기되었습니다.]제 12항에 있어서,
상기 전송 칩은
상기 배열정보를 저장하는 저장회로;
상기 0번 내지 N번 데이터 핀들로 출력될 데이터를 입력받고, 상기 배열정보를 이용해 상기 0번 내지 N번 라인들 상에서 인접하게 전송될 데이터끼리 매칭시키는 데이터 매칭부; 및
상기 데이터 매칭부에 의해 매칭된 데이터의 패턴을 감지하는 패턴 감지부를 포함하는
회로 보드.
- [청구항 14은(는) 설정등록료 납부시 포기되었습니다.]제 13항에 있어서,
상기 전송 칩은
상기 패턴 감지부의 패턴 감지 결과에 응답해 상기 전송 칩이 상기 0번 내지 N번 데이터 핀들로 출력할 데이터의 크로스 토크 방지 동작을 수행하는 크로스 토크 방지부를 더 포함하는
회로 보드.
- [청구항 15은(는) 설정등록료 납부시 포기되었습니다.]제 14항에 있어서,
상기 전송 칩은
상기 0번 내지 N번 데이터 핀들로 데이터를 출력하는 다수의 드라이버를 더 포함하는
회로 보드.
- 0번 내지 N번(N은 1이상의 정수) 데이터 핀들을 통해 상기 0번 내지 N번 데이터 핀들 중 동일한 번호의 데이터 핀에 연결되는 0번 내지 N번 라인들로 데이터를 출력하는 집적회로 칩의 데이터 전송 방법에 있어서,
상기 집적회로 칩에서의 상기 0번 내지 N번 데이터 핀들과 다른 순서로 배열된 상기 0번 내지 N번 라인들의 배열에 관한 정보인 배열정보를 이용해 출력 데이터가 상기 0번 내지 N번 라인들에서 형성할 데이터 패턴을 감지하는 패턴 감지 단계;
상기 패턴 감지 단계에서 감지된 데이터 패턴을 이용해 출력 데이터의 크로스 토크 방지 동작을 수행하는 단계; 및
상기 크로스 토크 방지 동작이 수행된 출력 데이터를 칩 외부로 출력하는 단계
를 포함하는 집적회로 칩의 데이터 전송방법.
- [청구항 17은(는) 설정등록료 납부시 포기되었습니다.]제 16항에 있어서,
상기 크로스 토크 방지 동작을 수행하는 단계에서는
상기 출력 데이터의 지연값을 조절하는
집적회로 칩의 데이터 전송방법.
- [청구항 18은(는) 설정등록료 납부시 포기되었습니다.]제 16항에 있어서,
상기 크로스 토크 방지 동작을 수행하는 단계에서는
상기 출력하는 단계에서의 상기 출력 데이터의 구동력을 설정하는
집적회로 칩의 데이터 전송방법.
- [청구항 19은(는) 설정등록료 납부시 포기되었습니다.]제 16항에 있어서,
상기 패턴 감지 단계는
상기 0번 내지 N번 데이터 핀들로 출력될 데이터를 입력받고, 상기 배열 정보를 이용해 상기 0번 내지 N번 라인들 상에서 인접하게 전송될 데이터끼리 매칭시키는 단계; 및
매칭된 데이터의 패턴을 감지하는 단계를 포함하는
집적회로 칩의 데이터 전송방법.
- 삭제
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110083696A KR101835637B1 (ko) | 2011-08-22 | 2011-08-22 | 집적회로 칩 및 이를 포함하는 송/수신 시스템 |
US13/333,692 US8633762B2 (en) | 2011-08-22 | 2011-12-21 | Integrated circuit chip and transmitting /receiving system including the same |
TW101110638A TWI525784B (zh) | 2011-08-22 | 2012-03-27 | 積體電路晶片及包括其之傳輸/接收系統 |
CN201210132421.0A CN102955754B (zh) | 2011-08-22 | 2012-04-27 | 集成电路芯片和包括集成电路芯片的传输/接收系统 |
JP2012169359A JP6053371B2 (ja) | 2011-08-22 | 2012-07-31 | 集積回路チップ及びこれを含む送受信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110083696A KR101835637B1 (ko) | 2011-08-22 | 2011-08-22 | 집적회로 칩 및 이를 포함하는 송/수신 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130021278A KR20130021278A (ko) | 2013-03-05 |
KR101835637B1 true KR101835637B1 (ko) | 2018-04-20 |
Family
ID=47743724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110083696A KR101835637B1 (ko) | 2011-08-22 | 2011-08-22 | 집적회로 칩 및 이를 포함하는 송/수신 시스템 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8633762B2 (ko) |
JP (1) | JP6053371B2 (ko) |
KR (1) | KR101835637B1 (ko) |
CN (1) | CN102955754B (ko) |
TW (1) | TWI525784B (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8890564B2 (en) * | 2012-03-22 | 2014-11-18 | Lsi Corporation | System and method for decreasing signal integrity noise by using varying drive strengths based on likelihood of signals becoming victims |
US9369308B2 (en) * | 2013-11-07 | 2016-06-14 | International Business Machines Corporation | Signal transmission reducing coupling caused delay variation |
US9972941B2 (en) | 2014-01-29 | 2018-05-15 | Hewlett Packard Enterprise Development Lp | Memory module connector |
KR20180000199A (ko) * | 2016-06-22 | 2018-01-02 | 에스케이하이닉스 주식회사 | 크로스 토크를 보상할 수 있는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템 |
US10056390B1 (en) * | 2017-04-20 | 2018-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET SRAM having discontinuous PMOS fin lines |
TWI739463B (zh) * | 2020-06-05 | 2021-09-11 | 安沛科技股份有限公司 | 電腦周邊裝置的控制裝置及其控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094489A (ja) * | 2000-09-18 | 2002-03-29 | Hitachi Ltd | データ伝送回路 |
JP2011010118A (ja) * | 2009-06-26 | 2011-01-13 | Fujitsu Semiconductor Ltd | 集積回路装置及びデータ伝送システム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0680477B2 (ja) * | 1985-02-06 | 1994-10-12 | キヤノン株式会社 | 液晶表示パネル及び駆動方法 |
JPH1097551A (ja) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | 伝送線路解析波形歪対策処理装置 |
US7471670B1 (en) | 2004-01-20 | 2008-12-30 | Marvell International Ltd. | Method and apparatus for reducing echo and crosstalk in a communication system |
US7694202B2 (en) * | 2004-01-28 | 2010-04-06 | Micron Technology, Inc. | Providing memory test patterns for DLL calibration |
US7521968B2 (en) | 2005-02-11 | 2009-04-21 | International Business Machines Corporation | Slew rate control for driver circuit |
US7830166B2 (en) * | 2005-06-29 | 2010-11-09 | Intel Corporation | Pulse shift modulation for reducing cross-talk of single ended I/O interconnects |
KR100646990B1 (ko) * | 2005-09-12 | 2006-11-23 | 엘지전자 주식회사 | 발광 소자 및 이를 구동하는 방법 |
JP4736954B2 (ja) * | 2006-05-29 | 2011-07-27 | セイコーエプソン株式会社 | 単位回路、電気光学装置、及び電子機器 |
US7382151B1 (en) * | 2006-12-15 | 2008-06-03 | International Business Machines Corporation | Method for reducing cross-talk induced source synchronous bus clock jitter |
US7899653B2 (en) * | 2007-10-30 | 2011-03-01 | Micron Technology, Inc. | Matrix modeling of parallel data structures to facilitate data encoding and/or jittery signal generation |
KR101243822B1 (ko) * | 2008-05-27 | 2013-03-18 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
JP5386583B2 (ja) | 2008-07-02 | 2014-01-15 | ラムバス・インコーポレーテッド | 容量結合クロストークの相殺 |
JP2010122355A (ja) * | 2008-11-18 | 2010-06-03 | Canon Inc | 表示装置及びカメラ |
US8078926B2 (en) * | 2009-09-14 | 2011-12-13 | Lsi Corporation | Test pin gating for dynamic optimization |
-
2011
- 2011-08-22 KR KR1020110083696A patent/KR101835637B1/ko active IP Right Grant
- 2011-12-21 US US13/333,692 patent/US8633762B2/en active Active
-
2012
- 2012-03-27 TW TW101110638A patent/TWI525784B/zh active
- 2012-04-27 CN CN201210132421.0A patent/CN102955754B/zh active Active
- 2012-07-31 JP JP2012169359A patent/JP6053371B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094489A (ja) * | 2000-09-18 | 2002-03-29 | Hitachi Ltd | データ伝送回路 |
JP2011010118A (ja) * | 2009-06-26 | 2011-01-13 | Fujitsu Semiconductor Ltd | 集積回路装置及びデータ伝送システム |
Also Published As
Publication number | Publication date |
---|---|
US8633762B2 (en) | 2014-01-21 |
JP6053371B2 (ja) | 2016-12-27 |
KR20130021278A (ko) | 2013-03-05 |
TWI525784B (zh) | 2016-03-11 |
TW201310599A (zh) | 2013-03-01 |
JP2013046415A (ja) | 2013-03-04 |
CN102955754A (zh) | 2013-03-06 |
US20130051491A1 (en) | 2013-02-28 |
CN102955754B (zh) | 2016-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101835637B1 (ko) | 집적회로 칩 및 이를 포함하는 송/수신 시스템 | |
US10468078B2 (en) | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication | |
US9892483B2 (en) | Timing controller, display system including the same, and method of use thereof | |
US7668995B2 (en) | IIC bus communication system capable of suppressing freeze of IIC bus communication and method for controlling IIC bus communication | |
US6823400B2 (en) | Method and apparatus for serial communications between a host apparatus and optional equipment having unique identification values | |
KR101606452B1 (ko) | 아더 터미네이션을 구현하는 멀티 칩 패키지 구조의 반도체메모리 장치 및 터미네이션 제어 방법 | |
US20060069948A1 (en) | Error detecting memory module and method | |
CN104795376A (zh) | 具有焊盘和凸块的半导体装置 | |
CN106407135B (zh) | 电子装置 | |
CN107645487A (zh) | 报头处理设备、处理器和电子设备 | |
US20100299468A1 (en) | Signal Termination Scheme for High Speed Memory Modules | |
KR100805836B1 (ko) | 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법 | |
US10698852B2 (en) | Termination circuit and interface device | |
KR100787054B1 (ko) | I2c 통신을 이용한 공통 어드레스를 가지는 부품의 제어장치 | |
CN111052098B (zh) | 单独地寻址从数据总线断开的存储器设备 | |
US9544209B2 (en) | Verifying communication lanes by individually disconnecting transmit wires by wire polarity | |
KR20160146404A (ko) | 입출력라인 테스트 장치 및 방법 | |
KR101998702B1 (ko) | 투-와이어 버스용 슬레이브 디바이스 | |
US10698781B2 (en) | Semiconductor memory module, semiconductor memory system, and method of accessing semiconductor memory module | |
US10700730B2 (en) | Semiconductor device, electronic device, data transmission method, timing controller, and vehicle | |
EP1639378B1 (en) | Memory bus checking procedure | |
CN111478714A (zh) | 一种电子装置及其信号传输方法 | |
CN108062964A (zh) | 存储器件及包括该存储器件的半导体封装体 | |
US8006012B2 (en) | Data storage system | |
US6249408B1 (en) | Notebook computer and method of carrying out data transmission in any direction via a mobile infrared sensing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |