KR100805836B1 - 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법 - Google Patents

버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법 Download PDF

Info

Publication number
KR100805836B1
KR100805836B1 KR1020060070383A KR20060070383A KR100805836B1 KR 100805836 B1 KR100805836 B1 KR 100805836B1 KR 1020060070383 A KR1020060070383 A KR 1020060070383A KR 20060070383 A KR20060070383 A KR 20060070383A KR 100805836 B1 KR100805836 B1 KR 100805836B1
Authority
KR
South Korea
Prior art keywords
bus
index
register
bus width
parameter
Prior art date
Application number
KR1020060070383A
Other languages
English (en)
Other versions
KR20080010196A (ko
Inventor
박현영
김도경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060070383A priority Critical patent/KR100805836B1/ko
Priority to US11/828,665 priority patent/US7991938B2/en
Publication of KR20080010196A publication Critical patent/KR20080010196A/ko
Application granted granted Critical
Publication of KR100805836B1 publication Critical patent/KR100805836B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 마이크로 제어 유닛과 데이터 통신하는 디스플레이 장치에 관한 것이다. 상기 디스플레이 장치는 복수의 픽셀을 갖는 패널; 및 상기 패널을 구동하기 위한 디스플레이 드라이버를 포함한다. 상기 디스플레이 드라이버는 복수의 버스 폭을 갖는 데이터 버스; 상기 데이터 버스를 통해 상기 마이크로 제어 유닛으로부터 입력되는 인덱스 또는 파라미터를 저장하기 위한 레지스터; 및 상기 레지스터에 저장된 인덱스 또는 파라미터를 참조하여 상기 복수의 버스 폭 중에서 어느 하나를 선택하고, 상기 선택된 버스 폭을 통해 상기 마이크로 제어 유닛과 데이터 통신하기 위한 버스 폭 제어 회로를 포함한다. 본 발명은 인덱스 혹은 파라미터를 이용하여 데이터 버스 폭을 설정하기 위한 정보를 전송하기 때문에 데이터 버스 폭을 결정하기 위하여 사용되는 모드 설정 핀의 수를 줄일 수 있다.

Description

버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정 방법{Bus width configuration device, display device, and the method configuring bus width}
도 1은 일반적인 디스플레이 장치를 보여주는 블록도이다.
도 2는 디스플레이 시스템의 실시예를 보여주는 블록도이다.
도 3은 도 2에 도시된 디스플레이 시스템의 동작 모드를 정의한 테이블이다.
도 4는 도 2에 도시된 마이크로 제어 유닛이 80-계열의 8_비트 버스 인터페이스를 갖는 경우에, 디스플레이 장치의 동작을 보여주는 타이밍도이다.
도 5는 도 2에 도시된 마이크로 제어 유닛이 80-계열의 16_비트 버스 인터페이스를 갖는 경우에, 디스플레이 장치의 동작을 보여주는 타이밍도이다.
도 6은 본 발명에 따른 디스플레이 장치를 포함한 디스플레이 시스템의 실시예를 보여주는 블록도이다.
도 7은 도 6에 도시된 디스플레이 장치의 동작 모드를 정의한 테이블이다.
도 8은 도 6에 도시된 마이크로 제어 유닛이 80-계열의 8_비트 버스 인터페이스를 갖는 경우에, 디스플레이 장치의 동작을 보여주는 타이밍도이다.
도 9는 도 6에 도시된 마이크로 제어 유닛이 80-계열의 16_비트 버스 인터페이스를 갖는 경우에, 디스플레이 장치의 동작을 보여주는 타이밍도이다.
도 10은 본 발명에 따른 디스플레이 장치의 버스 폭 설정 방법을 보여주는 순서도이다.
*도면의 주요 부분에 대한 부호 설명*
100, 200; 디스플레이 시스템 110, 210; 디스플레이 장치
120, 220; LCD 패널 180, 280; 마이크로 제어 유닛
140; LCD 드라이버 250; 버스 폭 설정 회로
260; 레지스터 270; 선택 신호 발생기
275; 버스 선택기
본 발명은 디스플레이 시스템에 관한 것으로, 더욱 상세하게는 마이크로 제어 유닛(Micro Control Unit; MCU)과 디스플레이 장치 사이의 데이터 버스 폭을 설정하는 장치 및 방법에 관한 것이다.
일반적으로 디스플레이 시스템은 디스플레이 장치 및 이를 구동하기 위한 마이크로 제어 유닛(MCU)을 포함한다. 이러한 디스플레이 시스템은 휴대폰, MP3 플레이어, 디지털 카메라 등 모바일 제품에 많이 사용되고 있다.
도 1은 일반적인 디스플레이 시스템을 간단하게 보여주는 블록도이다. 도 1을 참조하면, 디스플레이 시스템(10)은 디스플레이 장치(11) 및 마이크로 제어 유닛(18)을 포함한다. 디스플레이 장치(11)와 마이크로 제어 유닛(18)은 데이터 버스(19)를 통해 데이터를 주고 받는다.
디스플레이 장치(11)는 LCD 패널(12) 및 LCD 드라이버(14)를 포함한다. LCD 드라이버(14)는 적어도 하나의 반도체 칩으로 이루어진다. LCD 드라이버(15)는 신호 라인(15)를 통해 구동신호를 LCD 패널(12)로 제공한다. 마이크로 제어 유닛(18)은 제어 신호(CTRL) 및 데이터를 디스플레이 장치(11)로 제공한다. 마이크로 제어 유닛(18)은 디스플레이 장치(11)를 제어함으로, 이미지(image)가 화상으로 출력되도록 한다.
계속해서 도 1을 참조하면, 디스플레이 장치(11)는 동작 모드를 설정하기 위해 모드 설정 핀(MODE)을 갖는다. 모드 설정 핀(MODE)은 인쇄회로기판(PCB) 상의 전원 전압(VDD) 또는 접지 전압(VSS)에 연결된다. 모드 설정 핀(MODE)은 일반적으로 외부 핀으로서, PCB 상에 고정(fix)되어 있다. 그러나 모드 설정 핀(MODE)은 반드시 PCB 상에 고정되어 있는 것은 아니며, 경우에 따라서 마이크로 제어 유닛(18)으로부터 모드 신호를 제공받을 수도 있다.
마이크로 제어 유닛(18)은 그 종류에 따라 여러 가지 인터페이스 방식을 갖는다. 예를 들면, 마이크로 제어 유닛(18)은 모토롤라의 68-계열(system)의 인터페이스 방식을 가질 수도 있고, 인텔의 80-계열의 인터페이스 방식을 가질 수도 있다. 또한, 동일 회사의 마이크로 제어 유닛(18)이라 하더라도, 서로 다른 데이터 버스 폭을 가질 수 있다. 예를 들면, 인텔의 80-계열의 CPU는 8_비트(bit), 9_비트, 16_비트, 또는 18_비트 등의 데이터 버스 폭을 갖는다.
디스플레이 장치(11)는 통신 개시 전 (예를 들면, 시스템 최초 리셋 시)에 모드 설정 핀(MODE)을 사용하여, 마이크로 제어 유닛(18)의 인터페이스 방식에 맞 는 동작 모드를 설정해야 한다. 예를 들어, 디스플레이 장치(11)는 마이크로 제어 유닛(18)이 모토롤라의 68-계열인지와 인텔의 80-계열인지, 그리고 데이터 버스 폭이 몇 비트인지 등의 동작 모드를 모드 설정 핀(MODE)을 통해 설정한다.
이와 같이 디스플레이 시스템(10)의 다양한 동작 모드를 설정하기 가장 쉬운 방법은 모드 설정 핀(MODE)을 사용하는 것이다. 그러나 마이크로 제어 유닛(18)의 인터페이스 방식 및 데이터 버스의 폭이 증가하면, 모드 설정 핀(MODE)의 수도 증가 되어야 한다.
그러나 다양한 동작 모드에 맞추기 위해 계속해서 모드 설정 핀의 수를 증가하는 것은 시스템의 부담을 증가시킨다. 즉, 모드 설정 핀이 증가할수록 시스템의 전체 신호의 라인이 차지하는 면적이 증가하게 된다. 마이크로 제어 유닛(18)에 따라서 동작 모드 설정 값도 변경해야 하므로 하드웨어의 변경이 필요하다. 또한, 모드 설정 핀(MODE)의 수가 증가하면, PCB 상에 모드 설정 핀(MODE)을 고정하기 위한 PCB 패턴도 복잡해진다. 그리고 경우에 따라서는 PCB 패턴을 새롭게 제작해야 하는 문제점이 있다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 모드 설정 핀의 수를 줄이면서, 마이크로 제어 유닛의 인터페이스 방식 및 데이터 버스 폭을 조절할 수 있는 버스 폭 설정 회로 및 방법을 제공하는 데 있다. 본 발명의 다른 목적은 상기 버스 폭 설정 회로를 포함하는 디스플레이 장치를 제공하는 데 있다.
본 발명에 따른 버스 폭 설정 장치는 복수의 버스 폭을 갖는 데이터 버스; 상기 데이터 버스를 통해 입력되는 인덱스 또는 파라미터를 저장하기 위한 레지스터; 및 상기 레지스터에 저장된 인덱스 또는 파라미터를 참조하여 상기 복수의 버스 폭 중에서 어느 하나를 선택하고, 상기 선택된 버스 폭을 통해 데이터 통신하기 위한 버스 폭 제어 회로를 포함한다.
실시예로서, 상기 버스 폭 제어 회로는 상기 레지스터에 저장된 인덱스 및 파라미터를 입력받고, 버스 선택 신호를 발생하는 선택 신호 발생기; 및 상기 버스 선택 신호에 응답하여, 상기 복수의 버스 폭 중에서 어느 하나를 선택하는 버스 선택기를 포함한다.
상기 데이터 버스는 상기 복수의 버스 폭 중에서 어느 하나를 공통 버스로 사용한다. 상기 레지스터는 상위 인덱스 레지스터, 하위 인덱스 레지스터, 그리고 파라미터 레지스터를 포함한다. 그리고 상기 선택 신호 발생기는 상기 상위 또는 하위 인덱스 레지스터에 저장된 인덱스, 또는 상기 파라미터 레지스터에 저장된 파라미터를 참조하여 상기 버스 선택 신호를 생성한다.
다른 실시예로, 상기 복수의 버스 폭은 8_비트 버스 폭, 9_비트 버스 폭, 16_비트 버스 폭, 그리고 18_비트 버스 폭을 포함한다. 상기 버스 폭 제어 회로는 이들 버스 폭 중에서 어느 하나를 선택한다.
본 발명은 마이크로 제어 유닛과 데이터 통신하는 디스플레이 장치에 관한 것이다. 상기 디스플레이 장치는 복수의 픽셀을 갖는 패널; 및 상기 패널을 구동하 기 위한 디스플레이 드라이버를 포함한다. 상기 디스플레이 드라이버는 복수의 버스 폭을 갖는 데이터 버스; 상기 데이터 버스를 통해 상기 마이크로 제어 유닛으로부터 입력되는 인덱스 또는 파라미터를 저장하기 위한 레지스터; 및 상기 레지스터에 저장된 인덱스 또는 파라미터를 참조하여 상기 복수의 버스 폭 중에서 어느 하나를 선택하고, 상기 선택된 버스 폭을 통해 상기 마이크로 제어 유닛과 데이터 통신하기 위한 버스 폭 제어 회로를 포함한다.
실시예로서, 상기 디스플레이 장치는 상기 마이크로 제어 유닛과 상기 디스플레이 드라이버 사이의 인터페이스 방식이 직렬 통신 방식인지 또는 병렬 통신 방식인지를 설정하기 위한 모드 설정 핀을 포함한다. 또한, 상기 디스플레이 장치는 상기 마이크로 제어 유닛이 인텔의 80-계열 CPU인지 또는 모토롤라의 68-계열 CPU인지를 설정하기 위한 모드 설정 핀을 포함한다.
다른 실시예로서, 상기 데이터 버스는 상기 복수의 버스 폭 중에서 어느 하나를 공통 버스로 사용한다. 상기 복수의 버스 폭은 8_비트 버스 폭, 9_비트 버스 폭, 16_비트 버스 폭, 그리고 18_비트 버스 폭을 포함한다. 상기 버스 폭 제어 회로는 이들 버스 폭 중에서 어느 하나를 선택한다.
또 다른 실시예로서, 상기 레지스터는 상위 인덱스 레지스터, 하위 인덱스 레지스터, 그리고 파라미터 레지스터를 포함한다. 상기 버스 폭 제어 회로는 상기 상위 또는 하위 인덱스 레지스터에 저장된 인덱스, 또는 상기 파라미터 레지스터에 저장된 파라미터를 참조하여 상기 버스 선택 신호를 생성한다.
본 발명은 디스플레이 장치의 버스 폭 설정 방법에 관한 것이다. 상기 디스 플레이 장치는 복수의 버스 폭을 갖는 데이터 버스; 인덱스 또는 파라미터를 저장하기 위한 레지스터; 및 상기 복수의 버스 폭 중에서 어느 하나를 통해 마이크로 제어 유닛과 데이터 통신하기 위한 버스 폭 제어 회로를 포함한다. 상기 디스플레이 장치의 버스 폭 설정 방법은 상기 데이터 버스를 통해 상기 마이크로 제어 유닛으로부터 인덱스 또는 파라미터를 입력받고, 상기 레지스터에 저장하는 단계; 및 상기 레지스터에 저장된 인덱스 또는 파라미터를 참조하여, 상기 복수의 버스 폭 중에서 어느 하나를 선택하는 단계; 및 상기 선택된 버스 폭을 통해 상기 마이크로 제어 유닛과 데이터 통신하는 단계를 포함한다.
실시예로서, 상기 데이터 버스는 상기 복수의 버스 폭 중에서 어느 하나를 공통 버스로 사용하며, 상기 공통 버스를 통해 최초 인덱스를 입력받는다.
다른 실시예로서, 상기 디스플레이 장치는 하나 또는 그 이상의 모드 설정 핀을 포함한다. 상기 인덱스 또는 파라미터 입력 전에, 상기 모드 설정 핀을 셋팅한다. 상기 모드 설정 핀을 통해, 상기 마이크로 제어 유닛과 상기 디스플레이 장치 사이의 인터페이스 방식이 직렬 통신 방식인지 또는 병렬 통신 방식인지를 설정한다. 상기 모드 설정 핀을 통해, 상기 마이크로 제어 유닛이 인텔의 80-계열 CPU인지 또는 모토롤라의 68-계열 CPU인지를 설정한다.
또 다른 실시예로서, 상기 복수의 버스 폭은 8_비트 버스 폭, 9_비트 버스 폭, 16_비트 버스 폭, 그리고 18_비트 버스 폭을 포함한다. 상기 버스 폭을 선택하는 단계에서는 이들 버스 폭 중에서 어느 하나를 선택한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
본 발명의 이해를 쉽게 하기 위해, 도 2 내지 도 5는 4개의 모드 설정 핀(IM0~IM3)를 사용하여 동작 모드를 설정하는 디스플레이 시스템의 실시예를 보여준다. 그리고 도 6 내지 도 9는 2개의 모드 설정 핀(IM0, IM1)을 사용하여 동작 모드를 설정하는 디스플레이 시스템의 다른 실시예를 보여준다. 이들 두 실시예를 통해, 모드 설정 핀을 줄이면서 마이크로 제어 유닛의 인터페이스 방식 및 데이터 버스 폭을 조절하는 본원 발명의 특징이 보다 잘 이해될 수 있을 것이다.
도 2는 디스플레이 시스템의 실시예를 보여주는 블록도이다. 도 2를 참조하면, 디스플레이 시스템(100)은 디스플레이 장치(110) 및 마이크로 제어 유닛(180)을 포함한다.
디스플레이 장치(110)는 마이크로 제어 유닛(180)으로부터 제어 신호(CSB, RSB, WRB, RDB)를 입력받는다. 또한, 디스플레이 장치(110)는 DB0~DB17의 데이터 버스(190)를 통해 마이크로 제어 유닛(180)과 데이터를 주고 받는다. 디스플레이 장치(110)는 동작 모드를 설정하기 위해 4개의 모드 설정 핀(IM0~IM3)을 갖는다.
도 2를 참조하면, 디스플레이 장치(110)는 LCD 패널(120) 및 LCD 드라이버(140)를 포함한다. LCD 패널(120)은 LCD 드라이버(140)의 제어에 의해, 이미지 데이터를 화상으로 출력한다. LCD 드라이버(140)는 모드 설정 핀(IM0~IM3)을 통해 디스플레이 장치(110)의 다양한 동작 모드를 설정한다. 도 2에서, 모드 설정 핀(IM0~IM3)의 수는 4개이므로, 디스플레이 장치(110)는 총 16(2x4) 가지의 동작 모드를 설정할 수 있다. LCD 드라이버(140)는 레지스터를 포함한다. 레지스터에는 인덱스 레지스터(141, 142) 및 파라미터 레지스터(143, 144)가 포함되어 있다. 레지스터에 대한 설명은 후술 된다.
마이크로 제어 유닛(180)은 모토롤라의 68-계열의 CPU 또는 인텔의 80-계열의 CPU를 사용하는 BBP (Base Band Processor) 혹은 애플리케이션 엔진(Application Engine)일 수 있다. 이하에서는, 마이크로 제어 유닛(180)이 인텔의 80-계열 또는 모토롤라의 68-계열 CPU를 갖는다고 가정한다. 그러나 마이크로 제어 유닛(180)은 이들에 한정되지 않고, 다른 CPU나 DSP도 포함될 수 있다.
데이터 버스(190)는 마이크로 제어 유닛(180)의 인터페이스 방식에 따라 다양한 버스 폭을 갖는다. 예를 들면, 데이터 버스(190)는 이미지 데이터에 따라 8_비트, 9_비트, 16_비트, 또는 18_비트의 폭을 갖는다.
이미지 데이터가 RGB 데이터라고 하면, RGB 그레이 레벨(gray level)의 크기에 따라서 이미지 데이터의 크기도 달라질 수 있다. R, G, B 데이터가 각각 6_비트인 경우, LCD 패널(120)의 1 픽셀 정보를 전달하는 RGB 데이터는 18_비트이다. 이를 한꺼번에 전송하기 위하여, 데이터 버스(190)는 18_비트의 버스 폭을 가져야 한다. 경우에 따라서 18_비트 데이터를 분할하여 8_비트 버스 폭을 갖는 데이터 버스로 전송할 수도 있다.
한편, 데이터 버스(190)는 3_비트 그레이 레벨을 갖는 RGB 데이터를 9_비트 단위로 전송하거나, 9_비트 그레이 레벨을 갖는 RGB 데이터를 9_비트 단위로 전송할 수도 있다. 즉, 데이터 버스(190)는 마이크로 제어 유닛(180)에 따라서 다양한 버스 폭을 가질 수 있다. 따라서, LCD 드라이버(140)는 마이크로 제어 유닛(180)의 인터페이스 방식에 따라 동작 모드를 결정해야 한다.
도 3은 도 2에 도시된 디스플레이 시스템의 동작 모드를 정의한 테이블이다. 도 3을 참조하면, 디스플레이 장치(도 2 참조, 110)는 모드 설정 핀(IM0~IM3)을 통해, 모토롤라의 68-계열 CPU 및 인텔의 80-계열 CPU를 구별한다. 또한, 모드 설정 핀(IM0~IM3)에 의해, SPI 모드 및 데이터 버스의 버스 폭이 결정된다. 도 3에서, 'ID'는 SPI 인터페이스에서 기준 패턴을 만들 때 삽입되는 1_비트 신호를 설정하는데 사용된다. 그리고 'Reserved'는 사용하지 않는 모드이다.
마이크로 제어 유닛(도 2 참조, 180)의 인터페이스 방식은 버스 폭에 따라 8_비트, 9_비트, 16_비트, 18_비트, 또는 SPI (Serial Peripheral Interface) 중 하나일 수 있다. 여기서, SPI는 직렬(serial)로 동작하는 일반적인 통신 프로토콜을 의미하며, 명령어 및 이미지 데이터를 직렬의 데이터 라인을 통하여 디스플레이 장치(110)로 전송한다.
예를 들어, 마이크로 제어 유닛(180)이 80-계열의 8_비트 버스 인터페이스를 갖는다고 가정하면, 모드 설정 핀은 "IM[3:0]=0011"로 설정된다. 이 경우에 대한 디스플레이 장치(110)의 동작 방법은 도 4를 참조하여 설명된다. 마이크로 제어 유닛(180)이 80-계열의 16_비트 버스 인터페이스를 갖는다고 가정하면, 모드 설정 핀은 "IM[3:0]=0010"로 설정된다. 이 경우에 대한 디스플레이 장치(110)의 동작 방법은 도 5를 참조하여 설명된다.
디스플레이 장치(110)는 모드 설정 핀(IM0~IM3)을 통해 마이크로 제어 유 닛(180)의 인터페이스 방식에 맞는 동작 모드를 설정해야 한다. 이를 위해 디스플레이 장치(110)는 도 3의 테이블과 같이 4개의 모드 설정 핀(IM0~IM3)을 필요로 한다. 그러나 마이크로 제어 유닛(180)이 달라지면, 이에 따라 모드 설정 핀도 바뀌어야 한다. 이는 제작 비용의 증가를 가져온다. 또한, 외부에 다수의 모드 설정 핀이 노출되면 EMI와 같은 외부 noise에 취약해져, 오동작할 가능성도 증가한다.
도 4는 도 2에 도시된 마이크로 제어 유닛(180)이 80-계열의 8_비트 버스 인터페이스를 갖는 경우에, 디스플레이 장치(110)의 동작을 보여주는 타이밍도이다. 도 4를 참조하면, 디스플레이 장치(110)의 모드 설정 핀은 "IM[3:0]=0011"로 설정되어 있다.
이하에서, 마이크로 제어 유닛(180)은 16_비트의 인덱스 및 16_비트의 파라미터를 데이터 버스(190)를 통해 전송한다고 가정한다. 여기에서, 파라미터(parameter)는 명령어(instruction)이고, 인덱스는 파라미터의 저장 위치를 나타내는 어드레스(address)이다. 인덱스는 인덱스 레지스터(도 2 참조, 141, 142)에 저장되고, 파라미터는 파라미터 레지스터(도 2 참조, 143, 144)에 저장된다. 데이터 버스(190)가 8_비트의 버스 폭을 갖는다. 따라서 마이크로 제어 유닛(180)은 16_비트 인덱스를 8_비트 단위로 2번에 걸쳐 전송한다. 그 다음에, 마이크로 제어 유닛(180)은 16_비트 파라미터를 8_비트 단위로 2번에 걸쳐 전송한다.
도 4에서, CSB는 LCD 드라이버(140)를 선택하기 위한 칩 선택 신호이다. CSB는 로우 (로직 '0')일 때 액티브 되는 액티브 로우 신호이다. RSB 는 인덱스 및 파라미터를 데이터 버스(DB)를 통하여 전송할 때 인덱스 및 파라미터를 구분하기 위 한 신호이다. RSB는 로우일 때 인덱스를 전송하고, 하이 (로직 '1')일 때 파라미터를 전송한다. WRB는 인덱스 및 파라미터의 쓰기 신호이고, RDB는 읽기 신호이다. WRB 및 RDB는 마이크로 제어 유닛(180)이 80-계열인지, 68-계열인지에 따라 약간의 차이가 있다.
예를 들어, 마이크로 제어 유닛(180)이 인텔의 80-계열이면, 쓰기 신호 WRB와 읽기 신호 RDB는 인덱스 및 파라미터의 쓰기와 읽기 동작을 위하여 각각 따로 액티브된다. 이들 신호는 로우 (로직'0')일 때 액티브 되는 액티브 로우 신호이다. 즉, 쓰기 동작 시에는 WRB가 로우일 때 액티브 되며, 읽기 동작 시에는 RDB가 로우일 때 액티브 된다. 인덱스 및 파라미터가 각각 인덱스 레지스터 및 파라미터 레지스터에 저장되는 때는 WRB가 각각 로우에서 하이로 트리거(Trigger) 되는 시점이다.
만약, 마이크로 제어 유닛(180)이 모토로라의 68-계열이면, RDB신호는 인에이블(Enable) 신호가 된다. WRB 신호가 하이일 때는 읽기 동작이 수행되고, WRB 신호가 로우일 때는 쓰기 동작이 수행된다. 여기에서, 쓰기 및 읽기 신호는 엣지(edge)에서 민감하게 트리거 되는(triggered) 신호임을 가정하였으나, 경우에 따라서는 레벨(level)에 민감한 신호일 수도 있다.
도 4를 참조하면, 시간 T0에서, 모드 설정 핀(IM[3:0])은 80-계열 8_비트 버스 인터페이스를 갖도록 설정되어 있다. 시간 T1에서, CSB, RSB, 그리고 WRB신호가 모두 로우 이므로, 데이터 버스 DB[17:10]에 있는 데이터는 상위 인덱스 레지스터(도 2 참조, 141)에 쓰여진다. 시간 T3에서, 데이터 버스 DB[17:10]에 있는 데이터 는 하위 인덱스 레지스터(도 2 참조, 142)에 쓰여진다. 시간 T5에서, RSB는 하이 레벨을 갖는다. 이때 데이터 버스 DB[17:10]에 있는 데이터는 상위 파라미터 레지스터(도 2 참조, 143)에 쓰여진다. 마찬가지로, 시간 T7에서, 데이터 버스 DB[17:10]에 있는 데이터는 하위 파라미터 레지스터(도 2 참조, 144)에 쓰여진다.
도 4에서 보는 바와 같이, 모드 설정 핀(IM0~IM3)이 "0011"로 설정되는 경우에, 디스플레이 장치(110)는 80-계열의 8_비트 버스 인터페이스를 갖는 마이크로 제어 유닛(180)과 데이터 전송을 한다. 이때 마이크로 제어 유닛(180)은 8_비트 버스 폭을 갖는 데이터 버스 DB[17:10]를 통해, 8_비트 단위로 2번에 걸쳐 인덱스 및 파라미터를 전송한다.
도 5는 도 2에 도시된 마이크로 제어 유닛(180)이 80-계열의 16_비트 버스 인터페이스를 갖는 경우에, 디스플레이 장치(110)의 동작을 보여주는 타이밍도이다. 도 5를 참조하면, 디스플레이 장치(110)의 모드 설정 핀은 "IM[3:0]=0010"으로 설정되어 있다.
도 5를 참조하면, 시간 T0에서, 모드 설정 핀(IM[3:0])은 80-계열의 18_비트 버스 인터페이스를 갖도록 설정되어 있다. 시간 T1에서, 데이터 버스 DB[17:0]에 있는 16_비트 데이터는 인덱스 레지스터(도 2 참조, 141, 142)에 한꺼번에 쓰여진다. 마찬가지로, 시간 T3에서, 16_비트 데이터는 파라미터 레지스터(도 2 참조, 143, 144)에 쓰여진다. 도 5에서 보는 바와 같이, 모드 설정 핀(IM0~IM3)이 "0010"으로 설정되는 경우에, 디스플레이 장치(110)는 80-계열의 16_비트 버스 인터페이스를 갖는 마이크로 제어 유닛(180)과 데이터 전송을 한다. 이때 마이크로 제어 유 닛(180)은 16_비트 단위로 한번에 인덱스 및 파라미터를 전송한다.
도 2에 도시된 디스플레이 장치(110)는 모드 설정 핀만으로 마이크로 제어 유닛의 인터페이스 방식 및 데이터 버스의 폭을 설정한다. 그러나 앞에서 언급한 바와 같이, 모드 설정 핀만으로 인터페이스 방식을 설정하는 방법은 여러 가지 문제점을 갖는다. 본 발명은 모드 설정 핀의 수를 줄이기 위해, 마이크로 제어 유닛(180)으로부터 디스플레이 장치(110)로 전송되는 인덱스 및 파라미터를 이용한다.
즉, 모드 설정 핀 중에서 버스 폭을 설정하는 핀을 제거하고, 데이터 버스 폭에 대한 정보는 인덱스 또는 파라미터를 이용하여 디스플레이 장치(110)에 전달한다. 인덱스 또는 파라미터를 이용한 버스 폭 설정 방법은 도 6 내지 도 9를 참조하여 상세하게 설명된다.
도 6은 본 발명에 따른 디스플레이 장치를 포함한 디스플레이 시스템의 실시예를 보여주는 블록도이다. 도 6을 참조하면, 디스플레이 시스템(200)은 디스플레이 장치(210) 및 마이크로 제어 유닛(280)을 포함한다. 마이크로 제어 유닛(280)은 제어신호(CTRL)를 통해 디스플레이 장치(210)의 동작을 제어하며, 데이터 버스(DB0~DB17)를 통해 데이터를 전송한다.
데이터 버스의 폭은 마이크로 제어 유닛(280)의 인터페이스 방식에 따라 달라진다. 도 6에서는 예로서, 4가지 종류의 데이터 버스 폭이 도시되어 있다. A 버스 폭은 데이터 버스(DB10~DB17)를 이용하여 8_비트 데이터를 전송한다. B 버스 폭은 데이터 버스(DB9~DB17)를 이용하여 9_비트 데이터를 전송한다. C 버스 폭은 데 이터 버스(DB10~DB17, DB1~DB8)를 이용하여 16_비트 데이터를 전송한다. D 버스 폭은 데이터 버스(DB0~DB17)를 이용하여 18_비트 데이터를 전송한다.
디스플레이 장치(210)는 2개의 모드 설정 핀(IM0, IM1)을 사용하여, 동작 모드를 설정한다. 예를 들면, 모드 설정 핀(IM1)은 직렬 전송인지 병렬 전송인지를 결정한다. 그리고 모드 설정 핀(IM0)은 80-계열인지 68-계열인지를 결정한다. 또한, 디스플레이 장치(210)는 마이크로 제어 유닛(280)으로부터 제공되는 인덱스(index) 및 파라미터(parameter)를 이용하여, 데이터 버스가 A 내지 D 버스 폭 중 어느 것을 갖는지를 결정한다. 이에 대한 자세한 설명은 후술 된다.
계속해서 도 6을 참조하면, 디스플레이 장치(210)는 LCD 패널(220), 게이트 드라이버(230), 소오스 드라이버(235), 그리고 타이밍 컨트롤러(240)를 포함한다. 이들의 내부 구성 및 동작 원리는 이 기술분야의 당업자에게 잘 알려져 있기 때문에, 이에 대한 자세한 설명은 생략하기로 한다.
본 발명에 따른 디스플레이 장치(210)는 버스 폭 설정 회로(250)를 더 포함한다. 도 6에서, LCD 패널(220), 게이트 드라이버(230), 소오스 드라이버(235), 타이밍 컨트롤러(240), 그리고 버스 폭 설정 회로(250)는 하나의 반도체 칩으로 제작될 수 있다. 도 6을 참조하면, 버스 폭 설정 회로(250)는 레지스터(260), 선택 신호 발생기(270), 그리고 버스 선택기(275)를 포함한다.
레지스터(260)는 인덱스 레지스터(261, 262)와 파라미터 레지스터(PRx)를 포함한다. 인덱스 레지스터(261, 262)는 인덱스를 저장하고, 파라미터 레지스터(PRx)는 파라미터를 저장한다. 여기에서, 인덱스(index)는 파라미터의 저장 위치를 나타 내는 어드레스이다. 파라미터는 명령을 수행하기 위한 데이터로서, 일종의 명령어이다.
여기에서, 인덱스는 16_비트로 이루어지며, 8_비트의 상위 인덱스 및 8_비트의 하위 인덱스로 나누어진다. 따라서, 8_비트의 A 버스 폭을 갖는 데이터 버스로 인덱스를 전송할 경우에, 상위 인덱스와 하위 인덱스는 나누어 전송된다. 반면에, 16_비트의 C 버스 폭을 갖는 데이터 버스로 인덱스를 전송할 경우에는 16_비트 인덱스는 한번에 전송된다.
마찬가지로 파라미터도 16_비트로 이루어진다. A 버스 폭을 가지면, 상위 및 하위 파라미터는 나누어 전송된다. C 버스 폭을 가지면, 상위 및 하위 파라미터는 한번에 전송된다. 인덱스와 파라미터의 전송은 도 8 및 도 9를 참조하여 상세히 설명된다.
선택 신호 발생기(270)는 모드 설정 핀(IM0, IM1) 및 레지스터(260)의 출력을 입력받고, 버스 폭을 결정하기 위한 선택 신호(SEL)를 발생한다. 선택 신호 발생기(270)는 인터페이스 모드를 저장하기 위한 내부 레지스터(271)를 포함한다. 버스 선택기(275)는 선택 신호(SEL)에 응답하여, A 내지 D 버스 폭 중에서 하나를 선택한다.
도 6에 도시된 디스플레이 장치(210)는 모드 설정 핀 중에서 버스 폭을 설정하기 위한 핀을 갖지 않는다. 디스플레이 장치(210)는 마이크로 제어 유닛(280)으로부터 전송된 인덱스 및 파라미터를 이용하여 데이터 버스의 폭을 결정한다. 본 발명에 따른 디스플레이 장치는 이러한 방법을 통해 기존의 인터페이스 방식을 유 지하면서, 모드 설정 핀의 수를 줄일 수 있다.
도 7은 도 6에 도시된 디스플레이 장치의 동작 모드를 정의한 테이블이다. 도 3과 비교할 때, 모드 설정 핀의 수는 IM[3:0]에서 IM[1:0]로 2개 감소 된다. 모드 설정 핀(IM1]은 마이크로 제어 유닛(280)이 직렬 모드(SPI mode; Serial Peripheral Interface mode)인지 또는 병렬 모드 인지를 결정하기 위한 모드 핀이다. 모드 설정 핀[IM0]은 마이크로 제어 유닛(280)이 인텔의 80-계열인지 모토로라의 68-계열인지를 구분하기 위한 모드 핀이다.
계속해서 도 7을 참조하면, 상위 인덱스 레지스터(도 6 참조, 261)에 저장되는 인덱스가 23h일 때에는 18_비트 또는 16_비트의 버스 폭을 갖는다. 그러나 23h가 아닐 경우(예를 들면, 24h일 경우)에는 9_비트 또는 8_비트의 버스 폭을 갖는다. 그리고 최종적인 버스 폭은 파라미터 레지스터(도 6 참조, 263)에 저장되는 파라미터에 따라 결정된다. 예를 들어, 파라미터가 80xxh(x는 don't care)이면, 데이터 버스는 8_비트 또는 16_비트의 버스 폭을 갖는다. 그리고 파라미터가 00xxh이면, 데이터 버스는 9_비트 또는 18_비트의 버스 폭을 갖는다.
도 7에서는 인덱스 및 파라미터를 이용하여 버스 폭을 설정하는 예를 도시하고 있으나, 인덱스 혹은 파라미터 중 어느 하나만을 이용하여 버스 폭을 설정하는 것도 가능하다. 예를 들면, 상위 인덱스 레지스터(261)에 저장되는 인덱스가 23h이면, 마이크로 제어 유닛(280)은 80-계열의 8_비트 버스 폭을 갖는 인터페이스 방식을 사용한다. 인덱스가 24h이면, 마이크로 제어 유닛(280)은 80-계열의 9_비트 버스 폭을 갖는 인터페이스 방식을 사용한다. 마이크로 제어 유닛(280)의 나머지 인 터페이스 방식도 인덱스 값을 다르게 정하여, 설정할 수 있다. 이와 마찬가지로 마이크로 제어 유닛(280)의 인터페이스 방식은 파라미터를 이용하여 설정할 수 있다.
한편, 디스플레이 시스템(200)은 버스 폭이 결정되지 않은 상태에서 인덱스와 파라미터를 전송하기 때문에, 디폴트로 공통 버스(common bus)를 사용한다. 본 발명의 실시예에서는 상위 데이터 버스 DB[17:10]가 공통 버스로 사용된다. 즉, 위의 예에서, 상위 인덱스 레지스터(261)에 저장되는 인덱스는 8_비트의 공통 버스(DB[17:10])을 통해 전송된다.
도 8은 도 6에 도시된 마이크로 제어 유닛(280)이 80-계열의 8_비트 버스 인터페이스를 갖는다고 가정할 때, 디스플레이 장치(210)가 8_비트의 버스 폭을 설정하는 방법을 보여주는 타이밍도이다. 도 8을 참조하면, 디스플레이 장치(210)의 모드 설정 핀은 "IM[1:0]=00"으로 설정되어 있다. 도 7을 참조하면, 모드 설정 핀이 "00"인 경우에 마이크로 제어 유닛(280)은 80-계열이다.
도 8을 참조하면, 시간 T0에서, 모드 설정 핀(IM[1:0])은 80-계열 CPU에 맞도록 설정된다. 시간 T1에서, CSB, RSB, 그리고 WRB신호가 모두 로우 이므로, 데이터 버스 DB[17:10]에 있는 데이터는 상위 인덱스 레지스터(도 6 참조, 261)에 쓰여진다. 마이크로 제어 유닛(280)이 80-계열의 8_비트 버스 인터페이스를 갖기 때문에, 상위 인덱스 레지스터(261)에 저장되는 인덱스는 23h가 아니라 24h이다. 선택 신호 발생기(270)는 상위 인덱스 레지스터(261)에 저장된 24h를 통해, 마이크로 제어 유닛(280)이 8_비트 또는 9_비트 버스 폭을 가짐을 판단한다.
시간 T3에서, 데이터 버스 DB[17:10]에 있는 데이터는 하위 인덱스 레지스 터(도 6 참조, 262)에 쓰여진다. 하위 인덱스 레지스터(262)에 저장되는 인덱스(예를 들면, 03h)는 이후에 입력될 파라미터의 저장 위치를 나타낸다. 즉, 인덱스(03h)는 파라미터의 어드레스를 의미한다.
시간 T5에서, RSB는 하이 레벨을 갖는다. 이때 데이터 버스 DB[17:10]에 있는 데이터는 파라미터 레지스터(도 6 참조, 263)에 쓰여진다. 마찬가지로, 시간 T7에서, 데이터 버스 DB[17:10]에 있는 데이터는 파라미터 레지스터(263)에 쓰여진다. 여기에서, 파라미터 레지스터(263)는 16_비트 데이터를 저장할 수 있다. 위 예에서, 파라미터 레지스터(263)는 8_비트 단위로 2번에 걸쳐 16_비트 파라미터를 저장한다.
파라미터 레지스터(263)에 저장된 파라미터가 80xxh(x는 don't care)이면, 데이터 버스는 8_비트의 버스 폭을 갖는다. 그러나 파라미터가 00xxh이면, 데이터 버스는 9_비트의 버스 폭을 갖는다. 여기에서, 80xxh 또는 00xxh는 8_비트 또는 9_비트 버스 폭의 구분을 위해 최상위 비트(MSB)를 사용한 하나의 실시예에 불과하다. 본 발명은 8_비트 또는 9_비트, 16_비트 또는 18_비트의 구분을 위해 파라미터의 다른 비트(예를 들면, LSB)를 사용할 수도 있다.
도 8에서 보는 바와 같이, 모드 설정 핀(IM[1:0])이 "00"으로 설정되는 경우에, 디스플레이 장치(210)는 80-계열 인터페이스를 갖는 마이크로 제어 유닛(280)과 데이터 전송을 한다. 그리고 디스플레이 장치(210)는 공통 버스 DB[17:10]를 통해 입력되는 인덱스(24h)를 참조하여, 마이크로 제어 유닛(280)이 8_비트 또는 9_비트 버스 인터페이스를 가짐을 판단한다. 그리고 디스플레이 장치(210)는 파라미 터(80xxh)를 참조하여, 8_비트 버스 폭을 가짐을 판단한다. 본 발명은 이와 같은 과정을 통해, 마이크로 제어 유닛(280)이 80-계열의 8_비트 버스 인터페이스 방식을 사용하는 것으로 모드 설정을 한다.
도 9는 도 6에 도시된 마이크로 제어 유닛(280)이 80-계열의 16_비트 버스 인터페이스를 갖는다고 가정할 때, 디스플레이 장치(210)가 16_비트의 버스 폭을 설정하는 방법을 보여주는 타이밍도이다. 도 9를 참조하면, 디스플레이 장치(210)의 모드 설정 핀은 "IM[1:0]=00"으로 설정되어 있다. 도 7을 참조하면, 모드 설정 핀이 "00"인 경우에, 마이크로 제어 유닛(280)은 80-계열이다.
도 9를 참조하면, 시간 T0에서, 모드 설정 핀(IM[1:0])은 80-계열 CPU에 맞도록 설정된다. 시간 T1에서, CSB, RSB, 그리고 WRB신호가 모두 로우 이므로, 공통 버스 DB[17:10]에 있는 데이터는 상위 인덱스 레지스터(도 6 참조, 261)에 쓰여진다. 마이크로 제어 유닛(280)이 80-계열의 16_비트 버스 인터페이스를 갖기 때문에, 상위 인덱스 레지스터(261)에 저장되는 인덱스는 23h이다. 선택 신호 발생기(270)는 상위 인덱스 레지스터(261)에 저장된 23h를 통해, 마이크로 제어 유닛(280)이 16_비트 또는 18_비트 버스 폭을 가짐을 판단한다. 선택 신호 발생기(270)는 선택된 데이터 버스 폭을 내부 레지스터(271)에 저장한다.
시간 T1 및 T2에서 최초 8_비트에서 16_비트 또는 18_비트로 변경되었으므로, 시간 T3에서, 디스플레이 장치(210)는 16_비트 또는 18_비트의 인터페이스를 다시 개시한다. 따라서, 시간 T3에서 데이터 버스 DB[17:0]에 있는 데이터는 상위 및 하위 인덱스 레지스터(도 6 참조, 261, 262)에 쓰여진다. 하위 인덱스 레지스 터(262)에 저장되는 인덱스(예를 들면, 03h)는 이후에 입력될 파라미터의 저장 위치를 나타낸다. 즉, 인덱스(03h)는 파라미터의 어드레스를 의미한다.
시간 T5에서, RSB는 하이 레벨을 갖는다. 이때 데이터 버스 DB[17:0]에 있는 데이터는 파라미터 레지스터(도 6 참조, 263)에 쓰여진다. 여기에서, 파라미터 레지스터(263)는 16_비트 데이터를 한꺼번에 저장한다. 파라미터 레지스터(263)에 저장된 파라미터가 80xxh이므로, 데이터 버스는 16_비트의 버스 폭을 갖는다. 만약, 파라미터가 00xxh이면, 데이터 버스는 18_비트의 버스 폭을 갖는다.
도 9에서 보는 바와 같이, 모드 설정 핀(IM[1:0])이 "00"으로 설정되는 경우에, 디스플레이 장치(210)는 80-계열 인터페이스를 갖는 마이크로 제어 유닛(280)과 데이터 전송을 한다. 그리고 디스플레이 장치(210)는 공통 버스 DB[17:10]를 통해 입력되는 인덱스(23h)를 참조하여, 마이크로 제어 유닛(280)이 16_비트 또는 18_비트 버스 인터페이스를 가짐을 판단한다. 그리고 디스플레이 장치(210)는 파라미터(80xxh)를 참조하여, 16_비트 버스 폭을 가짐을 판단한다. 본 발명은 이와 같은 과정을 통해, 마이크로 제어 유닛(280)이 80-계열의 16_비트 버스 인터페이스 방식을 사용하는 것으로 모드 설정을 한다.
도 10은 본 발명에 따른 디스플레이 장치의 버스 폭 설정 방법을 보여주는 순서도이다. 디스플레이 장치(도 6 참조, 210)는 8_비트의 공통버스 DB[17:10]를 디폴트(default)로 사용한다. 즉, 디스플레이 장치(210)는 마이크로 제어 유닛(도 6 참조, 280)과 A 버스 폭을 갖는 8_비트의 데이터 버스로 프로토콜을 시작한다.
다음으로, 마이크로 제어 유닛(280)은 8_비트 공통버스를 통하여 최초 인덱 스를 전송한다(S110). 최초 인덱스는 상위 인덱스 레지스터(도 6 참조, 261)에 저장된다. 그리고 전송된 인덱스가 23h인지를 판단한다(S120). 전송된 인덱스가 23h이면(YES), 디스플레이 장치(210)는 18_비트 또는 16_비트 인터페이스 모드를 갖는다(S130). 반면에, 전송된 인덱스가 23h가 아니면(NO), 9_비트 또는 8_비트 인터페이스 모드를 갖는다(S135). 정해진 인터페이스 모드는 선택 신호 발생기(270)의 내부 레지스터(271)에 저장된다.
다음으로, 마이크로 제어 유닛(280)은 인덱스 및 파라미터를 전송한다(S140, S145). 여기에서, 인덱스는 파라미터의 저장 위치를 지정하기 위한 어드레스이다. 만약, 인터페이스 모드가 9_비트 또는 8_비트인 경우에, 8_비트 인덱스는 하위 인덱스 레지스터(도 6 참조, 262)에 저장된다. 반면, 인터페이스 모드가 18_비트 또는 16_비트인 경우에, 16_비트 인덱스는 상위 및 하위 인덱스 레지스터(도 6 참조, 261, 262)에 저장된다. 파라미터는 파라미터 레지스터(도 6 참조, 263)에 저장된다.
이하에서는 18_비트 또는 16_비트 인터페이스 모드가 선택된 경우를 설명한다. 파라미터 레지스터(263)에는 16_비트 파라미터가 저장된다. 파라미터의 값을 참조하여, 18_비트 인터페이스 모드(S160) 및 16_비트 인터페이스 모드(S170) 중 하나의 모드를 최종적으로 선택한다.
본 발명에서는 8_비트 공통 버스를 예로 들어 설명하였지만, 본 발명의 공통버스의 버스 폭은 이에 한정되지 않고 다양하게 적용 가능하다. 또한, 본 발명에 따른 버스 폭은 인덱스 및 파라미터의 설정 값에 의해서만 결정되는 것은 아니며, 인덱스 및 파라미터의 설정 순서에 의해서도 결정될 수도 있다.
이상과 같이 본 발명에 의하면, 인덱스 혹은 파라미터를 이용하여 데이터 버스 폭을 설정하기 위한 정보를 전송하기 때문에 데이터 버스 폭을 결정하기 위하여 사용되는 모드 설정 핀의 수를 줄일 수 있다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
본 발명은 인덱스 혹은 파라미터를 이용하여 데이터 버스 폭을 설정하기 위한 정보를 전송하기 때문에 데이터 버스 폭을 결정하기 위하여 사용되는 모드 설정 핀의 수를 줄일 수 있다. 본 발명에 의하면, 동작 모드를 설정하기 위한 모드 설정 핀의 수를 최소화 하면서, 다양한 마이크로 제어 유닛과 인터페이스 할 수 있다.

Claims (17)

  1. 복수의 버스 폭을 갖는 데이터 버스;
    상기 데이터 버스를 통해 입력되는 인덱스 또는 파라미터를 저장하기 위한 레지스터; 및
    상기 레지스터에 저장된 인덱스 또는 파라미터를 참조하여 상기 복수의 버스 폭 중에서 어느 하나를 선택하고, 상기 선택된 버스 폭을 통해 데이터 통신하기 위한 버스 폭 제어 회로를 포함하고,
    상기 데이터 버스는 상기 복수의 버스 폭 중에서 어느 하나를 공통 버스로 사용하는 버스 폭 설정 장치.
  2. 제 1 항에 있어서,
    상기 버스 폭 제어 회로는
    상기 레지스터에 저장된 인덱스 및 파라미터를 입력받고, 버스 선택 신호를 발생하는 선택 신호 발생기; 및
    상기 버스 선택 신호에 응답하여, 상기 복수의 버스 폭 중에서 어느 하나를 선택하는 버스 선택기를 포함하는 버스 폭 설정 장치.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 레지스터는 상위 인덱스 레지스터, 하위 인덱스 레지스터, 그리고 파라미터 레지스터를 포함하며,
    상기 선택 신호 발생기는 상기 상위 또는 하위 인덱스 레지스터에 저장된 인덱스, 또는 상기 파라미터 레지스터에 저장된 파라미터를 참조하여 상기 버스 선택 신호를 생성하는 버스 폭 설정 장치.
  5. 제 1 항에 있어서,
    상기 복수의 버스 폭은 8_비트 버스 폭, 9_비트 버스 폭, 16_비트 버스 폭, 그리고 18_비트 버스 폭을 포함하고,
    상기 버스 폭 제어 회로는 이들 버스 폭 중에서 어느 하나를 선택하는 버스 폭 설정 장치.
  6. 마이크로 제어 유닛과 데이터 통신하는 디스플레이 장치에 있어서:
    복수의 픽셀을 갖는 패널; 및
    상기 패널을 구동하기 위한 디스플레이 드라이버를 포함하되,
    상기 디스플레이 드라이버는
    복수의 버스 폭을 갖는 데이터 버스;
    상기 데이터 버스를 통해 상기 마이크로 제어 유닛으로부터 입력되는 인덱스 또는 파라미터를 저장하기 위한 레지스터; 및
    상기 레지스터에 저장된 인덱스 또는 파라미터를 참조하여 상기 복수의 버스 폭 중에서 어느 하나를 선택하고, 상기 선택된 버스 폭을 통해 상기 마이크로 제어 유닛과 데이터 통신하기 위한 버스 폭 제어 회로를 포함하고,
    상기 데이터 버스는 상기 복수의 버스 폭 중에서 어느 하나를 공통 버스로 사용하는 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 마이크로 제어 유닛과 상기 디스플레이 드라이버 사이의 인터페이스 방식이 직렬 통신 방식인지 또는 병렬 통신 방식인지를 설정하기 위한 모드 설정 핀을 포함하는 디스플레이 장치
  8. 제 6 항에 있어서,
    상기 마이크로 제어 유닛이 인텔의 80-계열 CPU인지 또는 모토롤라의 68-계열 CPU인지를 설정하기 위한 모드 설정 핀을 포함하는 디스플레이 장치
  9. 삭제
  10. 제 6 항에 있어서,
    상기 복수의 버스 폭은 8_비트 버스 폭, 9_비트 버스 폭, 16_비트 버스 폭, 그리고 18_비트 버스 폭을 포함하고,
    상기 버스 폭 제어 회로는 이들 버스 폭 중에서 어느 하나를 선택하는 디스플레이 장치.
  11. 제 6 항에 있어서,
    상기 레지스터는 상위 인덱스 레지스터, 하위 인덱스 레지스터, 그리고 파라미터 레지스터를 포함하며,
    상기 버스 폭 제어 회로는 상기 상위 또는 하위 인덱스 레지스터에 저장된 인덱스, 또는 상기 파라미터 레지스터에 저장된 파라미터를 참조하여 상기 버스 선택 신호를 생성하는 디스플레이 장치.
  12. 디스플레이 장치의 버스 폭 설정 방법에 있어서:
    상기 디스플레이 장치는
    복수의 버스 폭을 갖는 데이터 버스;
    인덱스 또는 파라미터를 저장하기 위한 레지스터; 및
    상기 복수의 버스 폭 중에서 어느 하나를 통해 마이크로 제어 유닛과 데이터 통신하기 위한 버스 폭 제어 회로를 포함하며,
    상기 디스플레이 장치의 버스 폭 설정 방법은
    상기 데이터 버스를 통해 상기 마이크로 제어 유닛으로부터 인덱스 또는 파라미터를 입력받고, 상기 레지스터에 저장하는 단계; 및
    상기 레지스터에 저장된 인덱스 또는 파라미터를 참조하여, 상기 복수의 버스 폭 중에서 어느 하나를 선택하는 단계; 및
    상기 선택된 버스 폭을 통해 상기 마이크로 제어 유닛과 데이터 통신하는 단계를 포함하고,
    상기 데이터 버스는 상기 복수의 버스 폭 중에서 어느 하나를 공통 버스로 사용하며, 상기 공통 버스를 통해 최초 인덱스를 입력받는 버스 폭 설정 방법.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 디스플레이 장치는 하나 또는 그 이상의 모드 설정 핀을 포함하며,
    상기 인덱스 또는 파라미터 입력 전에, 상기 모드 설정 핀을 셋팅하는 버스 폭 설정 방법.
  15. 제 14 항에 있어서,
    상기 모드 설정 핀을 통해, 상기 마이크로 제어 유닛과 상기 디스플레이 장치 사이의 인터페이스 방식이 직렬 통신 방식인지 또는 병렬 통신 방식인지를 설정하는 버스 폭 설정 방법.
  16. 제 14 항에 있어서,
    상기 모드 설정 핀을 통해, 상기 마이크로 제어 유닛이 인텔의 80-계열 CPU 인지 또는 모토롤라의 68-계열 CPU인지를 설정하는 버스 폭 설정 방법.
  17. 제 12 항에 있어서,
    상기 복수의 버스 폭은 8_비트 버스 폭, 9_비트 버스 폭, 16_비트 버스 폭, 그리고 18_비트 버스 폭을 포함하고,
    상기 버스 폭을 선택하는 단계에서는 이들 버스 폭 중에서 어느 하나를 선택하는 버스 폭 설정 방법.
KR1020060070383A 2006-07-26 2006-07-26 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법 KR100805836B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060070383A KR100805836B1 (ko) 2006-07-26 2006-07-26 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법
US11/828,665 US7991938B2 (en) 2006-07-26 2007-07-26 Bus width configuration circuit, display device, and method configuring bus width

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060070383A KR100805836B1 (ko) 2006-07-26 2006-07-26 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법

Publications (2)

Publication Number Publication Date
KR20080010196A KR20080010196A (ko) 2008-01-30
KR100805836B1 true KR100805836B1 (ko) 2008-02-21

Family

ID=39222373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070383A KR100805836B1 (ko) 2006-07-26 2006-07-26 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법

Country Status (2)

Country Link
US (1) US7991938B2 (ko)
KR (1) KR100805836B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310380B2 (en) * 2010-03-02 2012-11-13 Invensense Inc. Selectable communication interface configurations for motion sensing device
US9929972B2 (en) * 2011-12-16 2018-03-27 Qualcomm Incorporated System and method of sending data via a plurality of data lines on a bus
WO2014097305A1 (en) * 2012-12-23 2014-06-26 Orpak Systems Ltd Method and system for retrieving vehicular parameters from a vehicle data bus
KR102169720B1 (ko) * 2014-04-02 2020-10-26 삼성디스플레이 주식회사 표시 패널, 이의 얼룩 보정 시스템 및 이의 얼룩 보정 방법
KR102501653B1 (ko) * 2015-11-30 2023-02-21 에스케이하이닉스 주식회사 데이터 전달 장치
CN108319558A (zh) * 2018-03-12 2018-07-24 厦门强力巨彩光电科技有限公司 一种带存储功能并串行级联数据的新型总线驱动器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065377A (ko) * 1999-04-02 2000-11-15 김영환 가변 모드 컨버터
KR20030024890A (ko) * 2000-08-18 2003-03-26 마이크론 테크놀로지, 인크 로직옵션의 정합구조를 위한 방법 및 장치
KR20040110925A (ko) * 2003-06-21 2004-12-31 삼성전자주식회사 데이터 버스 폭 변경이 자유로운 이동형 저장 장치 및이에 대한 데이터 버스 폭 설정 방법
JP2006148808A (ja) * 2004-11-24 2006-06-08 Olympus Corp データ転送装置、データ転送方法、データ転送プログラム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3253335A (en) * 1965-06-16 1966-05-31 Philip Morris Inc Injector type safety razor with onepiece bridge and key retainer member
JP3369227B2 (ja) * 1992-11-09 2003-01-20 株式会社東芝 プロセッサ
US5764927A (en) * 1995-09-29 1998-06-09 Allen Bradley Company, Inc. Backplane data transfer technique for industrial automation controllers
JPH09204354A (ja) 1996-01-29 1997-08-05 Digital:Kk メモリ装置
JPH1063617A (ja) 1996-08-15 1998-03-06 Sony Corp シリアル通信装置
US5911053A (en) * 1996-09-30 1999-06-08 Intel Corporation Method and apparatus for changing data transfer widths in a computer system
GB9622684D0 (en) * 1996-10-31 1997-01-08 Sgs Thomson Microelectronics An integrated circuit device and method of communication therwith
US6047347A (en) * 1997-02-04 2000-04-04 Advanced Micro Devices, Inc. Computer system with programmable bus size
US6014720A (en) * 1997-05-05 2000-01-11 Intel Corporation Dynamically sizing a bus transaction for dual bus size interoperability based on bus transaction signals
US6537639B1 (en) * 1997-06-16 2003-03-25 Ing-Chung Huang Cushion assembly with aligned air chambers
US6611891B1 (en) * 1998-11-23 2003-08-26 Advanced Micro Devices, Inc. Computer resource configuration mechanism across a multi-pipe communication link
US6748469B1 (en) * 2001-01-31 2004-06-08 Lsi Logic Corporation Parallel/serial SCSI with legacy support
DE10214701B4 (de) * 2002-04-03 2004-08-05 Advanced Micro Devices, Inc., Sunnyvale ATA- und SATA-Gemässes Controllerbauelement, Verfahren zum Betreiben und integrierter Schaltkreischip
JP2004070711A (ja) 2002-08-07 2004-03-04 Sharp Corp 外部バスのバス幅設定方法
FI20022113A (fi) * 2002-11-29 2004-08-06 Nokia Corp Menetelmä ja järjestelmä väyläleveyden tunnistamiseksi, elektroniikkalaite ja oheislaite
US7426597B1 (en) * 2003-05-07 2008-09-16 Nvidia Corporation Apparatus, system, and method for bus link width optimization of a graphics system
US7136953B1 (en) * 2003-05-07 2006-11-14 Nvidia Corporation Apparatus, system, and method for bus link width optimization
JP4489454B2 (ja) * 2004-02-16 2010-06-23 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7675545B2 (en) * 2004-05-05 2010-03-09 Nuvoton Technology Corporation Camera module having image processing procedure and method for integrating the same with host
CA2509001A1 (en) * 2004-06-22 2005-12-22 Textron Inc. Blind bolt installation tool
US7539809B2 (en) * 2005-08-19 2009-05-26 Dell Products L.P. System and method for dynamic adjustment of an information handling systems graphics bus
US20070233926A1 (en) * 2006-03-10 2007-10-04 Inventec Corporation Bus width automatic adjusting method and system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065377A (ko) * 1999-04-02 2000-11-15 김영환 가변 모드 컨버터
KR20030024890A (ko) * 2000-08-18 2003-03-26 마이크론 테크놀로지, 인크 로직옵션의 정합구조를 위한 방법 및 장치
KR20040110925A (ko) * 2003-06-21 2004-12-31 삼성전자주식회사 데이터 버스 폭 변경이 자유로운 이동형 저장 장치 및이에 대한 데이터 버스 폭 설정 방법
JP2006148808A (ja) * 2004-11-24 2006-06-08 Olympus Corp データ転送装置、データ転送方法、データ転送プログラム

Also Published As

Publication number Publication date
KR20080010196A (ko) 2008-01-30
US20080086582A1 (en) 2008-04-10
US7991938B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
TWI679539B (zh) 主從式系統、指令執行方法與資料存取方法
CN102339267B (zh) I2c地址转换
KR100805836B1 (ko) 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법
KR100847968B1 (ko) 컴퓨팅 시스템, 전자 통신 디바이스, 컴퓨팅 시스템 운영 방법 및 정보 처리 방법
KR20130012111A (ko) 반도체 장치 및 데이터 처리 시스템
US6483183B1 (en) Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller
US8275972B2 (en) Write data mask method and system
CN110781130A (zh) 一种片上系统
JPH0944448A (ja) データ・プロセッサ
US20020091888A1 (en) Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports
US7463266B2 (en) Low overhead serial interface
JP4790540B2 (ja) 半導体装置
KR20060134555A (ko) 복수의 프로세서에 의한 메모리 공유 방법 및 장치
CN101223511A (zh) 用于非存储映像式设备存储器的直接访问的方法和系统
JP4291368B2 (ja) メモリバスチェック手順
KR20070102823A (ko) Ｉ２ｃ 프로토콜에서의 어드레스 제어 장치
JPH1185724A (ja) Ｃｐｕモード切替回路
US6789138B1 (en) Computer peripheral apparatus and a computer readable medium having a program for controlling the computer peripheral apparatus
KR100693127B1 (ko) 디스플레이 디바이스 및 프로세서 간에 개선된 디스플레이디바이스 인터페이스를 피팅하기 위한 방법 및 장치
KR100429607B1 (ko) 휴대용 전화기의 데이터 전송 장치 및 방법
US20050134594A1 (en) System and method for controlling display of mobile terminal
US20060064530A1 (en) Integrated PCI interface card
US20050044341A1 (en) Method and apparatus for high speed addressing of a memory space from a relatively small address space
US20130080668A1 (en) Integrated circut with serial interface, receiving transmittal information conforming to two communication protocols
KR20030049406A (ko) 부호분할다중접속 모뎀을 위한 다중 레지스터 인터페이스장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee