KR20000065377A

KR20000065377A - 가변 모드 컨버터

Info

Publication number: KR20000065377A
Application number: KR1019990011596A
Authority: KR
Inventors: 심재륜
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1999-04-02
Filing date: 1999-04-02
Publication date: 2000-11-15

Abstract

본 발명은 가변 모드 컨버터에 관한 것으로, 종래의 기술에 있어서는 단방향 시프트 레지스터로서 가변 길이 시프트가 가능하지만 시프트 레지스터의 주요한 사용처인 P/S, S/P 컨버터에 사용될 경우 하나의 가변길이 시프트 레지스터 만으로는 P/S, S/P 컨버터에 공통으로 사용될 수 없는 문제점이 있었다. 따라서, 본 발명은 폭이 다른 다수의 데이터 버스로 부터 시프트 레지스터에 로드(Load)할 임의의 데이터 버스를 선택하는 데이터 로딩부와; 상기 데이터 로딩부에서 선택된 데이터 버스의 병렬 데이터를 받아서 직렬 데이터로 출력하거나 직렬로 들어온 데이터를 병렬로 바꾸어 출력하는 양방향 시프트 레지스터와; 상기 양방향 시프트 레지스터에서 출력된 데이터를 래치하여 소정 폭을 가진 데이터 버스에 출력하는 래치 데이터 선택부와; 선택된 데이터 버스폭에 따라 그 비트수만큼 카운트하여 래치 또는 로드가 적당한 시간에 이루어질 수 있도록 하는 카운터와; 논리 조합에 의해 외부에서 인가되는 로드/래치 제어신호와 모드신호를 조합하여 상기 양방향 시프트 레지스터와 래치 데이터 선택부에 인가하는 제어신호 인가부로 구성하여 하나의 컨버터로서 여러 가지 비트폭을 가지는 데이터 버스와 인터페이스할 수 있을 뿐만 아니라 출력측 또는 입력측으로도 데이터를 입/출력할 수 있어 양방향으로 임의의 시프트 길이를 설정할 수 있어, 시스템 제작시 부피를 줄일 수 있고 다양한 시스템에 적용할 수 있는 효과가 있다.

Description

가변 모드 컨버터{CONVERTER HAVING VARIABLE MODE}

본 발명은 다양한 버스 폭에 따라 데이터를 변환하는 장치에 관한 것으로, 특히 다양한 폭의 데이터 버스가 있는 시스템에서 하나의 가변 모드 컨버터를 프로그래머블하게 제어하여 여러 가지 폭의 데이터 버스와 인터페이스가 가능하도록 하는 가변 모드 컨버터에 관한 것이다.

만약, 한 시스템내에 다양한 폭의 데이터 버스가 있다면 여러개의 P/S, S/P 컨버터가 필요하게 되는데, 본 발명은 하나의 가변 모드 컨버터를 프로그래머블하게 제어하여 각 해당 데이터 버스폭에 맞는 P/S, S/P 컨버터로 사용 가능하도록 하여 여러 가지 데이터 폭의 버스에 인터페이스가 가능하게 하고, 시프트 레지스터로 사용될 때는 임의 길이(LENGTH) 양방향 시프트 레지스터로 사용 가능하며, 8비트 데이터 버퍼로도 다양하게 사용할 수 있도록 한다.

도1은 종래 가변길이 시프트 레지스터의 구성을 보인 블록도로서, 이에 도시된 바와 같이 출력단과 입력단이 서로 직렬 연결되어 입력 데이터를 래치하여 시프트시키는 복수개의 디플립플롭(DF/F1∼DF/F23)과; 상기 디플립플롭(DF/F1∼DF/F23)의 사이에서 소정단의 간격으로 연결되어 제어신호(CONT)에 의해 시프트시킬 단 수를 선택하는 복수개의 멀티플렉서(MUX1∼MUX5)로 구성되어 있다.

이하, 상기와 같이 구성된 시프트 레지스터의 동작을 살펴보면 최전단의 디플립플롭(DF/F23)의 데이터 입력단(DI)으로 데이터가 들어가기 전에 미리 다음의 표1과 같은 제어신호(CONT)에 의해 멀티플렉서(MUX1∼MUX5)를 세팅해 줌으로써 시프될 디플립플롭의 단수를 결정하게 된다.

CONT 〈4〉〈3〉〈2〉〈1〉〈0〉	SHIFT LENGTH
0 0 0 0 0	0 LENGTH SHIFT
0 0 0 0 1	1 LENGTH SHIFT
0 0 0 1 0	2 LENGTH SHIFT
:	:
1 0 1 1 0	22LENGTH SHIFT
1 0 1 1 1	23LENGTH SHIFT
1 1 0 0 0	24LENGTH SHIFT

즉, 멀티플렉서(MUX1∼MUX5)에 인가되는 제어신호(CONT)의 상태가 '0'일 경우에는 입력단(A)으로 입력되는 데이터를 출력하고, 제어신호(CONT)의 상태가 '1'일 경우에는 다른 입력단(B)으로 입력되는 데이터를 출력하게 되어 제어신호(CONT)의 상태가 '00000'일 경우에는 모든 멀티플렉서(MUX1∼MUX5)가 입력단(A)의 데이터를 출력하도록 세트되어 입력단(A)으로 입력되는 데이터를 어떤 디플립플롭도 거치지 않고 멀티플렉서(MUX1∼MUX5)만을 거쳐 최종 출력하게 된다.

마찬가지로, 제어신호(CONT)의 상태가 '11111'일 경우에는 멀티플렉서(MUX1∼MUX5)의 입력단이 모두 'B'로 되어 총 23단계의 모든 디플립플롭을 거쳐 데이터를 출력하게 된다.

따라서, 상기 도1의 실시예에서는 디플립플롭의 연결 숫자에 따라 최고 23비트에서 최소 1비트까지 시프트가 가능하다.

그러나, 상기 종래의 기술에 있어서는 단방향 시프트 레지스터로서 가변 길이 시프트가 가능하지만 시프트 레지스터의 주요한 사용처인 P/S, S/P 컨버터에 사용될 경우 하나의 가변길이 시프트 레지스터 만으로는 P/S, S/P 컨버터에 공통으로 사용될 수 없는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, P/S와 S/P 컨버터에 공통으로 사용될 수 있는 시프트 레지스터와 이를 이용해 다양한 폭을 가진 데이터 버스에 인터페이스가 가능하도록 하는 가변 모드 컨버터를 제공 하는데 그 목적이 있다.

도1은 종래 가변길이 시프트 레지스터의 구성을 보인 블록도.

도2는 본 발명 가변 모드 컨버터의 구성을 보인 블록도.

도3은 상기 도2에서 양방향 시프트 레지스터의 상세 회로도.

***도면의 주요 부분에 대한 부호의 설명***

10 : 데이터 로딩부 20 : 양방향 시프트 레지스터

30 : 래치 데이터 선택부 40 : 카운터

50 : 제어신호 인가부 60a,60b : 방향 선택부

DF/F1∼DF/Fn : 디플립플롭 MUX1∼MUXn : 멀티플렉서

INV : 인버터 BUFT,BUFB : 버퍼

NAND1,NAND2 : 낸드게이트 NOR1 : 노아게이트

이와 같은 목적을 달성하기 위한 본 발명은, 폭이 다른 다수의 데이터 버스로 부터 시프트 레지스터에 로드(Load)할 임의의 데이터 버스를 선택하는 데이터 로딩부와; 상기 데이터 로딩부에서 선택된 데이터 버스의 병렬 데이터를 받아서 직렬 데이터로 출력하거나 직렬로 들어온 데이터를 병렬로 바꾸어 출력하는 양방향 시프트 레지스터와; 상기 양방향 시프트 레지스터에서 출력된 데이터를 래치하여 소정 폭을 가진 데이터 버스에 출력하는 래치 데이터 선택부와; 선택된 데이터 버스폭에 따라 그 비트수만큼 카운트하여 래치 또는 로드가 적당한 시간에 이루어질 수 있도록 하는 카운터와; 논리 조합에 의해 외부에서 인가되는 로드/래치 제어신호와 모드신호를 조합하여 상기 양방향 시프트 레지스터와 래치 데이터 선택부에 인가하는 제어신호 인가부로 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명 가변 모드 컨버터의 구성을 보인 블록도로서, 이에 도시한 바와 같이 폭이 다른 다수의 데이터 버스로 부터 시프트 레지스터에 로드(Load)할 임의의 데이터 버스를 선택하는 데이터 로딩부(10)와; 상기 데이터 로딩부(10)에서 선택된 데이터 버스의 병렬 데이터를 받아서 직렬 데이터로 출력하거나 직렬로 들어온 데이터를 병렬로 바꾸어 출력하는 양방향 시프트 레지스터(20)와; 상기 양방향 시프트 레지스터(20)에서 출력된 데이터를 래치하여 소정 폭을 가진 데이터 버스에 출력하는 래치 데이터 선택부(30)와; 선택된 데이터 버스폭에 따라 그 비트수만큼 카운트하여 래치 또는 로드가 적당한 시간에 이루어질 수 있도록 하는 카운터(40)와; 논리 조합에 의해 외부에서 인가되는 로드/래치 제어신호와 모드신호를 조합하여 상기 양방향 시프트 레지스터와 래치 데이터 선택부에 인가하는 제어신호 인가부(50)로 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.

먼저, 데이터 로딩부(10)는 로딩 선택신호(nbit_sel)에 의해 다수의 데이터 버스 중 n비트의 폭을 가지는 데이터 버스를 선택하여 데이터를 로딩하고, 양방향 시프트 레지스터(20)에서는 상기 데이터 로딩부(10)에서 로딩된 데이터를 선택신호(MOD)에 의해 직렬 또는 병렬로 바꾸어 출력하고, 래치 데이터 선택부(30)는 상기 양방향 시프트 레지스터(20)로 부터 입력된 데이터를 래치신호(LOAD/LATCH)에 의해 래치하여 사용자에 의해 설정된 n비트 데이터 버스에 실어주게 된다.

이때, 카운터(40)는 상기 데이터 로딩부(10)나 래치 데이터 선택부(30)에서 로딩 또는 래치가 적당한 시간에 이루어지도록 카운트하여 카운트의 완료에 따라 래치 또는 로드신호(LATCH/LOAD)를 발생시키게 된다.

도3은 상기 양방향 시프트 레지스터의 상세 회로도로서, 이에 도시한 바와 같이 일측단(A)에 병렬 데이터를 입력받고, 다른 일측단(B)에 직렬 데이터를 입력받는 멀티플렉서(MUX12∼MUX5)와 그 출력단에 직렬 연결된 디플립플롭(DF/F15∼DF/F8)의 쌍이 복수개 직렬 연결되고, 상기 최종단의 멀티플렉서(MUX5)와 디플립플롭(DF/F8)의 쌍에 소정단씩의 디플립플롭(DF/F1∼DF/F7)을 사이에 두고 직렬 연결된 멀티플렉서(MUX1∼MUX4)와; 상기 최종단의 멀티플렉서(MUX1) 및 최전단의 멀티플렉서(MUX12)에 연결되어 데이터의 입/출력 방향을 설정하는 방향 선택부(60a,60b)로 구성되어 있는 것으로, 그 동작 및 작용을 표2를 참조하여 설명하면 다음과 같다.

MOD	DIR	CONT 〈3〉〈2〉〈1〉〈0〉	SHIFT LENGTH
0	?	?	병렬
1	0	0 0 0 0	순방향 0
		0 0 0 1	순방향 1
		:	:
		1 1 1 0	순방향 14
		1 1 1 1	순방향 15
	1	0 0 0 0	역방향 0
		0 0 0 1	역방향 1
		:	:
		1 1 1 0	역방향 14
		1 1 1 1	역방향 15

일단, 멀티플렉서(MUX1∼MUX3)는 종래의 경우와 마찬가지로 제어신호(CONT)의 상태에 의해 '0'일 경우에는 디플립플롭(DF/F1∼DF/F7)을 거치지 않고 데이터를 입력받게 되고, '1'일 경우에는 그 위치에 따라 소정개씩이 직렬 연결된 디플립플롭(DF/F1∼DF/F7)을 거쳐 데이터를 입력받게 된다.

다음, 방향 선택 신호(DIR)에 의해 '0'일 경우에는 방향 선택부(60a,60b)의 순방향 버퍼(BUFT)를 턴온시키게 되어 순방향으로 입력되는 데이터(FSDATA)를 출력하게 되고, '1'일 경우에는 방향 선택부(60a,60b)의 역방향 버퍼(BUFB)를 턴온시키게 되어 역방향으로 입력되는 데이터(BSDATA)를 출력하게 된다.

또한, 멀티플렉서(MUX5∼MUX12)와 디플립플롭(DF/F8∼DF/F15)쌍의 멀티플렉서(MUX5∼MUX12)에 입력되는 모드 선택신호(MOD)는 그 상태가 '0'일 경우에는 'A'입력단으로 인가되는 데이터를 출력하게 되어 즉, 병렬 데이터를 입력받아 출력하게 되고, '1'일 경우에는 'B'입력단으로 인가되는 데이터를 입력받아 출력하게 되어 직렬 연결된 다음단의 멀티플렉서(MUX4) 및 디플립플롭(DF/F7∼DF/F1)에 인가됨으로써 즉, 직렬 데이터를 시프트 시키게 된다.

한편, 상기 도2에서 설명되지 않은 모드신호(MOD)는 상기 양방향 시프트 레지스터(20)에 사용된 모드신호와는 달리 데이터 로딩부(10)에서 선택된 데이터를 시프트할지 로드/래치할지를 선택하고, 카운터(40)의 오버플로우로서 만들어지는 로드/래치 인에이블 신호(NEW)와 제어신호 인가부(50)에서 논리조합에 의해 다음의 표3과 같이 동작하게 된다.

MOD	LOAD/LATCH	NEW	동작모드
1	?	?	시프트
0	0	0	로드
	0	1	시프트
	1	0	시프트/래치
	1	1	시프트

특히, P/S동작에서 선택신호(CONT)가 모두가 '1'로 선택되었을 때는 8비트 만큼의 직렬 출력을 지연(Delay)시킬 수 있다.

따라서, 이와 유사하게 다른 폭의 데이터에 대해서도 지연을 시킬 수 있어 데이터 버퍼로서의 기능을 일부 수행할 수 있게 된다.

다음, 카운터(40)는 로드나 혹은 래치시 데이터의 길이를 카운터하여 로딩 선택신호(nbit_sel)에 따라 정해진 카운트를 하고나면 오버플로우되어 로드/래치 인에이블 신호(NEW)를 발생시키게 되는데, 다시 말해 상기 양방향 시프트 레지스터(20)를 P/S로 사용할 경우에는 모드(MOD)를 '0'으로 하여 멀티플렉서의 입력단을 'A'로 선택하여 데이터를 병렬로 입력받고, 다시 모드(MOD)를 '1'로 선택하여 멀티플렉서의 입력단을 'B'로 선택하면 클럭에 동기하여 상기 병렬 입력된 데이터가 직렬로 출력하게 되고, 반대로 S/P로 사용할 경우에는 8비트의 데이터가 순차로 입력될 동안은 멀티플렉서의 모드를 '1'로 두고, 8비트의 입력이 모두 완료되면 모드를 '0'으로 바꾸어 병렬로 출력하게 된다.

그리고, 시프트 레지스터로만 사용될때는 상기에서 설명한 바와 같이 양방향 시프트 레지스터(20)의 모드를 '1'로 선택하면 된다.

이상에서 설명한 바와 같이 본 발명 가변 모드 컨버터는 하나의 컨버터로서 여러 가지 비트폭을 가지는 데이터 버스와 인터페이스할 수 있을 뿐만 아니라 출력측 또는 입력측으로도 데이터를 입/출력할 수 있어 양방향으로 임의의 시프트 길이를 설정할 수 있어, 시스템 제작시 부피를 줄일 수 있고 다양한 버스폭을 가진 시스템에 적용할 수 있는 효과가 있다.

Claims

폭이 다른 다수의 데이터 버스로 부터 시프트 레지스터에 로드(Load)할 임의의 데이터 버스를 선택하는 데이터 로딩부와; 상기 데이터 로딩부에서 선택된 데이터 버스의 병렬 데이터를 받아서 직렬 데이터로 출력하거나 직렬로 들어온 데이터를 병렬로 바꾸어 출력하는 양방향 시프트 레지스터와; 상기 양방향 시프트 레지스터에서 출력된 데이터를 래치하여 소정 폭을 가진 데이터 버스에 출력하는 래치 데이터 선택부와; 선택된 데이터 버스폭에 따라 그 비트수만큼 카운트하여 래치 또는 로드가 적당한 시간에 이루어질 수 있도록 하는 카운터와; 논리 조합에 의해 외부에서 인가되는 로드/래치 제어신호와 모드신호를 조합하여 상기 양방향 시프트 레지스터와 래치 데이터 선택부에 인가하는 제어신호 인가부로 구성하여 된 것을 특징으로 하는 가변 모드 컨버터.
제1항에 있어서, 상기 양방향 시프트 레지스터는 일측단(A)에 병렬 데이터를 입력받고, 다른 일측단(B)에 직렬 데이터를 입력받는 멀티플렉서(MUX12∼MUX5)와 그 출력단에 직렬 연결된 디플립플롭(DF/F15∼DF/F8)의 쌍이 복수개 직렬 연결되고, 상기 최종단의 멀티플렉서(MUX5)와 디플립플롭(DF/F8)의 쌍에 소정단씩의 디플립플롭(DF/F1∼DF/F7)을 사이에 두고 직렬 연결된 멀티플렉서(MUX1∼MUX4)와; 상기 최종단의 멀티플렉서(MUX1) 및 최전단의 멀티플렉서(MUX12)에 연결되어 데이터의 입/출력 방향을 설정하는 방향 선택부(60a,60b)로 구성된 것을 특징으로 하는 가변 모드 컨버터.