JP2836187B2 - 空きチャネル選択方式 - Google Patents

空きチャネル選択方式

Info

Publication number
JP2836187B2
JP2836187B2 JP12333490A JP12333490A JP2836187B2 JP 2836187 B2 JP2836187 B2 JP 2836187B2 JP 12333490 A JP12333490 A JP 12333490A JP 12333490 A JP12333490 A JP 12333490A JP 2836187 B2 JP2836187 B2 JP 2836187B2
Authority
JP
Japan
Prior art keywords
channel
selection
comparison
output
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12333490A
Other languages
English (en)
Other versions
JPH0418825A (ja
Inventor
政夫 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP12333490A priority Critical patent/JP2836187B2/ja
Publication of JPH0418825A publication Critical patent/JPH0418825A/ja
Application granted granted Critical
Publication of JP2836187B2 publication Critical patent/JP2836187B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は空きチャネル選択方式に関し、特に無線回線
制御装置等で無線チャネルの割当てに使用する空きチャ
ネル選択方式に関する。
〔従来の技術〕
従来の空きチャネル選択方式は、通常ソフトウェアに
よる制御方法が用いられている。これは、チャネルごと
にテーブルを作成し、第1のチャネルのテーブルの中に
は、次に使用する第2のチャネルのテーブルのアドレス
が書かれ、第2のチャネルのテーブルの中には、さらに
次に使用する第3のチャネルのテーブルのアドレスが書
かれているというように、次次とテーブルがつながりリ
ンクを構成する。このとき、最初に使用する第1のチャ
ネルのテーブルのアドレスはヘッダにて示されている。
空きチャネル選択時は、ヘッダの指示により第1のチ
ャネルから使用し、第1のチャネルの使用により、第1
のチャネルのテーブルをリンクから外すため、ヘッダに
書かれている第1のチャネルのテーブルのアドレスを、
第2のチャネルのテーブルのアドレスに書き直してお
く。また、空きチャネルが新たに発生した場合には、こ
の空きチャネルをリンクの最後尾に接続するため、最後
尾のチャネルのテーブルに、新たに発生した空きチャネ
ルのテーブルのアドレスを書込む。これらの一連のリン
クの操作をマルチプロセッサシステムで行うには、同時
に複数のプロセッサがリンクを操作しないようにするた
め、ロックビットを使用している。各プロセッサは、ロ
ックビットが“0"のときのみリンクの操作を行い、リン
クの操作を実行中はロックビットを“1"にしておくよう
になっている。
〔発明が解決しようとする課題〕
上述した従来の空きチャネル選択方式は、マルチプロ
セッサシステムで行うには、同時使用を避けるためのロ
ックビットの操作を必要とするので、チャネルの使用頻
度が高い場合には、当然リンク操作の頻度も高くなり、
各プロセッサは、ロックビットが“1"となっている状態
に遭遇する確率が高くなる。このため、プロセッサは、
リンク操作をロックビットが“0"となるまで待合せなけ
ればならないので、処理能力が低下することになるとい
う問題点がある。さらに、ロックビットが“1"となって
いる確率が極めて高くなると、空きチャネルを選択しよ
うとしても、ロックビットをチェックしたときに、いつ
でも“1"に見えてしまい、プロセッサの保留時間上の制
約から空きチャネルの選択が不能となったり、また新た
に発生した空きチャネルを、リンクに接続する場合に
も、ロックビットをチェックしたときに、いつでも“1"
に見え、空きチャネルの接続操作ができず、この空きチ
ャネルのリンクへの復帰ができず、結局、リンクに取込
まれず一切使用できないチャネルが発生する可能性があ
るという問題点もある。
本発明の目的は、プロセッサの処理能力を低下させ
ず、常に順番待ち回数の多い空きチャネルの中から一つ
のチャネルを選択することと、すべてのチャネルを均等
に使用することを可能とする空きチャネル選択方式を提
供することにある。
〔課題を解決するための手段〕
本発明の空きチャネル選択方式は、複数のチャネルの
中の空きチャネルから一つの空きチャネルを選択する空
きチャネル選択方式において、前記複数のチャネルに対
応して設けた空き塞がりを表示する表示部と使用される
までの順番待ち回数を計数する計数部とを持つカウンタ
と、前記複数のチャネルに対応して設けたカウンタの出
力する順番待ち回数を順次比較する複数の比較選択部を
組合せた最終的に1個の空きチャネルを定める機能を持
つ比較選択機構とを備える構成である。
前記比較選択機構は番号を付し番号順に並べた前記複
数のカウンタの中の第1のカウンタと第2のカウンタと
が示す順番待ち回数の出力を受け予め定めた選択条件に
従って1個の空きチャネルを定めて出力する第1の比較
選択部と、前記第1の比較選択部の出力と第3のカウン
タが示す順番待ち回数の出力とを受け予め定めた選択条
件に従って1個の空きチャネルを定めて出力する第2の
比較選択部と、以下番号順に前位の比較選択部の出力と
該当するカウンタの出力とを受け比較し予め定めた選択
条件に従って1個の空きチャネルを定めて出力する複数
の比較選択部とで構成してもよい。
前記比較選択機構は前記複数のカウンタの2個を一組
としてこの一組の各各が示す順番待ち回数の出力を受け
予め定めた選択条件に従って1個の空きチャネルを定め
て出力する複数の第1段目の比較選択部と、前記複数の
第1段目の比較選択部の2個を一組としてこの一組の各
各が示す順番待ち回数の出力を受け予め定めた選択条件
に従って1個の空きチャネルを定めて出力する複数の第
2段目の比較選択部と、以下順次トーナメント形式に各
段の比較選択部の出力を受け予め定めた選択条件に従っ
て1個の空きチャネルを定めて出力する複数の各段目の
比較選択部と、最後に1個の空きチャネルを定めて出力
する最終段目の比較選択部とで構成してもよい。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第1図は本発明の第1の実施例のブロック図である。
入力端子1は、空きチャネル選択開始パルスを受信
し、カウンタ2を構成するチャネルに対応して設けた空
き塞がりを表示する表示部(以下FLGと記す)3の出力
と共にアンド回路4に入力する。アンド回路4の出力
は、カウンタ2を構成する使用されるまでの順番待ち回
数を計数する計数部5にクロック信号として入力され
る。カウンタ2は、本実施例では256段設けられてい
る。カウンタ2の出力6は、例えば8bitのデータとして
構成される。第0段および第1段のカウンタ2の出力6
は、選択器(以下SELと記す)7と比較器(以下CMPと記
す)8とに入力する。CMP8は、若番段からの入力(以下
Aと記す)と老番段からの入力(以下Bと記す)とを比
較し、A<Bの場合には切換信号をSEL7,9に出力する。
SEL7,9は、切換信号を受信しない場合にはAからの入力
を選択して出力し、切換信号を受信した場合にはB段か
らの入力を選択して出力する。SEL9は、8bitのデータと
して構成したカウンタ2の段番号が、CMP8への出力6に
対応して入力される。第0段および第1段のカウンタ2
の出力6を受けたSEL7と、第0段および第1段のカウン
タ2の段番号を受けたSEL9とは、CMP8からの切換信号の
有無により一方のカウンタ2の出力6と該当するカウン
タ2の段番号とを出力する。次にこの第0段および第1
段の比較後の出力は、再度第2段のカウンタ2の出力6
と比較するため、第2段に設けられたCMP8に入力され
る。以下A側で選択された出力と、B段のカウンタ2の
出力6とを比較し、出力6の比較値が同一であればA側
の出力6を出力し、以下同様の手順を繰返し最終段であ
る255段まで、255回の比較選択動作を行う。最終段での
SEL7の出力は、デコーダ(以下DECと記す)10に入力さ
れ数値を確認され、出力端子14に選択結果を出力する。
SEL9の出力はラッチ回路12に記憶され、選択されたチャ
ネル番号13をDEC11と外部とに出力する。DEC11は、受信
したチャネル番号13に該当する段のFLG3を使用中とし、
計数部5を初期化する。DEC15は、外部から制御を受
け、各FLG3を使用中から空き状態表示に設定し直す機能
を持つものである。
次に動作について説明する。
入力端子1に空きチャネル選択開始パルスが入力され
ると、全段のFLG3の状態がアンド回路4によって確認さ
れ、空きのチャネルに対応する段では空きチャネル選択
開始パルスの前縁で計数部5を加算する。次に第0段か
ら若番順に計数部5の出力をCMP8で比較し、数値の大き
い方の値を次段に送り、等しい場合は若番側の値とチャ
ネル番号とを次段に送り、順次比較を繰返し、第255段
の計数部5の出力の比較を行い、最終値をDEC10に入力
する。DEC10は、最終値を確認し、8bitがすべて“0"で
あれば、空き無しと判断し、出力端子14に空きチャネル
なしを出力する。空きチャネルがあれば、第255段のSEL
9の出力である選択された空きチャネル番号を一旦ラッ
チ回路12に記憶し、チャネル番号13として外部に出力
し、同時にDEC11に送出する。DEC11は、受信したチャネ
ル番号13に該当する段のFLG3を使用中とし、計数部5を
零に復帰させる。
通話中のチャネルが空きとなった場合、DEC15が外部
(例えば無線回線制御装置等)からの制御を受け、該当
するチャネルに対応のFLG3に信号を送り、使用中から空
き状態表示に設定し直す。
以上説明したように本発明はソフトウェアに頼らず空
きチャネルを簡単に選出できるが、特にこの第1の実施
例に独特の効果は、第0段および第1段以外の段の構成
が全く同一であるので、段数を任意に増減できることに
ある。
第2図は本発明の第2の実施例のブロック図である。
第1の実施例と同一の機能を持つものには同一の符号
を付してある。第1の実施例と異なる点は、計数部5の
比較を若番順に行うのではなく、すべての計数部5を二
つづつ組合せ同時に比較し、選択された値同士を再度二
つづつ組合せ同時に比較し、また、選択された値同士を
再度二つづつ組合せ同時に比較し、これを8回繰返して
最終値を得るという、トーナメント方式の選出方法を取
るところにある。その他の点については、第1の実施例
と同等であるので説明を省略する。
以上説明したように本実施例は、第1の実施例と同等
の機能を持つが、特にこの第2の実施例に独特の効果
は、最終値を得るまでの時間が非常に短くてすむという
点にある。時間が比較の段数に比例するものとして、第
1の実施例と比較すれば、 第1の実施例:第2の実施例=255:8 となる。
第3図は本発明をシステムに組込み使用する一実施例
のブロック図である。
システムを制御する制御部21は、本発明の機能を含む
チャネル選択回路22と、各通話チャネルを制御する通話
チャネルユニット23とを共通バス24を介して制御する。
次に動作について説明する。
新たに通話チャネルを割当てる場合には、制御部21
は、チャネル選択回路22から突きチャネル番号を読出
す。次に読出した空きチャネル番号に基づき、該当する
通話チャネルユニット23を起動する。通話チャネルユニ
ット23の使用が終了すれば、チャネル選択回路22の該当
するカウンタ2のFLG3を空きに設定する。
〔発明の効果〕
以上説明したように、本発明は、複数のチャネルに対
応して使用されるまでの順番待ち回数の計数値を出力す
るカウンタと、カウンタの出力する順番待ち回数を順次
比較し最終的に1個の空きチャネルを定める機能を持つ
比較選択機構とにより、プロセッサの処理能力を低下さ
せず、常に順番待ち回数の多い空きチャネルの中から一
つのチャネルを選択することと、すべてのチャネルを均
等に使用することが可能となるという効果が有る。
【図面の簡単な説明】
第1図は本発明の第1の実施例のブロック図、第2図は
本発明の第2の実施例のブロック図、第3図は本発明を
システムに組込み使用する一実施例のブロック図であ
る。 1……入力端子、2……カウンタ、3……表示部(FL
G)、4……アンド回路、5……計数部、6……出力、
7,9……選択器(SEL)、8……比較器(CMP)、10,11,1
5……デコーダ(DEC)、12……ラッチ回路、13……チャ
ネル番号、14……出力端子。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のチャネルの中の空きチャネルから一
    つの空きチャネルを選択する空きチャネル選択方式にお
    いて、前記複数のチャネルに対応して設けた空き塞がり
    を表示する表示部と使用されるまでの順番待ち回数を計
    数する計数部とを持つカウンタと、前記複数のチャネル
    に対応して設けたカウンタの出力する順番待ち回数を順
    次比較する複数の比較選択部を組合せた最終的に1個の
    空きチャネルを定める機能を持つ比較選択機構とを備え
    ることを特徴とする空きチャネル選択方式。
  2. 【請求項2】前記比較選択機構は番号を付し番号順に並
    べた前記複数のカウンタの中の第1のカウンタと第2の
    カウンタとが示す順番待ち回数の出力を受け予め定めた
    選択条件に従って1個の空きチャネルを定めて出力する
    第1の比較選択部と、前記第1の比較選択部の出力と第
    3のカウンタが示す順番待ち回数の出力とを受け予め定
    めた選択条件に従って1個の空きチャネルを定めて出力
    する第2の比較選択部と、以下番号順に前位の比較選択
    部の出力と該当するカウンタの出力とを受け比較し予め
    定めた選択条件に従って1個の空きチャネルを定めて出
    力する複数の比較選択部とを有することを特徴とする請
    求項1記載の空きチャネル選択方式。
  3. 【請求項3】前記比較選択機構は前記複数のカウンタの
    2個を一組としてこの一組の各各が示す順番待ち回数の
    出力を受け予め定めた選択条件に従って1個の空きチャ
    ネルを定めて出力する複数の第1段目の比較選択部と、
    前記複数の第1段目の比較選択部の2個を一組としてこ
    の一組の各各が示す順番待ち回数の出力を受け予め定め
    た選択条件に従って1個の空きチャネルを定めて出力す
    る複数の第2段目の比較選択部と、以下順次トーナメン
    ト形式に各段の比較選択部の出力を受け予め定めた選択
    条件に従って1個の空きチャネルを定めて出力する複数
    の各段目の比較選択部と、最後に1個の空きチャネルを
    定めて出力する最終段目の比較選択部とを有することを
    特徴とする請求項1記載の空きチャネル選択方式。
JP12333490A 1990-05-14 1990-05-14 空きチャネル選択方式 Expired - Lifetime JP2836187B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12333490A JP2836187B2 (ja) 1990-05-14 1990-05-14 空きチャネル選択方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12333490A JP2836187B2 (ja) 1990-05-14 1990-05-14 空きチャネル選択方式

Publications (2)

Publication Number Publication Date
JPH0418825A JPH0418825A (ja) 1992-01-23
JP2836187B2 true JP2836187B2 (ja) 1998-12-14

Family

ID=14857989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12333490A Expired - Lifetime JP2836187B2 (ja) 1990-05-14 1990-05-14 空きチャネル選択方式

Country Status (1)

Country Link
JP (1) JP2836187B2 (ja)

Also Published As

Publication number Publication date
JPH0418825A (ja) 1992-01-23

Similar Documents

Publication Publication Date Title
US4451881A (en) Data processing system bus for multiple independent users
EP0047440A1 (en) Shift circuit
US5146577A (en) Serial data circuit with randomly-accessed registers of different bit length
US3786436A (en) Memory expansion arrangement in a central processor
EP0345807A2 (en) Line memory for speed conversion
US7093105B2 (en) Method and apparatus for determining availability of a queue to which a program step is issued out of program order
US20060004980A1 (en) Address creator and arithmetic circuit
US7336674B2 (en) Bit clearing mechanism for an empty list
JP2752634B2 (ja) ソート処理装置
JP2836187B2 (ja) 空きチャネル選択方式
US20030126404A1 (en) Data processing system, array-type processor, data processor, and information storage medium
CN218630768U (zh) 红外触摸框以及终端设备
US8327108B2 (en) Slave and a master device, a system incorporating the devices, and a method of operating the slave device
JP2513219B2 (ja) デ−タ処理用プロセツサ
EP0822481A1 (en) Constant divider
JPH05204598A (ja) Fifoバッファ回路
JPH1185463A (ja) 演算ネットワーク装置
KR20000065377A (ko) 가변 모드 컨버터
RU2058585C1 (ru) Селекторный канал
EP0782082A2 (en) Serial data transfer apparatus
US6252815B1 (en) First in first out memory circuit
JPS59112355A (ja) 負荷分配装置
JPS63284634A (ja) 電子計算機の端末制御方法
JPH07210371A (ja) パイプライン型除算処理装置
JPH08287002A (ja) Dma制御装置