CN107645487A - 报头处理设备、处理器和电子设备 - Google Patents
报头处理设备、处理器和电子设备 Download PDFInfo
- Publication number
- CN107645487A CN107645487A CN201710109990.6A CN201710109990A CN107645487A CN 107645487 A CN107645487 A CN 107645487A CN 201710109990 A CN201710109990 A CN 201710109990A CN 107645487 A CN107645487 A CN 107645487A
- Authority
- CN
- China
- Prior art keywords
- header
- information
- packet
- data
- format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/095—Error detection codes other than CRC and single parity bit codes
- H03M13/096—Checksums
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/70—Admission control; Resource allocation
- H04L47/76—Admission control; Resource allocation using dynamic resource allocation, e.g. in-call renegotiation requested by the user or requested by the network in response to changing network conditions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Computing Systems (AREA)
- Medical Informatics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
一种报头处理设备包括错误检测器、控制器和重分配器。错误检测器检测分组中的报头中的错误,并输出报头错误检测结果。控制器基于与报头的类型相对应的信息和报头错误检测结果从报头中选择第一信息和第二信息。重分配器合并第一信息和第二信息并且产生具有与所述报头的格式不同的公共格式的报头。
Description
相关申请交叉引用
通过引用将于2016年7月20日提交的题为“Header Processing Device,Processor,and Electronic Device”的韩国专利申请No.10-2016-0091867全部合并于此。
技术领域
本文描述的一个或多个实施例涉及一种报头处理设备、处理器和电子设备。
背景技术
已经建立了移动行业处理器接口联盟(联盟)来定义移动设备的接口标准。根据MIPI规范,发射机链路层产生用于发送从上层接收的数据的报头和错误校验信息。报头和错误校验信息被附加到分组中的数据。分组通过发射机物理层被发送到接收机。接收机链路层接收通过接收机物理层所发送的分组,并基于分组中的报头和错误校验信息向上层发送可靠数据。
报头可以包括用于测试分组中的信息的有效性的信息以及用于处理数据的信息。由于基于物理层的属性确定报头的格式,所以格式可以根据物理层的类型而不同。在这种情况下,发射机链路层和接收机链路层包括若干链路路径来处理不同格式的报头。然而,一些模块可能执行相同或重复的功能。这增加了芯片尺寸。
发明内容
根据一个或多个实施例,一种报头处理设备包括:错误检测器,检测分组中的报头中的错误,并输出报头错误检测结果;控制器,基于与所述报头的类型相对应的信息和所述报头错误检测结果从所述报头中选择第一信息和第二信息;以及重分配器,合并第一信息和第二信息,并且产生具有与所述报头的格式不同的公共格式的报头。
根据一个或多个其他实施例,一种报头处理设备包括:错误检测器,检测包括D-PHY报头在内的第一分组和包括C-PHY报头在内的第二分组的报头中的错误,并输出报头错误检测结果;控制器,选择数据ID和分组数据字段信息,其中在所述D-PHY报头和所述C-PHY报头中的每一个中未检测到报头中的错误时,所述控制器基于与第一分组和第二分组中的报头的类型相对应的信息和所述报头错误检测结果来选择数据ID和分组数据字段信息;以及重分配器,合并由控制器选择的数据ID和分组数据字段信息,并产生具有公共格式的报头。
根据一个或多个其他实施例,一种处理器包括:第一物理层,接收具有第一报头的第一分组;第二物理层,接收具有第二报头的第二分组;链路层,将分别在第一分组和第二分组中的第一报头和第二报头转换为第三报头,所述链路层通过对第三报头的解析和数据交织来输出数据;以及核心处理器,处理由链路层输出的所述数据。
根据一个或多个其他实施例,一种电子设备包括:至少一个传感器,产生并发送包括第一报头的第一分组或包括第二报头的第二分组;以及处理器,接收第一分组和第二分组,将第一报头和第二报头转换为第三报头,并且处理包括第三报头的第三分组。
根据一个或多个其他实施例,一种装置包括:第一逻辑,接收具有第一报头格式的第一分组;第二逻辑,接收具有第二报头格式的第二分组;第三逻辑,基于第一报头格式和第二报头格式产生第三报头格式;以及第四逻辑,输出分别具有第一分组和第二分组中的数据且包括第三报头格式的第三分组和第四分组,其中第一报头格式不同于第二报头格式,并且第三报头格式不同于第一报头格式和第二报头格式。
附图说明
通过参考附图详细描述示例实施例,特征对于本领域技术人员将变得显见,其中:
图1示出了电子设备的实施例;
图2示出了电子设备的另一实施例;
图3示出了分组的示例;
图4示出了分组中的D-PHY报头的实施例;
图5示出了C-PHY报头的实施例;
图6示出了用于处理具有不同格式的报头的层;
图7示出了接收机链路层的另一实施例;
图8示出了转换后的报头的实施例;
图9示出了报头处理设备的实施例;
图10示出了控制单元的实施例;以及
图11示出了重分配单元的实施例。
具体实施方式
图1示出了可以应用报头处理设备的电子设备1000的实施例。电子设备1000可以包括显示设备1100、存储器1200、通信模块1300、传感器模块1400和处理器1500。电子设备1000可以是或包括例如电视、台式计算机或移动设备,例如但不限于智能电话、平板PC或膝上型计算机。
显示设备1100、存储器1200、通信模块1300、传感器模块1400、处理器1500和/或电子设备1000的其他特征可以通过传输数据的总线1600彼此通信。
图2示出了可以应用报头处理设备的电子设备1000’的另一实施例。参考图2,电子设备可以包括第一传感器模块1400、第二传感器模块1400’和处理器1500。第一传感器模块1400和第二传感器模块1400’中的每一个可以产生数据并将数据发送到处理器1500。在一个实施例中,第一传感器模块1400和第二传感器模块1400’中的每一个可以通过链路层1420和1420’以及物理层1430和1430’将由第一传感器1410和第二传感器1410’产生的数据发送到处理器1500。
第一传感器1410和第二传感器1410’可以构成上层并且可以是图像传感器。第一传感器1410和第二传感器1410’可以产生图像信号并将图像信号提供给可以是下层的链路层1420和1420’。链路层1420和1420’可以将上层连接到物理层。链路层1420和1420’可以从第一传感器1410和第二传感器1410’(例如,上层)接收数据(例如,图像信号),并且可以产生要附加到分组中的数据中的报头和错误校验信息(例如,循环冗余校验(CRC)校验和)。
物理层1430和1430’可以用作第一传感器模块1400和总线1600之间以及第二传感器模块1400’和总线1600之间的接口,并且因此可以用作传输介质。移动行业处理器接口联盟(MIPI○R联盟)将D-PHY、C-PHY和M-PHY定义为物理层。D-PHY和C-PHY可以用于发送和接收媒体数据。M-PHY可以用于相对于存储器发送和接收数据。在图2中,在第一传感器模块1400中使用C-PHY 1430,在第二传感器模块1400’中使用D-PHY 1430’。由链路层1420和1420’产生的分组可以通过物理层1430和1430’以及总线1600发送到处理器1500。
处理器1500可以接收从第一传感器模块1400和第二传感器模块1400’发送的分组,并且基于分组中的报头和错误校验信息提取可靠数据以处理数据。处理器1500可以包括物理层1530和1530’、链路层1520和核心处理器1510。
在一个实施例中,处理器1500可以包括C-PHY 1530和D-PHY 1530’的整体作为物理层,以便使用C-PHY 1430从第一传感器模块1400接收分组以及使用D-PHY 1430’从第二传感器模块1400’接收分组。链路层1520可以使用通过C-PHY 1530和D-PHY 1530’接收的分组中的报头和错误校验信息来提取可靠数据,以将数据发送到上层。核心处理器1510可以构成上层并且可以处理从链路层1520接收的数据。
图3示出了在电子设备(例如,可以是图2中的电子设备1000’)的相应组件之间传输的分组的实施例。参考图3,分组P可以包括报头H、有效载荷D和错误校验信息E。如上所述,可以在发射机链路层1420和1420’中产生报头H。报头H的格式可以根据传输物理层的类型而不同。例如,由于第一传感器模块1400通过C-PHY 1430发送分组,并且第二传感器模块1400’通过D-PHY 1430’发送分组,所以这些分组中的报头可以具有不同的格式。
图4示出了图3的分组中的D-PHY报头的实施例。参考图4,通过D-PHY发送的分组中的D-PHY报头H1可以包括以下4个字节或由以下4个字节组成:8位数据标识字段ID、16位分组数据字段WC或Pr以及8位纠错码ECC。分组数据字段WC或Pr可以包括字计数或参数信息。例如,当DPHY包括4个数据通道时,可以将包括D-PHY报头H1的4个字节划分为要通过相应数据通道接收的1个字节。
图5示出了图3的分组中的C-PHY报头的实施例。参考图5,通过C-PHY发送的分组中的C-PHY报头H2可以具有其中重复了2N个6字节单位报头的形式(其包括8位保留字段R、8位数据标识字段ID、16位分组数据字段WC或Pr以及16位CRC校验和字段),其中N是指构成C-PHY的数据通道的数量。例如,当C-PHY由3个数据通道组成时,C-PHY报头可以具有重复了上述6个6字节单位报头的形式。另外,可以通过相应的数据通道顺序地接收2个单位报头。
图6示出了处理具有不同格式的报头的接收机链路层的示例。如上所述,当物理层包括D-PHY和C-PHY时,D-PHY报头H1和C-PHY报头H2可以具有不同的格式。因此,链路层1520可以包括用于处理D-PHY报头H1和C-PHY报头H2的路径。在D-PHY的情况下,当出现1位或更少的错误时,可以使用包括ECC在内的报头进行报头错误检查。在C-PHY的情况下,当出现2位或更多的错误时,可以使用包括多个CRC校验和在内的报头进行报头错误检查。
因此,处理D-PHY报头的路径可以被配置为使用ECC来检查报头1522中的错误。处理C-PHY报头的路径可以以使用多个CRC校验和来检查每个单位报头中的错误的这种方式来配置,并且选择与没有错误的有效单位报头相关的信息1522’。然而,组合的其余部分(不包括两个路径(例如,通道合并1521和1521’)中的报头错误检查),报头解析和数据交织1523和1523’可以执行相同的功能。当链路层如图6中那样配置时,由于执行相同功能的模块可以是重复模块,因此芯片尺寸会增加。
图7示出了应用了报头处理设备的接收机链路层的实施例。参考图7,链路层1520可以包括用于通过单个链路路径处理具有不同格式的报头的报头处理设备900。例如,通道合并1521可以合并通过构成物理层(例如,D-PHY和C-PHY)的多个数据通道所发送的数据,并且可以将数据发送给报头处理设备900。报头处理设备900可以将具有不同格式的报头(例如,D-PHY报头H1和C-PHY报头H2)转换为具有公共格式的报头H3以进行输出。因此,报头解析和数据交织1523可以通过对具有公共格式的报头H3的解析和数据交织将数据发送到核心处理器1510(上层)。
根据本示例实施例,可以通过应用了报头处理设备900的这种方式,通过单个链路路径处理包括具有不同格式的报头在内的数据。
图8示出了由与图7相对应的报头处理设备900转换的报头的实施例。报头处理设备900可以利用上述结构选择数据标识ID和分组数据字段信息WC或Pr(其是D-PHY报头H1和C-PHY报头H2两者中的信息),从而产生如图8所示的具有公共格式的报头H3。
在D-PHY报头的情况下,可以使用D-PHY报头中的ECC来检查D-PHY报头中的错误。当未检测到报头中的错误时,可以选择数据标识字段和分组数据字段信息以产生如图8所示的具有公共格式的报头H3。
在C-PHY报头的情况下,可以使用C-PHY报头中的相应2N个单位报头的CRC校验和来检查报头中的错误。当在至少一个单位报头中未检测到错误时,可以选择单位报头的数据标识字段和分组数据字段信息,以产生如图8所示的具有公共格式的报头H3。
图9示出了报头处理设备900的实施例,报头处理设备900可以接收包括具有不同格式的报头(例如,D-PHY报头和C-PHY报头)在内的分组,并可以从分组中的报头提取第一信息和第二信息,其中所述分组中的报头将被转换为具有公共格式的报头。
参考图9,报头处理设备900可以包括控制单元910、错误检测单元920和重分配单元930。控制单元910可以基于与接收到的分组中的报头的类型相关的信息和由错误检测单元920输出的报头错误检测结果,从接收到的分组中选择第一信息和第二信息。控制单元910可以从核心处理器1510接收与报头的类型相关的信息。
图10示出了图9中的控制单元910的实施例。控制单元910可以包括有限状态机FSM911和报头选择器912。FSM 911可以基于与从核心处理器1510接收的报头的类型相关的信息,将接收到的分组中的数据和报头的至少一部分发送到错误检测单元920和重分配单元930。接收到的分组可以包括D-PHY报头或C-PHY报头。此外,FSM 911可以接收与从核心处理器1510接收到的分组中的报头的类型相关的信息,并且可以基于该信息向错误检测单元920和重分配单元930发送适当的数据。
可以向错误检测单元920发送接收到的分组中的报头(其包括例如数据标识ID、分组数据字段信息WC或Pr和ECC/CRC校验和)。因此,可以通过错误检测单元920检查报头中的错误。另外,可以向重分配单元930发送数据标识ID、分组数据字段信息WC或Pr和有效载荷数据D。因此,重分配单元930可以允许将D-PHY报头或C-PHY报头转换为具有公共格式的第三报头,以将其输出。
如上所述,FSM 911可以根据报头的类型允许将适当的数据发送到错误检测单元920和重分配单元930。在一个实施例中,可以用执行相同功能的逻辑代替FSM 911。
报头选择器912可以从错误检测单元920接收报头错误检测结果。基于该结果,报头选择器912可以产生对第一信息和第二信息的选择信号,以提供给重分配单元930。第一信息可以被提供为数据标识ID。第二信息可以被提供为分组数据字段中的字计数WC。
在D-PHY报头的情况下,当错误检测单元920没有在报头中检测到错误时,报头选择器912可以产生用于选择数据标识ID和字计数WC的信号,以提供给重分配单元930。
在C-PHY报头的情况下,报头选择器912可以产生用于选择单位报头的数据标识ID和字计数WC的信号,其中,错误检测单元920没有在C-PHY报头中的2N个单位报头中检测到报头错误。报头选择器912可以将信号提供给重分配单元930的第一输入单元931和第二输入单元932。
错误检测单元920可以检测包括D-PHY报头和C-PHY报头在内的分组的报头中的错误,并输出错误检测结果。错误检测单元920可以执行使用ECC和CRC校验和来检测报头中的错误的功能。错误检测单元920可以基于来自控制单元910的数据,使用ECC或CRC校验和来检测报头错误。
当错误检测单元920在D-PHY报头中检测到错误或者在C-PHY报头中的所有单位报头中检测到错误时,错误检测单元920可以向核心处理器1510发送错误中断。
当错误检测单元920在D-PHY报头中未检测到错误或者在C-PHY报头中的至少一个单位报头中未检测到错误时,错误检测单元920可以将错误检测结果发送给控制单元910的报头选择器912。
重分配单元930可以合并基于由控制单元910提供的选择信号所选择的第一信息和第二信息,以产生具有公共格式的报头。重分配单元930可以将包括具有公共格式报头的报头在内的数据输出到报头解析和数据交织逻辑1523。
图11示出了图9中的重分配单元930的实施例。参考图11,重分配单元930可以包括第一输入单元931、第二输入单元932、报头合并器933、有效载荷合并器934和输出单元935。第一输入单元931可以接收至少一个数据标识ID,并且可以将根据来自报头选择器912的选择信号所选择的数据标识ID输出到报头合并器933。第二输入单元932可以接收至少一个字计数WC,并且可以将根据来自报头选择器912的选择信号所选择的字计数WC输出到报头合并器933。在这种情况下,第一输入单元931和第二输入单元932可以实现为例如用于选择和输出多个输入信号中的至少一个的复用器。
报头合并器933可以合并分别从第一输入单元931和第二输入单元932输出的第一信息和第二信息,以产生并输出具有公共格式的报头H3。
有效载荷合并器934可以接收数据D并且可以合并和输出数据D。
输出单元935可以合并分别从报头合并器933和有效载荷合并器934输出的具有公共格式的报头H3和数据D,以进行输出。在上述示例实施例中,报头处理设备900可以应用于处理器1500。图1中的电子设备1000中的各个组件(例如,显示设备1100、存储器1200、通信模块1300和传感器模块1400)还可以执行接收数据的功能。在这种情况下,报头处理设备900可以应用于模块。
本文所述的方法、处理和/或操作可以通过要由计算机、处理器、控制器或其他信号处理设备执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理设备可以是本文描述的那些设备,或者是除了本文描述的元件之外的设备。因为详细描述了形成方法(或计算机、处理器、控制器或其他信号处理设备的操作)的基础的算法,所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备变换成用于执行本文所描述的方法的专用处理器。
处理器、解析器、传感器或其他模块、状态机、校正器、合并器、检查器、选择器、重分配、控制、检测和其他单元以及由层实现或与层相关联的其他处理特征可以在逻辑中实现,例如所述逻辑可以包括硬件、软件或两者。当至少部分地以硬件实现时,处理器、解析器、传感器或其他模块、状态机、校正器、合并器、检查器、选择器、重分配、控制、检测和其他单元以及其他处理特征可以是例如各种集成电路中的任何一个,包括但不限于专用集成电路、现场可编程门阵列、逻辑门的组合、片上系统、微处理器或其他类型的处理或控制电路。
当至少部分地以软件实现时,处理器、解析器、传感器或其他模块、状态机、校正器、合并器、检查器、选择器、重分配、控制、检测和其他单元以及其他处理特征可以包括例如存储器或用于存储要由例如计算机、处理器、微处理器、控制器或其他信号处理设备执行的代码或指令的其他存储设备。计算机、处理器、微处理器、控制器或其他信号处理设备可以是本文描述的那些设备,或者是除了本文描述的元件之外的设备。因为详细描述了形成方法(或计算机、处理器、微处理器、控制器或其他信号处理设备的操作)的基础的算法,所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备变换成用于执行本文所描述的方法的专用处理器。本文描述的处理器也可以是控制器或由控制器代替。
根据前述实施例中的一个或多个,报头处理设备可以允许将具有不同格式的报头转换为具有新的公共格式的报头,并且可以允许包括具有新的公共格式的报头在内的分组在单个链路路径中被处理。因此,可以不需要若干链路路径来处理具有不同格式的报头,并且不包括作为重复模块的执行相同功能的模块。结果,可以减小芯片尺寸。
在本文中公开了示例实施例,并且虽然采用了特定术语,但是应仅以通用且描述性的意义来使用和解释它们,而不是为了限制的目的。实施例(或其部分)可以组合以形成另外的实施例。在一些情况下,如本领域普通技术人员在提交本申请时将清楚的,除非另有说明,否则结合特定实施例描述的特征、特性和/或元件可以单独地使用,或与结合其他实施例描述的特征、特性和/或元件相组合地使用。因此,本领域技术人员将理解,在不脱离由权利要求限定的所呈现实施例的精神和范围的情况下,可以进行形式和细节上的各种改变。
Claims (24)
1.一种报头处理设备,包括:
错误检测器,检测分组中的报头中的错误,并输出报头错误检测结果;
控制器,基于与所述报头的类型相对应的信息和所述报头错误检测结果从所述报头中选择第一信息和第二信息;以及
重分配器,合并第一信息和第二信息,并且产生具有与所述报头的格式不同的公共格式的报头。
2.根据权利要求1所述的报头处理设备,其中,错误检测器使用所述报头中的纠错码“ECC”来检测所述报头中的错误。
3.根据权利要求2所述的报头处理设备,其中:
当在所述报头中检测到错误时,错误检测器产生错误中断,并向包括所述报头处理设备的电子设备的核心处理器发送所述错误中断。
4.根据权利要求3所述的报头处理设备,其中:
当产生错误中断时,重分配器不产生具有公共格式的报头。
5.根据权利要求1所述的报头处理设备,其中,错误检测器基于循环冗余校验“CRC”校验和来检测所述报头中的多个单位报头中的每一个单位报头中的错误。
6.根据权利要求5所述的报头处理设备,其中:
当在所述报头中的所有单位报头中检测到错误时,错误检测器在包括所述报头处理设备的电子设备的核心处理器中产生错误中断。
7.根据权利要求6所述的报头处理设备,其中:
当产生错误中断时,重分配器不产生具有公共格式的报头。
8.根据权利要求1所述的报头处理设备,其中,控制器包括:
有限状态机FSM,基于与所述报头的类型相对应的信息将所述分组中的数据和所述报头的至少一部分发送给错误检测器和重分配器;以及
报头选择器,产生用于选择第一信息和第二信息的信号,并将所述信号提供给重分配器。
9.根据权利要求8所述的报头处理设备,其中:
当使用所述报头中的ECC在所述报头中没有检测到错误时,
报头选择器产生所述信号以在所述报头中选择第一信息和第二信息。
10.根据权利要求8所述的报头处理设备,其中,报头选择器产生所述信号以在所述报头中的单位报头之中未检测到错误的单位报头中选择第一信息和第二信息。
11.根据权利要求1所述的报头处理设备,其中,重分配器包括:
第一输入器,接收所述报头中的至少一条第一信息并输出由控制器选择的第一信息;
第二输入器,接收所述报头中的至少一条第二信息并输出由控制器选择的第二信息;
报头合并器,合并分别由第一输入器和第二输入器输出的第一信息和第二信息,并且产生和输出具有公共格式的报头;
有效载荷合并器,接收所述分组中的数据并且合并和输出所述数据;以及
输出器,合并和输出分别由报头合并器和有效载荷合并器输出的具有公共格式的报头和所述数据。
12.根据权利要求1所述的报头处理设备,其中,所述报头被提供为D-PHY报头和C-PHY报头。
13.根据权利要求12所述的报头处理设备,其中,第一信息被提供为所述报头中的数据ID,第二信息被提供为所述报头中的分组数据字段信息。
14.一种处理器,包括:
第一物理层,接收具有第一报头的第一分组;
第二物理层,接收具有第二报头的第二分组;
链路层,将分别在第一分组和第二分组中的第一报头和第二报头转换为第三报头,所述链路层通过对第三报头的解析和数据交织来输出数据;以及
核心处理器,处理由链路层输出的所述数据。
15.根据权利要求14所述的处理器,其中,链路层包括:
报头处理器,将第一报头和第二报头转换为第三报头,所述报头处理器包括错误检测器,用于检测第一报头和第二报头中的错误并输出报头错误检测结果;
控制器,基于与第一分组和第二分组中的报头的类型相对应的信息和所述报头错误检测结果,从第一报头和第二报头中选择第一信息和第二信息;以及
重分配器,合并第一信息和第二信息并产生第三报头。
16.根据权利要求15所述的处理器,其中,控制器包括:
有限状态机FSM,基于与报头的类型相对应的信息将第一分组和第二分组中的每一个分组中的数据和报头的至少一部分发送给错误检测器和重分配器;以及
报头选择器,产生用于选择第一信息和第二信息的信号,并将所述信号提供给重分配器。
17.根据权利要求16所述的处理器,其中:
当使用第一报头中的ECC在第一报头中未检测到错误时,报头选择器产生所述信号以在第一报头中选择第一信息和第二信息。
18.根据权利要求16所述的处理器,其中,报头选择器产生所述信号以在第二报头中的单位报头之中未检测到错误的单位报头中选择第一信息和第二信息。
19.根据权利要求15所述的处理器,其中,重分配器包括:
第一输入器,接收第一报头和第二报头中的至少一条第一信息并输出由控制器选择的第一信息;
第二输入器,接收第一报头和第二报头中的至少一条第二信息并输出由控制器选择的第二信息;
报头合并器,合并分别由第一输入器和第二输入器输出的第一信息和第二信息,并且产生和输出第三报头;
有效载荷合并器,接收第一分组和第二分组中的数据,并且合并和输出所述数据;以及
输出器,合并和输出分别由报头合并器和有效载荷合并器输出的第三报头和所述数据。
20.一种装置,包括:
第一逻辑,接收具有第一报头格式的第一分组;
第二逻辑,接收具有第二报头格式的第二分组;
第三逻辑,基于第一报头格式和第二报头格式产生第三报头格式;以及
第四逻辑,输出分别具有第一分组和第二分组中的数据且包括第三报头格式的第三分组和第四分组,其中第一报头格式不同于第二报头格式,并且其中第三报头格式不同于第一报头格式和第二报头格式。
21.根据权利要求20所述的装置,其中,第三逻辑用于:
基于报头类型信息和报头错误检测结果从第一分组和第二分组的报头中选择信息;以及
合并来自第一分组和第二分组的报头的信息以产生第三报头格式。
22.根据权利要求20所述的装置,其中,第四逻辑输出第三分组和第四分组,以沿相同的链路路径进行处理。
23.根据权利要求20所述的装置,其中:
第一报头格式与第一物理层相对应,
第二报头格式与第二物理层相对应,以及
第一物理层不同于第二物理层。
24.根据权利要求23所述的装置,其中:
第一物理层是D-PHY物理层,以及
第二物理层是C-PHY物理层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2016-0091867 | 2016-07-20 | ||
KR1020160091867A KR102516027B1 (ko) | 2016-07-20 | 2016-07-20 | 헤더 처리 장치, 프로세서 및 전자장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107645487A true CN107645487A (zh) | 2018-01-30 |
CN107645487B CN107645487B (zh) | 2021-07-30 |
Family
ID=60988906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710109990.6A Active CN107645487B (zh) | 2016-07-20 | 2017-02-27 | 报头处理设备、处理器和装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10193660B2 (zh) |
KR (1) | KR102516027B1 (zh) |
CN (1) | CN107645487B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019205236A1 (zh) * | 2018-04-24 | 2019-10-31 | 武汉华星光电半导体显示技术有限公司 | 驱动装置、驱动方法及显示系统 |
CN114006949A (zh) * | 2020-07-16 | 2022-02-01 | 马克西姆综合产品公司 | Gmsl隧道模式下的mipi转化 |
US11962674B2 (en) | 2020-07-16 | 2024-04-16 | Maxim Integrated Products, Inc. | MIPI translation in gigabit multimedia serial link |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW202029002A (zh) * | 2018-12-20 | 2020-08-01 | 日商索尼半導體解決方案公司 | 通信裝置、通信方法及程式 |
CN109714041B (zh) * | 2019-01-28 | 2023-05-23 | 龙迅半导体(合肥)股份有限公司 | 一种高速信号驱动电路 |
JP2023043891A (ja) * | 2020-02-18 | 2023-03-30 | シャープ株式会社 | ステーション装置、通信方法 |
US11677494B2 (en) * | 2021-01-19 | 2023-06-13 | Avago Technologies International Sales Pte. Limited | Enhanced error protection of payload using double CRC |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1161613A (zh) * | 1995-11-14 | 1997-10-08 | 美国电报电话公司 | 多路复用帧中继虚电路的电路,方法和帧中继系统 |
US6055663A (en) * | 1996-04-15 | 2000-04-25 | Robert Bosch Gmbh | Error-robust multiplex process with header control field |
US20080117932A1 (en) * | 2002-08-14 | 2008-05-22 | Intel Corporation | Data Packet Header Conversion |
CN101447922A (zh) * | 2007-11-28 | 2009-06-03 | 富士通株式会社 | 中继装置及其测试方法、存储测试程序的计算机可读介质 |
CN101599808A (zh) * | 2008-06-03 | 2009-12-09 | 华为技术有限公司 | 一种交叉板测试方法、系统及芯片 |
CN102057642A (zh) * | 2008-04-08 | 2011-05-11 | 马维尔国际贸易有限公司 | 用于宽带无线通信系统的物理层帧格式设计 |
CN102377803A (zh) * | 2010-08-12 | 2012-03-14 | 华为技术有限公司 | 一种数据处理方法、装置和系统 |
CN104272627A (zh) * | 2012-04-30 | 2015-01-07 | 三星电子株式会社 | 用于在通信系统中发送和接收分组的方法和装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3501577B2 (ja) | 1995-12-22 | 2004-03-02 | 沖電気工業株式会社 | Atmセルヘッダ変換回路 |
JP3589149B2 (ja) | 2000-04-12 | 2004-11-17 | 日本電気株式会社 | Atm交換機の回線切替え用ヘッダ変換回路及びそれに用いるヘッダ変換方法 |
JP3859591B2 (ja) | 2000-06-16 | 2006-12-20 | 富士通株式会社 | Vpn収容機能を含む通信装置 |
US6976075B2 (en) | 2000-12-08 | 2005-12-13 | Clarinet Systems, Inc. | System uses communication interface for configuring a simplified single header packet received from a PDA into multiple headers packet before transmitting to destination device |
US7215662B1 (en) | 2002-03-22 | 2007-05-08 | Juniper Networks, Inc. | Logical separation and accessing of descriptor memories |
US6941179B2 (en) | 2002-04-04 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Device control system, network constructed by the system, and program executed on device constructing the system |
JP2005217486A (ja) | 2004-01-27 | 2005-08-11 | Matsushita Electric Ind Co Ltd | ストリーム復号装置 |
JP2006317575A (ja) | 2005-05-11 | 2006-11-24 | Matsushita Electric Ind Co Ltd | オーディオ復号装置 |
WO2008132683A1 (en) | 2007-04-27 | 2008-11-06 | Nokia Corporation | Header type notification for co-existence of legacy header and new headers on same radio link |
US9800869B2 (en) * | 2012-06-15 | 2017-10-24 | Google Technology Holdings LLC | Method and apparatus for efficient slice header processing |
KR102192165B1 (ko) * | 2013-11-25 | 2020-12-16 | 삼성전자주식회사 | 전자 장치에서 헤더 압축된 패킷을 처리하기 위한 장치 및 방법 |
US9252812B2 (en) * | 2014-03-28 | 2016-02-02 | Silicon Graphics International Corp. | Low latency serial data encoding scheme for enhanced burst error immunity and long term reliability |
-
2016
- 2016-07-20 KR KR1020160091867A patent/KR102516027B1/ko active IP Right Grant
-
2017
- 2017-02-09 US US15/428,347 patent/US10193660B2/en active Active
- 2017-02-27 CN CN201710109990.6A patent/CN107645487B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1161613A (zh) * | 1995-11-14 | 1997-10-08 | 美国电报电话公司 | 多路复用帧中继虚电路的电路,方法和帧中继系统 |
US6055663A (en) * | 1996-04-15 | 2000-04-25 | Robert Bosch Gmbh | Error-robust multiplex process with header control field |
US20080117932A1 (en) * | 2002-08-14 | 2008-05-22 | Intel Corporation | Data Packet Header Conversion |
CN101447922A (zh) * | 2007-11-28 | 2009-06-03 | 富士通株式会社 | 中继装置及其测试方法、存储测试程序的计算机可读介质 |
CN102057642A (zh) * | 2008-04-08 | 2011-05-11 | 马维尔国际贸易有限公司 | 用于宽带无线通信系统的物理层帧格式设计 |
CN101599808A (zh) * | 2008-06-03 | 2009-12-09 | 华为技术有限公司 | 一种交叉板测试方法、系统及芯片 |
CN102377803A (zh) * | 2010-08-12 | 2012-03-14 | 华为技术有限公司 | 一种数据处理方法、装置和系统 |
CN104272627A (zh) * | 2012-04-30 | 2015-01-07 | 三星电子株式会社 | 用于在通信系统中发送和接收分组的方法和装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019205236A1 (zh) * | 2018-04-24 | 2019-10-31 | 武汉华星光电半导体显示技术有限公司 | 驱动装置、驱动方法及显示系统 |
CN114006949A (zh) * | 2020-07-16 | 2022-02-01 | 马克西姆综合产品公司 | Gmsl隧道模式下的mipi转化 |
US11962674B2 (en) | 2020-07-16 | 2024-04-16 | Maxim Integrated Products, Inc. | MIPI translation in gigabit multimedia serial link |
Also Published As
Publication number | Publication date |
---|---|
US10193660B2 (en) | 2019-01-29 |
KR102516027B1 (ko) | 2023-03-31 |
KR20180010359A (ko) | 2018-01-31 |
CN107645487B (zh) | 2021-07-30 |
US20180026748A1 (en) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107645487A (zh) | 报头处理设备、处理器和电子设备 | |
KR101573566B1 (ko) | 확장 단일-비트 오류 정정 및 다중-비트 오류 검출 | |
CN202889529U (zh) | 图像输出装置、图像处理装置和成像装置 | |
EP2106177B1 (en) | Testing method of an IC card including a Zigbee device | |
US8054871B2 (en) | Semiconductor device and semiconductor integrated circuit | |
CN101286358B (zh) | 具有错误检测/校正处理的系统和设备以及输出数据的方法 | |
CN106021163A (zh) | 用于对高速数据传输进行加扰的方法及设备 | |
CN105243044B (zh) | 基于串口的管理系统及管理方法 | |
CN102684999B (zh) | 数据包处理方法及装置 | |
CN104871488A (zh) | 同时测试多数据包信号收发器的方法 | |
CN106489140A (zh) | 接收器、发送器以及通信系统 | |
CN106201945B (zh) | 位宽转换装置 | |
KR101835637B1 (ko) | 집적회로 칩 및 이를 포함하는 송/수신 시스템 | |
US11063596B1 (en) | Frame decoding circuit and method for performing frame decoding | |
CN102884744B (zh) | 用于保护有待于通过接口传输的数据包的方法和设备 | |
CN104967504A (zh) | 链路数据保护的方法和装置 | |
US10565156B1 (en) | Wired-data bus transmission using signal transition coding | |
CN106911646A (zh) | 通讯协议及通讯系统 | |
US11012090B2 (en) | Embedded cyclical redundancy check values | |
CN1826779B (zh) | 用于接收机的时钟再训练方法 | |
CN107645750A (zh) | 一种传输速率自适应配置的方法及装置 | |
CN206497715U (zh) | 一种led模组监控卡、接收卡及控制系统 | |
CN109387765A (zh) | 使用伪随机二进制序列来标识通道错误 | |
US9274880B1 (en) | Methods and apparatus for detecting and correcting errors in high-speed serial communications systems | |
JP6813637B1 (ja) | 伝送装置および伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |