JP3501577B2

JP3501577B2 - Ａｔｍセルヘッダ変換回路

Info

Publication number: JP3501577B2
Application number: JP33449595A
Authority: JP
Inventors: 智柄沢
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1995-12-22
Filing date: 1995-12-22
Publication date: 2004-03-02
Anticipated expiration: 2015-12-22
Also published as: JPH09181728A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ（非同期転
送モード：ＡｓｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｆｅ
ｒＭｏｄｅ）セルヘッダ変換回路に関し、例えば、Ａ
ＴＭ網の伝送装置や交換装置などにおけるＶＰＩ（仮想
パス識別子）、ＶＣＩ（仮想チャネル識別子）などのヘ
ッダ変換回路に適用し得るものである。

【０００２】

【従来の技術】近年、ＡＴＭ通信網を実現するための技
術開発が盛んに行われている。ここで、ＡＴＭ網の交換
装置や伝送装置に関して説明する。これらの技術につい
て、例えば、次のような文献で説明されている。

【０００３】文献（１）：内山徹、平野美貴、『広帯域
ノード技術』、１９９１年１１月、電子情報通信学会
誌、Ｖｏｌ．７４、Ｎｏ．１１、ページ１１６１〜１１
６８。 .文献（２）：三木哲也、『広帯域リンク技術』、１９
９１年１１月、電子情報通信学会誌、Ｖｏｌ．７４、Ｎ
ｏ．１１、ページ１１６９〜１１７６。

【０００４】. 上記文献では、ノード装置（変換装置に
対応する。）及びリンク装置（伝送装置に対応する。）
におけるＡＴＭスイッチングの方法がそれぞれ説明され
ている。

【０００５】ＡＴＭ網を伝達する情報はＡＴＭセルと呼
ばれる単位に区切られている。１つのＡＴＭセルは情報
を格納するペイロードと、行き先アドレスを格納するヘ
ッダから構成されている。ヘッダ内の行き先アドレスは
１２ビット（ＮｅｔｗｏｒｋＮｏｄｅＩｎｔｅｒｆａ
ｃｅの場合）、又は８ビット（ＵｓｅｒＮｏｄｅＩｎ
ｔｅｒｆａｃｅの場合）のＶＰＩ（ＶｉｒｔｕａｌＰ
ａｔｈＩｄｅｔｉｆｉｅｒの略称：仮想パス識別子）
と、１６ビットのＶＣＩ（ＶｉｒｔｕａｌＣｈａｎｎｅ
ｌＩｄｅｔｉｆｉｅｒの略称：仮想チャネル識別子）
の２つがある。これらのアドレスは装置によって使い分
けられている。

【０００６】そこで、先ず、上記文献（１）で示されて
いるノード装置、即ち交換装置におけるスイッチングの
方法を図２を用いて説明する。この図２において、ノー
ド装置では、セルヘッダのＶＰＩとＶＣＩの両方を利用
する。ノード装置は入力したセルに対してＡＴＭスイッ
チＡ１の手前のＶＰＩ／ＶＣＩヘッダ変換回路Ｖ１〜Ｖ
ｎで、セルヘッダ内のＶＰＩとＶＣＩを参照する。ヘッ
ダ変換テーブルからスイッチ内の振り分け情報（ルーチ
ング情報と呼ぶ。）と出力インタフェース部のヘッダテ
ーブル情報（装置内に閉じたＶＰＩとＶＣＩと思ってよ
い。）を読みだし、セルヘッダを付け替える。

【０００７】ＡＴＭスイッチＡ１は、ルーチング情報に
基づき出力方路を決定し、セルを出力する。出力インタ
ーフェース部である、ＶＰＩ／ＶＣＩヘッダ変換回路Ｕ
１〜Ｕｎでは、付け替えられたヘッダテーブル情報を参
照し、新たなＶＰＩとＶＣＩをヘッダ変換テーブルから
読みだしてセルに付与する。こうして新たな行き先アド
レスを持ったセルが別の伝送路上に出力されるのであ
る。

【０００８】次に、上記文献（２）で示されているリン
ク装置、即ち、伝送装置におけるスイッチングの方法を
図３を用いて説明する。この図３において、リンク装置
ではセルヘッダのＶＰＩを利用する。リンク装置にはバ
ーチャルパスＶＰを終端する装置（パスの端にありノー
ド装置と接続される。）、クロスコネクト装置がある。
ここではクロスコネクト装置を例として説明する。

【０００９】クロスコネクト装置は、ＶＰＩヘッダ変換
回路Ｗ１〜Ｗｎで入力されたセルのヘッダよりＶＰＩを
参照し、ＶＰＩ変換テーブルによって、出力先の伝送路
への振り分け情報（ルーチング情報）と振り分けられた
伝送路での新たなＶＰＩを読み出す。そして、読み出さ
れた情報をセルに付与し、ＡＴＭスイッチＡ２から出力
先へ振り分ける。ＡＴＭスイッチＡ２から出力されたセ
ルは、そのまま伝送路へ出力され、ＡＴＭ網内へ伝送さ
れるのである。

【００１０】

【発明が解決しようとする課題】しかしながら、以上説
明したように、従来のＡＴＭ網における交換装置と伝送
装置とではＡＴＭセルをスイッチングする方法が異なる
ため、これらの装置に合わせて専用の回路を製造しなけ
ればならないという必要があった。このため、製造工数
の増加を招いていた。

【００１１】このため、どのようなセルヘッダ変換にも
共通化された構成で、入力ＡＴＭセルのヘッダ変換を簡
単な構成で行い得るＡＴＭセルヘッダ変換回路の提供が
要請されている。

【００１２】

【課題を解決するための手段】そこで、本発明は、入力
ＡＴＭセルのセルヘッダデータを抽出するセルヘッダ抽
出手段を備え、このセルヘッダデータを変換するＡＴＭ
セルヘッダ変換回路において、以下の特徴的な構成で上
述の課題を解決するのである。

【００１３】即ち、本発明のＡＴＭセルヘッダ変換回路
は、上記セルヘッダデータの部分データを選択する部分
データ選択手段と、この部分データをアドレスとして出
力方路の部分データを予め記憶していて、上記セルヘッ
ダデータの部分データが与えられると、対応する出力方
路の部分データを出力する変換テーブル手段と、上記出
力方路の部分データと、この出力方路の部分データを所
定の形式に展開するための展開用情報とから出力方路の
セルヘッダデータを得るセルヘッダデータ展開手段と、
上記入力ＡＴＭセルのセルヘッダデータを、上記出力方
路のセルヘッダデータに付け替えたＡＴＭセルを出力す
るＡＴＭセルヘッダ付け替え手段とを備えたものであ
る。

【００１４】このような構成を採ることで、変換テーブ
ル手段の記憶容量を軽減化することができる。更に、新
出力方路の所定の形式のヘッダデータに展開し、これを
入力ＡＴＭセルのセルヘッダに付け替えることで、新出
力方路のＡＴＭセルを簡単な構成で容易に生成すること
ができる。

【００１５】このため、どのようなヘッダ変換にも共通
化された構成で、入力ＡＴＭセルのヘッダ変換を正確に
簡単な構成で行うことができるのである。

【００１６】

【発明の実施の形態】次に本発明の好適な実施の形態を
図面を用いて説明する。

【００１７】本発明の実施の形態のＡＴＭセルヘッダ変
換回路では、セルヘッダを検出する手段と、検出したセ
ルヘッダ選択設定に従ってデータをセレクトする手段
と、セレクトされたデータに対応した変換データを収容
する手段と、この変換データをセルフォーマットにあわ
せて展開する手段と、展開されたデータを入力セルに挿
入する手段とを備えたＡＴＭセルヘッダ変換回路におい
て、セレクトする手段にヘッダ選択設定を入力し、セレ
クトするデータを可変とし、展開する手段に対してヘッ
ダ展開設定を入力し、変換データをセルフォーマットに
あわせる手段を可変とし、セルフォーマットと変換を行
うセルヘッダの範囲を自由に設定できるように構成す
る。

【００１８】更に、本発明の実施の形態のＡＴＭセルヘ
ッダ変換回路では、上述の実施の形態のＡＴＭセルヘッ
ダ変換回路において、展開されたデータを入力セルに挿
入する手段に対してデータ挿入許可設定を入力し、入力
したセルのヘッダ変換をビット毎に変換するかどうかを
自由に設定できるように構成するものである。

【００１９】図１は、ＡＴＭセルヘッダ変換回路の機能
構成図である。この図１において、ＡＴＭセルヘッダ変
換回路は、セルヘッダ検出部１１と、セレクタ部１２
と、変換テーブル回路１３と、展開部１４と、データ挿
入部１５とから構成されている。

【００２０】セルヘッダ検出部１１は、入力セル１００
を与えられると、この入力セル１００のペイロード部以
外のヘッダ部を検出して、このセルヘッダ１０１だけを
セレクタ部１２に与える。つまり、ＵＮＩ、ＮＮＩの入
力セルの長さを５３バイトとすると、セルヘッダ部は５
バイトで、ペイロード部は４８バイトであるので、５バ
イトのセルヘッダ部をセレクタ部１２に与える。

【００２１】セレクタ部１２は、セルヘッダ検出部１１
からセルヘッダ１０１を与えられ、更に、ヘッダ選択設
定信号１０５を与えられると、アドレス情報１０２を生
成出力して変換テーブル回路１３に与える。このアドレ
ス情報とは、具体的には、ＮＮＩのＡＴＭセルの場合
は、ＶＰＩ１２ビットと、ＶＣＩ１６ビットとである。
また、ＵＮＩのＡＴＭセルの場合は、ＶＰＩ８ビット
と、ＶＣＩ１６ビットとである。また、ヘッダ選択設定
信号１０５の値によっては、ＶＰＩビットとＶＣＩビッ
トとを合わせて、例えば、トータル１０ビットを選択す
ることも好ましい。

【００２２】つまり、ヘッダ選択設定信号１０５は、図
４に示すように、ＶＰＩが最大１２ビット、ＶＣＩが最
大１６ビットとした場合に、これらの最大ビット数を指
定するのではなく、変換テーブルのメモリ容量を小さく
しハードウエア規模を小形化するために、ＶＰＩの部分
ビット数（ｎビット≦１２ビット）を選択設定するため
のｎビット情報と、ＶＣＩの部分ビット数（ｍビット≦
１６ビット）を選択するためのｍビット情報とがヘッダ
選択選定信号１０５としてセレクタ部１２に与えられる
のである。

【００２３】このＶＰＩに対するｎビット情報と、ＶＣ
Ｉに対するｍビット情報とがセレクタ部１２に与えられ
ると、セレクタ部１２は、図４に示すようにＶＰＩ１２
ビットの内の、例えば、最下位ビットＬＳＢからｎビッ
トを選択し、更に、ＶＣＩ１６ビットの内の、例えば、
最下位ビットＬＳＢからのｍビットを選択して、これら
のｎ＋ｍビットのＶＰＩ＋ＶＣＩビットデータをアドレ
ス情報１０２として変換テーブル１３に与えるものであ
る。

【００２４】変換テーブル回路１３は、予め入力アドレ
ス情報に対応した出力データをテーブル形式で記憶して
いて、セレクタ部１２からアドレス情報１０２を与えら
れると、対応する出力データ１０３を出力して展開部１
４に与えるのである。

【００２５】即ち、図５は、この変換テーブル回路１３
の記憶内容を示す図である。この図５において、この変
換テーブル回路１３はメモリ回路のメモリ空間に形成
し、アドレスにはセレクタ部１２からのＶＰＩｎビット
＋ＶＣＩｍビットデータを与え、変換後のデータをアド
レスに対応したメモリデータに予め記憶しているもので
ある。このデータは、出力方路に対応する新ＶＰＩのｎ
´ビットデータと、新ＶＣＩのｍ´ビットデータと、本
ＡＴＭセルヘッダ変換回路が使用される例えば、伝送装
置、交換装置内でのセルルートを指定するためのルート
情報ｋなどである。これらの情報ｎ´＋ｍ´＋ｋ＝Ａ
（Ａは、例えば９ビット程度）として予め記憶しておく
ものである。

【００２６】これらの情報ｎ´＋ｍ´＋ｋのデータ１０
３は、セレクタ部１２からのアドレス情報１０２によっ
て読み出されて展開部１４に与えられる。

【００２７】展開部１４は、変換テーブル回路１３から
上記ｎ´＋ｍ´＋ｋのデータ１０３を与えられると共
に、ヘッダ展開設定信号１０６及び初期値設定信号１０
７とを与えられると、変換テーブル１３からの上記ｎ´
＋ｍ´＋ｋのデータをセルヘッダのデータに割り当て
て、セルヘッダデータ１０４を生成出力してデータ挿入
部１５に与える。尚、変換テーブル回路１３からのデー
タ１０３をセルヘッダのデータに割り当てるデータが存
在しない場合は、初期値設定信号１０７のデータを割り
当てるものである。

【００２８】即ち、上記ヘッダ展開設定信号１０６とし
ては、例えば、上記新ＶＰＩに対するｎ´ビット情報
と、ルート情報のｋビット情報とが展開部１４に与えら
れ、初期値設定信号１０７としては、新ＶＰＩ用の初期
値１２ビットデータ（全ビット０又は１のデータ）を設
定し、新ＶＣＩ用の初期値１６ビットデータ（全ビット
０又は１のデータ）を設定して展開部１４に与えられ
る。尚、上記ヘッダ展開設定信号１０６として、新ＶＰ
Ｉ用のｎ´ビット情報と、ルート情報のｋビット情報と
だけが展開部１４に与えられるが、新ＶＣＩ用のｍ´ビ
ット情報は、Ａ−ｎ´−ｋからｍ´を展開部１４で求め
て展開に使用するものである。

【００２９】つまり、図６に示すように、新ＶＰＩ用初
期値１２ビット（ａ）と、新ＶＣＩ用初期値１６ビット
（ｄ）とが展開部１４に与えられ、変換テーブル回路１
３からも新ＶＰＩのｎ´ビットデータ（ｂ）と、新ＶＣ
Ｉのｍ´ビットデータ（ｅ）と、ルート情報ｋビットデ
ータ（ｇ）とを与えられると、新ＶＰＩ用初期値（ａ）
に対して、新ＶＰＩｎ´ビット（ｂ）を上書きするよう
な方法で展開設定して新ＶＰＩ１２ビットを得て、図６
（ｃ）のようなデータを形成する。

【００３０】更に、新ＶＣＩ用初期値（ｄ）に対して、
新ＶＣＩｍ´ビット（ｅ）を上書きするような方法で展
開設定して新ＶＣＩ１６ビットを得て、図６（ｆ）のよ
うなデータを形成する。

【００３１】これらの新ＶＰＩデータ、新ＶＣＩデー
タ、ルート情報とをセルヘッダデータ１０４としてデー
タ挿入部１５に与える。

【００３２】データ挿入部１５は、展開部１４からのセ
ルヘッダデータ１０４と入力セル１００とを与えられ、
しかも挿入許可設定信号１０８が許可信号として与えら
れると、入力セル１００のヘッダに、新たに展開部１４
からのセルヘッダデータ１０４を挿入して新たなセル１
０９を形成して出力するのである。

【００３３】即ち、図６に示すように、新ＶＰＩデー
タ、新ＶＣＩデータ、ルート情報などのセルヘッダデー
タ１０４をデータ挿入部１５に与えて、入力セル１００
のセルヘッダの所定の位置に上書きして挿入設定して、
セルヘッダデータを付け替えるのである。尚、ルート情
報ｋは、セルヘッダの先頭に追加することで、装置内の
ルーチング処理を使用され、装置外の伝送路に出力され
る時点で取り外すものである。

【００３４】また、上述のような新ＶＰＩデータ、新Ｖ
ＣＩデータ、ルート情報などのセルヘッダデータ１０４
をセルの所定の位置に設定するために、上記挿入許可設
定信号が必要になるのである。この挿入許可設定信号に
よって定められたセルヘッダの決められた位置に正確に
設定されるのである。

【００３５】（動作）：次に図１のＡＴＭセルヘッ
ダ変換回路の動作を説明する。先ず、入力セル１００
は、セルヘッダ検出部１１に与えられると、ペイロード
部以外のＶＰＩ、ＶＣＩなどのセルヘッダ１０１が検出
されて、セレクタ部１２に与えられる。これらのＶＰ
Ｉ、ＶＣＩはセレクタ部１２でヘッダ変換を行う際の情
報源として利用される。

【００３６】セルヘッダ１０１は、ヘッダ選択設定信号
（ｎ、ｍビット情報）１０５がセレクタ部１２に与えら
れると、このヘッダ選択設定信号１０５に基づいて、例
えば、ＶＰＩとＶＣＩを合わせた１６ビット又は、ＶＰ
ＩとＶＣＩとを合わせた中から例えば、１０ビットを選
択することも好ましい。これらのいずれかの選択方法に
よって選択されたＶＰＩ、ＶＣＩ情報、即ち、アドレス
情報１０２が変換テーブル回路１３に与えられる。

【００３７】このアドレス情報１０２が、変換テーブル
回路１３に与えられると、予め設定されているテーブル
の対応関係に従って入力アドレス１０２に対応する新Ｖ
ＰＩ、新ＶＣＩ、ルート情報などのデータ１０３が出力
されて展開部１４に与えられる。これらのデータ１０３
は、入力される上述の新ＶＰＩに対するｎ´ビット情報
と、ルート情報のｋビット情報とのヘッダ展開設定信号
１０６と、新ＶＰＩ用の初期値設定信号１２ビットデー
タと、新ＶＣＩ用の初期値設定信号１６ビットデータに
よってセルヘッダのデータに割り当てられて、セルヘッ
ダデータ１０４が生成されてデータ挿入部１５に与えら
れる。

【００３８】また、このヘッダ展開設定信号１０６によ
って展開部１４がデータ１０３をセルヘッダのデータに
割り当てられない場合は、初期値設定信号１０７を代わ
りにセルヘッダ１０４として出力させる。このセルヘッ
ダデータ１０４は、挿入許可設定信号１０８が許可とし
てデータ挿入部１０９に与えられると、入力セル１００
のヘッダ部分に所定の位置に付け替え挿入されて、ヘッ
ダ変換されたＡＴＭセル１０９が出力されるのである。

【００３９】（本発明の実施の形態の効果）：以上
の本発明の実施の形態のＡＴＭセルヘッダ変換回路によ
れば、入力セル１００のヘッダ部の検出を行った後、先
ず変換テーブル回路１３のメモリ容量を低減するために
セルヘッダ１０１のデータに対して、ヘッダ選択設定信
号１０５によってｎ、ｍビットで選択し、このｎ、ｍビ
ットのアドレス情報１０２に対する新方路情報のデータ
１０３を出力させ、このデータ１０３に対してヘッダ展
開設定信号１０６と、初期値設定信号１０７とによって
上記データ１０３を元のビット長のＶＰＩ、ＶＣＩとに
して、ルート情報ｋと共にセルヘッダデータ１０４とし
てデータ挿入部１５に与え、挿入許可設定信号によって
上記セルヘッダデータ１０４を入力セルのヘッダの所定
の位置に正確に挿入設定することができるので、これら
の設定信号を必要に応じて設定変更することで、どのよ
うなヘッダ変換にも容易に対応することができるという
効果がある。

【００４０】また、ＶＰＩだけの変換、又はＶＣＩだけ
の変換にも適用できるという効果がある。従って、上述
の図１のＡＴＭセルヘッダ変換回路は、上述の図２の交
換装置のＶＰＩ／ＶＣＩヘッダ変換回路に適用すること
もできるし、また、図３の伝送装置のＶＰＩヘッダ変換
回路に適用することも共通的に行うことができるように
なるのである。

【００４１】（他の実施の形態）：（１）また、デ
ータ挿入部１５で、挿入許可設定信号１０８の与え方に
よって、セルヘッダデータ１０４の入力セルへの挿入設
定を１ビットのずつ可能にすることで、入力セルデータ
の一部、又は全てをそのまま出力するようなことも精度
良く、自由に行うことができるのである。

【００４２】（２）また、上述の実施の形態のＡＴＭセ
ルヘッダ変換回路は、図７のような構成によって、図１
のＡＴＭセルヘッダ変換回路を交換装置又は伝送装置に
適用する場合の一例の構成を実現することができる。つ
まり、ＡＴＭセルヘッダ変換回路１は、基板Ｋ１にＬＳ
Ｉ１として搭載される。

【００４３】このＬＳＩ１には、ＡＴＭセルヘッダ変換
回路１の他に、この回路１に上述のヘッダ選択設定信号
１０５、ヘッダ展開設定信号１０６、初期値設定信号１
０７、挿入許可設定信号１０８などを与えるためのレジ
スタ回路Ｒ１と、インタフェース回路ＩＮＦとも備えら
れているのである。このインタフェース回路ＩＮＦは、
マイクロプロセッサ回路ＭＰからのアドレスバスとデー
タバスとによって必要な信号が与えられる。

【００４４】これらの回路がヘッダ変換などを行う基板
Ｋ１に搭載される。この基板Ｋ１のマイクロプロセッサ
回路ＭＰは、伝送装置又は交換装置内部のＣＰＵによっ
て制御されるのである。このような構成によって、上述
の図１のＡＴＭセルヘッダ変換回路を伝送装置、交換装
置などを具体的に実現することができるのである。

【００４５】（３）更に、上述の実施の形態ではＶＰ
Ｉ、ＶＣＩを変更する例を示したが、セルフォーマット
が異なる場合でもセルヘッダ検出部の検出範囲を変更
し、展開部、データ挿入部での処理を新たなセルフォー
マットに変更するだけで適用可能である。

【００４６】（４）更に、上述の実施の形態のＡＴＭセ
ルヘッダ変換回路を図３の構成の伝送装置に適用する場
合に、ＶＰＩヘッダ変換回路に適用するとセルヘッダに
ルート情報ｋが付加されるので、ＡＴＭスイッチから伝
送路へ伝送出力するまえにこのルート情報ｋを取り外す
ようにフォーマット変換回路を備えることも好ましい。

【００４７】（５）更にまた、伝送装置、交換装置への
適用の他、回線対応部にも適用することができる。ま
た、ＵＮＩ、ＮＮＩでのセルのヘッダ変換の他、ＯＡＭ
（制御管理用：Ｏｐｅｒａｔｉｏｎ，Ａｄｍｉｎｉｓｔ
ａｒａｔｉｏｎａｎｄＭａｉｎｔｅｎａｎｃｅ）セ
ルのヘッダ変換にも適用することができる。

【００４８】

【発明の効果】上述したように本発明は、入力ＡＴＭセ
ルのセルヘッダデータを抽出するセルヘッダ抽出手段を
備え、このセルヘッダデータを変換するＡＴＭセルヘッ
ダ変換回路において、上記セルヘッダデータの部分デー
タを選択する部分データ選択手段と、この部分データを
アドレスとして出力方路の部分データを予め記憶してい
て、上記セルヘッダデータの部分データが与えられる
と、対応する出力方路の部分データを出力する変換テー
ブル手段と、上記出力方路の部分データと、この出力方
路の部分データを所定の形式に展開するための展開用情
報とから出力方路のセルヘッダデータを得るセルヘッダ
データ展開手段と、入力ＡＴＭセルのセルヘッダデータ
を、上記出力方路のセルヘッダデータに付け替えたＡＴ
Ｍセルを出力するＡＴＭセルヘッダ付け替え手段とを備
えたことで、どのようなセルヘッダ変換にも共通化され
た構成で、入力ＡＴＭセルのヘッダ変換を簡単な構成で
行うＡＴＭセルヘッダ変換回路を実現することができる
のである。

【図面の簡単な説明】

【図１】本発明の実施の形態のＡＴＭセルヘッダ変換回
路の機能構成図である。

【図２】従来例の交換装置の機能構成図である。

【図３】従来例の伝送装置の機能構成図である。

【図４】実施の形態のＶＰＩ、ＶＣＩに対するヘッダ選
択設定の説明図である。

【図５】実施の形態の変換テーブルの説明図である。

【図６】実施の形態の展開部とデータ挿入部との説明図
である。

【図７】他の実施の形態のＡＴＭセルヘッダ変換回路の
伝送装置又は交換装置への適用の説明図である。

【符号の説明】

１１…セルヘッダ検出部、１２…セレクタ部、１３…変
換テーブル回路、１４…展開部、１５…データ挿入部、
１００…入力セル、１０１…セルヘッダ、１０２…アド
レス情報、１０３…データ、１０４…セルヘッダデー
タ、１０５…ヘッダ選択設定信号、１０６…ヘッダ展開
設定信号、１０７…初期値設定信号、１０８…挿入許可
設定信号、１０９…出力セル。

Claims

(57)【特許請求の範囲】

【請求項１】入力ＡＴＭセルのセルヘッダデータを抽
出するセルヘッダ抽出手段を備え、このセルヘッダデー
タを変換するＡＴＭセルヘッダ変換回路において、上記セルヘッダデータの部分データを選択する部分デー
タ選択手段と、この部分データをアドレスとして出力方路の部分データ
を予め記憶していて、上記セルヘッダデータの部分デー
タが与えられると、対応する出力方路の部分データを出
力する変換テーブル手段と、上記出力方路の部分データと、この出力方路の部分デー
タを所定の形式に展開するための展開用情報とから出力
方路のセルヘッダデータを得るセルヘッダデータ展開手
段と、上記入力ＡＴＭセルのセルヘッダデータを、上記出力方
路のセルヘッダデータに付け替えたＡＴＭセルを出力す
るＡＴＭセルヘッダ付け替え手段とを備えたことを特徴
とするＡＴＭセルヘッダ変換回路。
【請求項２】上記セルヘッダデータは、仮想パス識別
子、仮想チャネル識別子、仮想パス識別子と仮想チャネ
ル識別子、のいずれかの構成であることを特徴とする請
求項１記載のＡＴＭセルヘッダ変換回路。
【請求項３】上記展開では上記展開用情報の他に初期
値情報も使用して上記展開を行うことを特徴とする請求
項１又は２記載のＡＴＭセルヘッダ変換回路。
【請求項４】上記セルヘッダデータの付け替えにおい
て、挿入許可設定信号によって、上記出力方路のセルヘ
ッダデータを、上記入力ＡＴＭセルの所定の位置に挿入
設定することを特徴とする請求項１〜３のいずれかに記
載のＡＴＭセルヘッダ変換回路。
【請求項５】上記変換テーブル手段は、上記出力方路
の部分データと共に装置内ルート情報も対応して記憶し
ていることを特徴とする請求項１〜４のいずれかに記載
のＡＴＭセルヘッダ変換回路。