JP3073534B2 - セルスイッチ結合網およびその試験方法 - Google Patents
セルスイッチ結合網およびその試験方法Info
- Publication number
- JP3073534B2 JP3073534B2 JP75491A JP75491A JP3073534B2 JP 3073534 B2 JP3073534 B2 JP 3073534B2 JP 75491 A JP75491 A JP 75491A JP 75491 A JP75491 A JP 75491A JP 3073534 B2 JP3073534 B2 JP 3073534B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- output
- cell switch
- pseudo
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010998 test method Methods 0.000 title description 4
- 238000004891 communication Methods 0.000 claims description 80
- 238000012360 testing method Methods 0.000 claims description 12
- 230000002950 deficient Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/256—Routing or path finding in ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5628—Testing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、ＡＴＭ通信システムで
使用されるセルスイッチ結合網およびその試験方法に関
する。
使用されるセルスイッチ結合網およびその試験方法に関
する。
【０００３】
【従来の技術】従来、通信に必要な情報転送能力を呼設
定時に割り当てる、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ
Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）が電話網などで広く用い
られている。また、このＳＴＭに換わる伝送モードとし
て、近年、通信端末が必要な時に通信網の情報転送能力
を使用するＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ ｔｒａ
ｎｓｆｅｒ ｍｏｄｅ：非同期転送モード）が開発さ
れ、高速・広帯域網を実現するものとして期待されてい
る。
定時に割り当てる、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ
Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）が電話網などで広く用い
られている。また、このＳＴＭに換わる伝送モードとし
て、近年、通信端末が必要な時に通信網の情報転送能力
を使用するＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ ｔｒａ
ｎｓｆｅｒ ｍｏｄｅ：非同期転送モード）が開発さ
れ、高速・広帯域網を実現するものとして期待されてい
る。
【０００４】このＡＴＭは、セルと呼ばれる固定長の短
パケットを用い、このセル毎に宛先を示すヘッダを付し
て、情報をセル単位に伝送するもので、各通信端末は必
要に応じて通信網にセルを渡すこと、すなわち、通信端
末が必要なときに通信網の情報転送能力を使用すること
を特徴とする伝送モードである。
パケットを用い、このセル毎に宛先を示すヘッダを付し
て、情報をセル単位に伝送するもので、各通信端末は必
要に応じて通信網にセルを渡すこと、すなわち、通信端
末が必要なときに通信網の情報転送能力を使用すること
を特徴とする伝送モードである。
【０００５】このＡＴＭによる通信システムを構成する
ためには、複数の入力通信路から入力されるセルを、そ
のセルの持つ方路情報に従って所望の出力通信路へ出力
する機能、すなわちセルスイッチを実現する必要があ
る。
ためには、複数の入力通信路から入力されるセルを、そ
のセルの持つ方路情報に従って所望の出力通信路へ出力
する機能、すなわちセルスイッチを実現する必要があ
る。
【０００６】図６に従来のセルスイッチ１０１の構成の
一例を示す。
一例を示す。
【０００７】この図に示すセルスイッチ１０１は、複数
の入力通信路＃０，〜，＃ｍが接続されるシリアル／パ
ラレル変換器およびマルチプレクサを含む入力側変換部
１０５と、セルの情報を蓄積するバッファメモリ１０７
と、複数の出力通信路＃０，〜，＃ｍが接続されるパラ
レル／シリアル変換器およびデマルチプレクサを含む出
力側変換部１１５と、バッファメモリ１０７へのセルの
書き込みやセルの読み出しの制御をするバッファ制御回
路部１１７から構成される。
の入力通信路＃０，〜，＃ｍが接続されるシリアル／パ
ラレル変換器およびマルチプレクサを含む入力側変換部
１０５と、セルの情報を蓄積するバッファメモリ１０７
と、複数の出力通信路＃０，〜，＃ｍが接続されるパラ
レル／シリアル変換器およびデマルチプレクサを含む出
力側変換部１１５と、バッファメモリ１０７へのセルの
書き込みやセルの読み出しの制御をするバッファ制御回
路部１１７から構成される。
【０００８】このような構成の従来のセルスイッチ１０
１にあっては、出力通信路に出力するセルがバッファメ
モリ１０７に蓄積されているときには、そのセルデータ
がバッファメモリ１０７から出力側変換部１１５に転送
され、これがパラレル／シリアル変換器でシリアル変換
された後に出力通信路から出力される。また、このとき
出力通信路に出力されるセルがバッファメモリ１０７に
蓄積されていないときには、出力側変換部１１５には予
め定められる形式の空セルがセットされ、これがシリア
ル変換された後に出力通信路から出力される。
１にあっては、出力通信路に出力するセルがバッファメ
モリ１０７に蓄積されているときには、そのセルデータ
がバッファメモリ１０７から出力側変換部１１５に転送
され、これがパラレル／シリアル変換器でシリアル変換
された後に出力通信路から出力される。また、このとき
出力通信路に出力されるセルがバッファメモリ１０７に
蓄積されていないときには、出力側変換部１１５には予
め定められる形式の空セルがセットされ、これがシリア
ル変換された後に出力通信路から出力される。
【０００９】一方、複数の上述したようなセルスイッチ
を多段接続して構成されるセルスイッチ結合網では、基
本となるセルスイッチに設定される入力通信路数や出力
通信路数よりも多くの入力通信路や出力通信路を収容す
ることができる。
を多段接続して構成されるセルスイッチ結合網では、基
本となるセルスイッチに設定される入力通信路数や出力
通信路数よりも多くの入力通信路や出力通信路を収容す
ることができる。
【００１０】図８に従来のセルスイッチ１０１を用いた
セルスイッチ結合網の構成の一例を示す。この図で示さ
れるセルスイッチ結合網１４０は、それぞれ、ｍ個の入
力通信路が接続される第１段セルスイッチ１４１ａ，１
４１ｂ，〜，１４１ｎと、他のセルスイッチが前後段に
接続される第２段セルスイッチ１４３ａ，１４３ｂ，
〜，１４３ｎと、ｍ個の出力通信路が接続される第３段
セルスイッチ１４５ａ，１４５ｂ，〜，１４５ｎで構成
される。
セルスイッチ結合網の構成の一例を示す。この図で示さ
れるセルスイッチ結合網１４０は、それぞれ、ｍ個の入
力通信路が接続される第１段セルスイッチ１４１ａ，１
４１ｂ，〜，１４１ｎと、他のセルスイッチが前後段に
接続される第２段セルスイッチ１４３ａ，１４３ｂ，
〜，１４３ｎと、ｍ個の出力通信路が接続される第３段
セルスイッチ１４５ａ，１４５ｂ，〜，１４５ｎで構成
される。
【００１１】この図８で示すセルスイッチ結合網１４０
に入力されるセルの一例を図７に示す。この図７に示し
たセルは、そのセルが有効セルか空セルかを示す先頭ビ
ット３１、各段のセルスイッチが参照する方路情報３
３，３５，３７、そして情報部分３９から成る。すなわ
ち、このセルを図８で示すセルスイッチ結合網１４０内
に入力すると、第１段セルスイッチ１４１はセルの先頭
に１番近い方路情報３３の方路データ（＃３）に従って
通信路番号＃３の出力通信路にこのセルを出力する。第
２段セルスイッチ１４３はセルの先頭から２番目の方路
情報３５の方路データ（＃２）に従って通信路番号＃２
の出力通信路にこのセルを出力する。第３段セルスイッ
チ１４５はセルの先頭から３番目の方路情報３７の方路
データ（＃５）に従って通信路番号＃５の出力通信路に
このセルを出力する。
に入力されるセルの一例を図７に示す。この図７に示し
たセルは、そのセルが有効セルか空セルかを示す先頭ビ
ット３１、各段のセルスイッチが参照する方路情報３
３，３５，３７、そして情報部分３９から成る。すなわ
ち、このセルを図８で示すセルスイッチ結合網１４０内
に入力すると、第１段セルスイッチ１４１はセルの先頭
に１番近い方路情報３３の方路データ（＃３）に従って
通信路番号＃３の出力通信路にこのセルを出力する。第
２段セルスイッチ１４３はセルの先頭から２番目の方路
情報３５の方路データ（＃２）に従って通信路番号＃２
の出力通信路にこのセルを出力する。第３段セルスイッ
チ１４５はセルの先頭から３番目の方路情報３７の方路
データ（＃５）に従って通信路番号＃５の出力通信路に
このセルを出力する。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
たように複数のセルスイッチを多段接続したセルスイッ
チ結合網は、セルスイッチ間の結線が多いうえに、１つ
のセルスイッチとの結線が多数のセルスイッチに及んで
いるので、例えば当該セルスイッチ結合網を含む装置の
設置時等にそれらの結線全ての接続の検査を行うのは難
しい。
たように複数のセルスイッチを多段接続したセルスイッ
チ結合網は、セルスイッチ間の結線が多いうえに、１つ
のセルスイッチとの結線が多数のセルスイッチに及んで
いるので、例えば当該セルスイッチ結合網を含む装置の
設置時等にそれらの結線全ての接続の検査を行うのは難
しい。
【００１３】同様に、１つのセルスイッチに複数のセル
スイッチまたは複数の入力通信路または複数の出力通信
路が接続されているので、セルスイッチ間やセルスイッ
チと入力通信路に接続される装置間、セルスイッチと出
力通信路に接続される装置間において、セル入出力の動
作タイミングの試験や、セルスイッチまたはそれに接続
される装置に供給するクロックとセル入出力の位相の調
整が行い難い。
スイッチまたは複数の入力通信路または複数の出力通信
路が接続されているので、セルスイッチ間やセルスイッ
チと入力通信路に接続される装置間、セルスイッチと出
力通信路に接続される装置間において、セル入出力の動
作タイミングの試験や、セルスイッチまたはそれに接続
される装置に供給するクロックとセル入出力の位相の調
整が行い難い。
【００１４】特にセルスイッチ結合網の入力通信路また
は出力通信路に接続されていない第２段のセルスイッチ
１４３については直接セルを入出力する手段がないの
で、セル入出力の動作タイミングの試験や、セルスイッ
チに供給するクロックとセル入出力の位相の調整を行う
ことは出来ない。
は出力通信路に接続されていない第２段のセルスイッチ
１４３については直接セルを入出力する手段がないの
で、セル入出力の動作タイミングの試験や、セルスイッ
チに供給するクロックとセル入出力の位相の調整を行う
ことは出来ない。
【００１５】また、セルスイッチの動作速度などの特性
はセルスイッチの温度によって変化するため、セルスイ
ッチと接続される装置との位相調整を行っても、セルス
イッチの温度が変わることにより位相が変化してしまう
こともある。
はセルスイッチの温度によって変化するため、セルスイ
ッチと接続される装置との位相調整を行っても、セルス
イッチの温度が変わることにより位相が変化してしまう
こともある。
【００１６】以上説明したように、ＡＴＭ通信システム
を構成するセルスイッチ、および複数のセルスイッチを
多段接続したセルスイッチ結合網は、その動作の試験や
位相の調整が困難であり、多くの課題を残していた。
を構成するセルスイッチ、および複数のセルスイッチを
多段接続したセルスイッチ結合網は、その動作の試験や
位相の調整が困難であり、多くの課題を残していた。
【００１７】本発明はセルスイッチ、および複数のセル
スイッチを多段接続したセルスイッチ結合網の接続の検
査や動作タイミングの試験や位相の調整を容易にするこ
とを目的とする。
スイッチを多段接続したセルスイッチ結合網の接続の検
査や動作タイミングの試験や位相の調整を容易にするこ
とを目的とする。
【００１８】［発明の構成］
【００１９】
【課題を解決するための手段】上述した目的を達成する
ために、本発明の第１の特徴は、複数の入力通信路と接
続する複数のセルスイッチから成る入力セルスイッチ
段、複数の出力通信路と接続する複数のセルスイッチか
ら成る出力セルスイッチ段、入力セルスイッチ段と出力
セルスイッチ段との間に配置された少なくとも１つ以上
の、それぞれ前後段のセルスイッチと接続する複数のセ
ルスイッチから成るセルスイッチ段から構成されるセル
スイッチ結合網において、各セルスイッチは、所定の形
式の擬似セルを発生する擬似セル発生回路と、擬似セル
発生回路で発生された擬似セルを、後段のセルスイッチ
もしくは出力通信路の試験を行うために、出力通信路か
ら出力する出力制御手段とを有するセルスイッチ結合網
であることにある。
ために、本発明の第１の特徴は、複数の入力通信路と接
続する複数のセルスイッチから成る入力セルスイッチ
段、複数の出力通信路と接続する複数のセルスイッチか
ら成る出力セルスイッチ段、入力セルスイッチ段と出力
セルスイッチ段との間に配置された少なくとも１つ以上
の、それぞれ前後段のセルスイッチと接続する複数のセ
ルスイッチから成るセルスイッチ段から構成されるセル
スイッチ結合網において、各セルスイッチは、所定の形
式の擬似セルを発生する擬似セル発生回路と、擬似セル
発生回路で発生された擬似セルを、後段のセルスイッチ
もしくは出力通信路の試験を行うために、出力通信路か
ら出力する出力制御手段とを有するセルスイッチ結合網
であることにある。
【００２０】また、本発明の第２の特徴は、上記セルス
イッチ結合網において、出力通信路はそれぞれ通信路番
号を有し、擬似セル発生回路で発生された擬似セルは所
望とする出力通信路の通信路番号と対応する情報を方路
情報として持つことにある。
イッチ結合網において、出力通信路はそれぞれ通信路番
号を有し、擬似セル発生回路で発生された擬似セルは所
望とする出力通信路の通信路番号と対応する情報を方路
情報として持つことにある。
【００２１】さらに、本発明の第３の特徴は、複数の入
力通信路と接続する複数のセルスイッチから成る入力セ
ルスイッチ段、複数の出力通信路と接続する複数のセル
スイッチから成る出力セルスイッチ段、前記入力セルス
イッチ段と出力セルスイッチ段との間に配置された少な
くとも１つ以上の、それぞれ前後段のセルスイッチと接
続する複数のセルスイッチから成るセルスイッチ段から
構成されるセルスイッチ結合網の試験方法において、セ
ルスイッチ結合網内の任意のセルスイッチに対して擬似
セルの発生を指示する第１のステップ、擬似セルを発生
したセルスイッチと接続する後段の複数のセルスイッチ
もしくは出力通信路の各々に擬似セルを出力する第２の
ステップと、擬似セルを出力通信路から出力する第３の
ステップと、第１、第２および第３のステップをセルス
イッチ結合網内のセルスイッチに対して順次施すことに
よりセルスイッチ結合網内の欠陥箇所を同定する第４の
ステップとからなるセルスイッチ結合網の試験方法であ
ることにある。
力通信路と接続する複数のセルスイッチから成る入力セ
ルスイッチ段、複数の出力通信路と接続する複数のセル
スイッチから成る出力セルスイッチ段、前記入力セルス
イッチ段と出力セルスイッチ段との間に配置された少な
くとも１つ以上の、それぞれ前後段のセルスイッチと接
続する複数のセルスイッチから成るセルスイッチ段から
構成されるセルスイッチ結合網の試験方法において、セ
ルスイッチ結合網内の任意のセルスイッチに対して擬似
セルの発生を指示する第１のステップ、擬似セルを発生
したセルスイッチと接続する後段の複数のセルスイッチ
もしくは出力通信路の各々に擬似セルを出力する第２の
ステップと、擬似セルを出力通信路から出力する第３の
ステップと、第１、第２および第３のステップをセルス
イッチ結合網内のセルスイッチに対して順次施すことに
よりセルスイッチ結合網内の欠陥箇所を同定する第４の
ステップとからなるセルスイッチ結合網の試験方法であ
ることにある。
【００２２】
【作用】本発明のセルスイッチ結合網においては、この
結合網を構成するセルスイッチの各々が自スイッチの後
段のスイッチもしくは出力通信路へ予め定められた形式
の擬似セルを出力することができる。
結合網を構成するセルスイッチの各々が自スイッチの後
段のスイッチもしくは出力通信路へ予め定められた形式
の擬似セルを出力することができる。
【００２３】したがって、それぞれのセルスイッチに順
次擬似セルを発生させることにより、セルスイッチ結合
網内および出力通信路の全ての結線についての接続の検
査や各段のセルスイッチの試験が行える。
次擬似セルを発生させることにより、セルスイッチ結合
網内および出力通信路の全ての結線についての接続の検
査や各段のセルスイッチの試験が行える。
【００２４】また、本発明のセルスイッチ結合網の試験
方法においては、セルスイッチ結合網を構成する複数の
セルスイッチの各々に対して順次擬似セル発生させ、擬
似セルを後段にセルスイッチが存在する場合には当該後
段のスイッチを介して出力通信路から出力し、各々のセ
ルスイッチから擬似セルを発生させた場合のそれぞれの
出力情報を統合して評価することによりセルスイッチ結
合網内の欠陥箇所を同定することができる。
方法においては、セルスイッチ結合網を構成する複数の
セルスイッチの各々に対して順次擬似セル発生させ、擬
似セルを後段にセルスイッチが存在する場合には当該後
段のスイッチを介して出力通信路から出力し、各々のセ
ルスイッチから擬似セルを発生させた場合のそれぞれの
出力情報を統合して評価することによりセルスイッチ結
合網内の欠陥箇所を同定することができる。
【００２５】
【実施例】以下、本発明に係る一実施例を図面を参照し
て詳細に説明する。
て詳細に説明する。
【００２６】まず、図１を参照して本発明が適用される
セルスイッチの構成を説明する。
セルスイッチの構成を説明する。
【００２７】この図１に示すセルスイッチ１は、それぞ
れｍ個の入力回路３を介して複数の入力通信路ＬI （＃
０，＃１，〜，＃ｍ）が接続されるシリアル／パラレル
変換器およびマルチプレクサを含む入力側変換部５と、
この入力側変換部５から出力されるセルを蓄積するバッ
ファメモリ７と、それぞれｍ個の出力回路１３を介して
複数の出力通信路ＬO （＃０，＃１，〜，＃ｍ）が接続
されるパラレル／シリアル変換器およびデマルチプレク
サを含む出力側変換部１５と、前記バッファメモリ７へ
のセルの書き込みやセルの読み出しの制御を行うバッフ
ァ制御回路部１７と、擬似セルを発生する擬似セル発生
回路部１９と、セルスイッチ１の外部から入力回路１１
を介して与えられる擬似セル発生制御信号により制御さ
れ、この制御に従って擬似セル発生回路部１９で発生さ
れた擬似セルを出力側変換部１５へ出力する擬似セル出
力制御回路部９と、クロック入力回路２１を介してセル
スイッチ１の外部から与えられるクロック信号をセルス
イッチ１の外部へ出力するクロック出力回路２５と、セ
ルクロック入力回路２３を介してセルスイッチ１の外部
から与えられるセルクロック信号をセルスイッチ１の外
部へ出力するセルクロック出力回路２７から構成され
る。なお、クロック出力回路２５とセルクロック出力回
路２７は、前記出力回路１３と同一に構成される。
れｍ個の入力回路３を介して複数の入力通信路ＬI （＃
０，＃１，〜，＃ｍ）が接続されるシリアル／パラレル
変換器およびマルチプレクサを含む入力側変換部５と、
この入力側変換部５から出力されるセルを蓄積するバッ
ファメモリ７と、それぞれｍ個の出力回路１３を介して
複数の出力通信路ＬO （＃０，＃１，〜，＃ｍ）が接続
されるパラレル／シリアル変換器およびデマルチプレク
サを含む出力側変換部１５と、前記バッファメモリ７へ
のセルの書き込みやセルの読み出しの制御を行うバッフ
ァ制御回路部１７と、擬似セルを発生する擬似セル発生
回路部１９と、セルスイッチ１の外部から入力回路１１
を介して与えられる擬似セル発生制御信号により制御さ
れ、この制御に従って擬似セル発生回路部１９で発生さ
れた擬似セルを出力側変換部１５へ出力する擬似セル出
力制御回路部９と、クロック入力回路２１を介してセル
スイッチ１の外部から与えられるクロック信号をセルス
イッチ１の外部へ出力するクロック出力回路２５と、セ
ルクロック入力回路２３を介してセルスイッチ１の外部
から与えられるセルクロック信号をセルスイッチ１の外
部へ出力するセルクロック出力回路２７から構成され
る。なお、クロック出力回路２５とセルクロック出力回
路２７は、前記出力回路１３と同一に構成される。
【００２８】このように構成されるセルスイッチ１にお
いては、入力回路１１を介してセルスイッチ１の外部か
ら与えられる擬似セル発生制御信号が擬似セルの発生を
指示する場合、入力回路３を介して入力するセルの有無
や、入力されるセルのデータ内容、当該セルスイッチ１
内のバッファメモリ７に蓄積されたセルの有無等に依存
すること無く、擬似セル発生回路部１９で発生された、
予め各出力通信路ＬO （＃０，＃１，〜，＃ｍ）ごとに
定められている形式の擬似セルが、出力側変換部１５に
転送され、さらに出力側変換部１５のパラレル／シリア
ル変換器でシリアル変換された後に、各出力通信路ＬO
（＃０，＃１，〜，＃ｍ）から出力される。
いては、入力回路１１を介してセルスイッチ１の外部か
ら与えられる擬似セル発生制御信号が擬似セルの発生を
指示する場合、入力回路３を介して入力するセルの有無
や、入力されるセルのデータ内容、当該セルスイッチ１
内のバッファメモリ７に蓄積されたセルの有無等に依存
すること無く、擬似セル発生回路部１９で発生された、
予め各出力通信路ＬO （＃０，＃１，〜，＃ｍ）ごとに
定められている形式の擬似セルが、出力側変換部１５に
転送され、さらに出力側変換部１５のパラレル／シリア
ル変換器でシリアル変換された後に、各出力通信路ＬO
（＃０，＃１，〜，＃ｍ）から出力される。
【００２９】また、セルスイッチ１から出力される擬似
セルの方路情報の一例として、図２に通信路番号＃０が
付与された出力通信路ＬO （＃０）から出力されるセ
ル、図３に通信路番号＃１が付与された出力通信路ＬO
（＃１）から出力されるセル、図４に通信路番号＃ｍが
付与された出力通信路ＬO （＃ｍ）から出力されるセル
をそれぞれ示す。これら図２乃至図４に示したセルは、
そのセルが有効セルか空セルかを示す先頭ビット３１、
各段のセルスイッチが参照する方路情報３３，３５，３
７、及び情報部分３９から成る。
セルの方路情報の一例として、図２に通信路番号＃０が
付与された出力通信路ＬO （＃０）から出力されるセ
ル、図３に通信路番号＃１が付与された出力通信路ＬO
（＃１）から出力されるセル、図４に通信路番号＃ｍが
付与された出力通信路ＬO （＃ｍ）から出力されるセル
をそれぞれ示す。これら図２乃至図４に示したセルは、
そのセルが有効セルか空セルかを示す先頭ビット３１、
各段のセルスイッチが参照する方路情報３３，３５，３
７、及び情報部分３９から成る。
【００３０】図５に本発明によるセルスイッチ１を用い
たセルスイッチ結合網４０の構成の一例を示す。
たセルスイッチ結合網４０の構成の一例を示す。
【００３１】この図５に示すセルスイッチ結合網４０の
構成においては、擬似セル発生を指示されたセルスイッ
チの擬似セル発生回路部１９から図２に示す擬似セルが
発生されると、当該セルスイッチの通信路番号＃０から
出力され、後段に接続されたセルスイッチに入力され
る。この擬似セルは、いずれのセルスイッチにおいても
通信路番号＃０の出力通信路から出力される。他の通信
路番号の出力通信路から出力された擬似セルも同様であ
る。
構成においては、擬似セル発生を指示されたセルスイッ
チの擬似セル発生回路部１９から図２に示す擬似セルが
発生されると、当該セルスイッチの通信路番号＃０から
出力され、後段に接続されたセルスイッチに入力され
る。この擬似セルは、いずれのセルスイッチにおいても
通信路番号＃０の出力通信路から出力される。他の通信
路番号の出力通信路から出力された擬似セルも同様であ
る。
【００３２】例えば、図５に示すセルスイッチ結合網４
０で、第３段のセルスイッチ４５の１つに擬似セル発生
を指示することにより、第３段のセルスイッチ４５から
擬似セルが、当該第３段のセルスイッチ４５に接続され
た全ての出力通信路（＃０，＃１，〜，＃ｍ）に出力さ
れる。この操作によって、第３段のセルスイッチ４５と
出力通信路の接続試験および、第３段のセルスイッチ４
５と各出力通信路（＃０，＃１，〜，＃ｍ）の先に接続
される装置との動作タイミングの調整を容易に行い得
る。この時に第３段のセルスイッチ４５のクロック出力
２５を出力通信路に接続した装置や測定器に供給した
り、同期をとるために用いると位相あわせが容易にな
る。
０で、第３段のセルスイッチ４５の１つに擬似セル発生
を指示することにより、第３段のセルスイッチ４５から
擬似セルが、当該第３段のセルスイッチ４５に接続され
た全ての出力通信路（＃０，＃１，〜，＃ｍ）に出力さ
れる。この操作によって、第３段のセルスイッチ４５と
出力通信路の接続試験および、第３段のセルスイッチ４
５と各出力通信路（＃０，＃１，〜，＃ｍ）の先に接続
される装置との動作タイミングの調整を容易に行い得
る。この時に第３段のセルスイッチ４５のクロック出力
２５を出力通信路に接続した装置や測定器に供給した
り、同期をとるために用いると位相あわせが容易にな
る。
【００３３】また、第２段のセルスイッチ４３の１つに
擬似セル発生を指示することにより、たとえば第２段の
セルスイッチ４３ａから出力される擬似セルが、第２段
のセルスイッチ４３ａに接続されるすべての第３段のセ
ルスイッチ４５ａ，４５ｂ，〜４５ｎを経由してそれぞ
れの各出力通信路（＃０，＃１，〜，＃ｍ）に出力され
る。この操作によって、第２段のセルスイッチ４３と第
３段のセルスイッチ４５の接続試験および、第２段のセ
ルスイッチ４３と第３段のセルスイッチ４５との動作タ
イミングの調整を行える。
擬似セル発生を指示することにより、たとえば第２段の
セルスイッチ４３ａから出力される擬似セルが、第２段
のセルスイッチ４３ａに接続されるすべての第３段のセ
ルスイッチ４５ａ，４５ｂ，〜４５ｎを経由してそれぞ
れの各出力通信路（＃０，＃１，〜，＃ｍ）に出力され
る。この操作によって、第２段のセルスイッチ４３と第
３段のセルスイッチ４５の接続試験および、第２段のセ
ルスイッチ４３と第３段のセルスイッチ４５との動作タ
イミングの調整を行える。
【００３４】具体的には、セルスイッチ４３のセル出力
と同じ動作特性のセルクロック及びクロックがセルクロ
ック出力回路２７及びクロック出力回路２５から出力さ
れており、そのため、複数のセルスイッチを多段接続し
た場合であっても、これを後段のセルスイッチ４５や、
セルスイッチが接続される装置に供給することによっ
て、位相調整後はセルスイッチ４３，４５の温度が変化
してもセルクロック、クロック及びセル出力の特性が一
様に変化するために再び位相を調整する必要がなくな
る。
と同じ動作特性のセルクロック及びクロックがセルクロ
ック出力回路２７及びクロック出力回路２５から出力さ
れており、そのため、複数のセルスイッチを多段接続し
た場合であっても、これを後段のセルスイッチ４５や、
セルスイッチが接続される装置に供給することによっ
て、位相調整後はセルスイッチ４３，４５の温度が変化
してもセルクロック、クロック及びセル出力の特性が一
様に変化するために再び位相を調整する必要がなくな
る。
【００３５】同様にして第１段のセルスイッチ４１と第
２段のセルスイッチ４３間の接続試験および動作タイミ
ングの調整を行うことができる。
２段のセルスイッチ４３間の接続試験および動作タイミ
ングの調整を行うことができる。
【００３６】
【発明の効果】以上説明したように、本発明は擬似セル
発生回路を有することによってセルスイッチの動作の確
認や、セルスイッチ結合網におけるセルスイッチ間など
の接続の検査や動作タイミングの試験、位相の調整が容
易になる等の効果を奏する。
発生回路を有することによってセルスイッチの動作の確
認や、セルスイッチ結合網におけるセルスイッチ間など
の接続の検査や動作タイミングの試験、位相の調整が容
易になる等の効果を奏する。
【図１】本発明によるセルスイッチの実施例を示すブロ
ック図。
ック図。
【図２】本発明による擬似セルの一例を表す模式図。
【図３】本発明による擬似セルの一例を表す模式図。
【図４】本発明による擬似セルの一例を表す模式図。
【図５】本発明によるセルスイッチを用いたセルスイッ
チ結合網を示すブロック図。
チ結合網を示すブロック図。
【図６】従来から知られているセルスイッチの一例を示
すブロック図。
すブロック図。
【図７】セルスイッチ結合網に入力するセルの一例を表
す模式図。
す模式図。
【図８】従来から知られているセルスイッチ結合網の一
例を示す図。
例を示す図。
ＬI 入力通信路 ＬO 出力通信路 ３、１１ 入力回路 ５ 入力側変換部 ７ バッファメモリ ９ 擬似セル出力制御回路部 １３ 出力回路 １５ 出力側変換部 １７ バッファ制御回路部 １９ 擬似セル発生回路部 ２１ クロック入力回路 ２３ セルクロック入力回路 ２４ 入力通信路 ２５ クロック出力回路 ２７ セルクロック出力回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−296537（ＪＰ，Ａ) 特開 平２−113743（ＪＰ，Ａ) 特開 平４−105443（ＪＰ，Ａ) 鎌形映二（外６名）「８入力８出力共 通バッファ方式ＡＴＭスイッチＬＳＩの 開発−テスト方式および評価−」1991年 電子情報通信学会春季全国大会（分冊 ３）Ｂ−463（平３−３−15) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/26 H04L 12/28 H04L 12/56
Claims (3)
- 【請求項１】 複数の入力通信路と接続する複数のセル
スイッチから成る入力セルスイッチ段、複数の出力通信
路と接続する複数のセルスイッチから成る出力セルスイ
ッチ段、前記入力セルスイッチ段と前記出力セルスイッ
チ段との間に配置された少なくとも１つ以上の、それぞ
れ前後段のセルスイッチと接続する複数のセルスイッチ
から成るセルスイッチ段から構成されるセルスイッチ結
合網において、 各セルスイッチは、 所定の形式の擬似セルを発生する擬似セル発生回路と、 前記擬似セル発生回路で発生された擬似セルを、後段の
セルスイッチもしくは前記出力通信路の試験を行うため
に、前記出力通信路から出力する出力制御手段とを有す
ることを特徴とするセルスイッチ結合網。 - 【請求項２】 前記出力通信路はそれぞれ通信路番号を
有し、前記擬似セル発生回路で発生された擬似セルは所
望とする出力通信路の通信路番号と対応する情報を方路
情報として持つことを特徴とする請求項１に記載のセル
スイッチ結合網。 - 【請求項３】 複数の入力通信路と接続する複数のセル
スイッチから成る入力セルスイッチ段、複数の出力通信
路と接続する複数のセルスイッチから成る出力セルスイ
ッチ段、前記入力セルスイッチ段と前記出力セルスイッ
チ段との間に配置された少なくとも１つ以上の、それぞ
れ前後段のセルスイッチと接続する複数のセルスイッチ
から成るセルスイッチ段から構成されるセルスイッチ結
合網の試験方法において、 セルスイッチ結合網内の任意のセルスイッチに対して擬
似セルの発生を指示する第１のステップ、 前記擬似セルを発生したセルスイッチと接続する後段の
複数のセルスイッチもしくは出力通信路の各々に当該擬
似セルを出力する第２のステップと、 前記擬似セルを前記出力通信路から出力する第３のステ
ップと前記第１、第２および第３のステップをセルスイ
ッチ結合網内のセルスイッチに対して順次施すことによ
りセルスイッチ結合網内の欠陥箇所を同定する第４のス
テップとからなることを特徴とするセルスイッチ結合網
の試験方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP75491A JP3073534B2 (ja) | 1991-01-08 | 1991-01-08 | セルスイッチ結合網およびその試験方法 |
| CA002058796A CA2058796C (en) | 1991-01-08 | 1992-01-06 | Cell switch and cell switch network with simplified cell switch testing |
| EP92300157A EP0494772B1 (en) | 1991-01-08 | 1992-01-08 | Cell switch and network with simplified testing |
| DE69211862T DE69211862T2 (de) | 1991-01-08 | 1992-01-08 | Zellenvermittlungsmodul und -netz mit vereinfachtem Prüfverfahren |
| US08/420,904 US5477549A (en) | 1991-01-08 | 1995-04-11 | Cell switch and cell switch network using dummy cells for simplified cell switch test in communication network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP75491A JP3073534B2 (ja) | 1991-01-08 | 1991-01-08 | セルスイッチ結合網およびその試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04363937A JPH04363937A (ja) | 1992-12-16 |
| JP3073534B2 true JP3073534B2 (ja) | 2000-08-07 |
Family
ID=11482489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP75491A Expired - Lifetime JP3073534B2 (ja) | 1991-01-08 | 1991-01-08 | セルスイッチ結合網およびその試験方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5477549A (ja) |
| EP (1) | EP0494772B1 (ja) |
| JP (1) | JP3073534B2 (ja) |
| CA (1) | CA2058796C (ja) |
| DE (1) | DE69211862T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016197073A (ja) * | 2015-04-06 | 2016-11-24 | 株式会社日本アクア | ウレタン厚さ確認ピンおよび断熱構造 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365519A (en) | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
| US6330240B1 (en) | 1987-04-24 | 2001-12-11 | Hitachi, Ltd. | ATM cell switching system |
| USRE36751E (en) * | 1987-07-15 | 2000-06-27 | Hitachi, Ltd. | ATM switching system connectable to I/O links having different transmission rates |
| FR2706712B1 (fr) * | 1993-06-11 | 1995-07-13 | Girard Alain | Système de commutation temporelle destiné à un réseau de transmission de cellules. |
| JPH07135505A (ja) * | 1993-11-10 | 1995-05-23 | Nec Corp | Ａｔｍクロスコネクト装置の自動試験方法 |
| US5745696A (en) * | 1995-04-10 | 1998-04-28 | Digital Equipment Corporation | Transport controller for timed program data |
| US5596585A (en) * | 1995-06-07 | 1997-01-21 | Advanced Micro Devices, Inc. | Performance driven BIST technique |
| DE19751258C1 (de) * | 1997-11-19 | 1999-01-21 | Deutsche Telekom Ag | Messverfahren und -vorrichtung für Datenkommunikationsnetze |
| JP2004272638A (ja) * | 2003-03-10 | 2004-09-30 | Renesas Technology Corp | マイクロコンピュータ |
| US7131043B1 (en) * | 2003-09-25 | 2006-10-31 | Altera Corporation | Automatic testing for programmable networks of control signals |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3787669A (en) * | 1972-06-30 | 1974-01-22 | Ibm | Test pattern generator |
| US4293950A (en) * | 1978-04-03 | 1981-10-06 | Nippon Telegraph And Telephone Public Corporation | Test pattern generating apparatus |
| US4554659A (en) * | 1983-12-12 | 1985-11-19 | At&T Bell Laboratories | Data communication network |
| US4912709A (en) * | 1987-10-23 | 1990-03-27 | Control Data Corporation | Flexible VLSI on-chip maintenance and test system with unit I/O cell design |
| US5084874A (en) * | 1988-09-07 | 1992-01-28 | Texas Instruments Incorporated | Enhanced test circuit |
| US5056094A (en) * | 1989-06-09 | 1991-10-08 | Texas Instruments Incorporated | Delay fault testing method and apparatus |
| US5210744A (en) * | 1989-06-28 | 1993-05-11 | Mitsubishi Denki Kabushiki Kaisha | Cell exchange apparatus |
| DE69015165T2 (de) * | 1990-05-15 | 1995-05-24 | Bell Telephone Mfg | Einrichtung zur Bewertung der Übertragungsqualität. |
| US5208809A (en) * | 1990-06-14 | 1993-05-04 | At&T Bell Laboratories | Communication network node |
| DE69132388T2 (de) * | 1990-06-18 | 2001-03-01 | Fujitsu Ltd | System zur Zurückschaltung für ein ATM-Netzwerk |
| JPH04127743A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | 広帯域ｉｓｄｎにおける伝送路試験方式 |
| US5166926A (en) * | 1990-12-18 | 1992-11-24 | Bell Communications Research, Inc. | Packet address look-ahead technique for use in implementing a high speed packet switch |
-
1991
- 1991-01-08 JP JP75491A patent/JP3073534B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-06 CA CA002058796A patent/CA2058796C/en not_active Expired - Fee Related
- 1992-01-08 EP EP92300157A patent/EP0494772B1/en not_active Expired - Lifetime
- 1992-01-08 DE DE69211862T patent/DE69211862T2/de not_active Expired - Fee Related
-
1995
- 1995-04-11 US US08/420,904 patent/US5477549A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 鎌形映二（外６名）「８入力８出力共通バッファ方式ＡＴＭスイッチＬＳＩの開発−テスト方式および評価−」１９９１年電子情報通信学会春季全国大会（分冊３）Ｂ−４６３（平３−３−１５） |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016197073A (ja) * | 2015-04-06 | 2016-11-24 | 株式会社日本アクア | ウレタン厚さ確認ピンおよび断熱構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04363937A (ja) | 1992-12-16 |
| CA2058796C (en) | 2001-10-09 |
| DE69211862T2 (de) | 1996-11-28 |
| EP0494772B1 (en) | 1996-07-03 |
| EP0494772A3 (en) | 1992-10-14 |
| DE69211862D1 (de) | 1996-08-08 |
| CA2058796A1 (en) | 1992-07-09 |
| US5477549A (en) | 1995-12-19 |
| EP0494772A2 (en) | 1992-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303233A (en) | Arrangement favorably carrying out a connection by the use of an intermediate conversion parameter between input and output virtual channel identifiers (VCI's) | |
| EP0730359A2 (en) | System for monitoring ATM cross-connecting apparatus by inside-apparatus monitoring cell | |
| JP3073534B2 (ja) | セルスイッチ結合網およびその試験方法 | |
| JPH0670385A (ja) | 高速セル交換網のための光スイッチ | |
| JPH0541711A (ja) | Ａｔｍ多重伝送装置の試験方式 | |
| JP3074573B2 (ja) | Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置 | |
| US5450397A (en) | Method for handling redundant switching planes in packet switches and a packet switch for carrying out the method | |
| JP3165229B2 (ja) | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ | |
| JPH077520A (ja) | ローカルネットワークおよびブリッジ素子 | |
| JP2978766B2 (ja) | Ａｔｍ交換機システムのループバック方式 | |
| KR100190290B1 (ko) | 동기식 초고속 전송 장치의 타임 스위칭 시스템및 그 제어 방법 | |
| JP3137311B2 (ja) | Ａｔｍ交換機等の回線対応部の試験方式 | |
| EP0680240A2 (en) | Switching device and switching system using plurality of such switching devices | |
| JP2950254B2 (ja) | Ａｔｍ通信装置 | |
| JP3143339B2 (ja) | Ａｔｍセル中継交換方法とその装置 | |
| JPH05130123A (ja) | Ａｔｍ試験方式 | |
| JPH02224547A (ja) | Ａｔｍ／ｓｔｍハイブリッドスイッチ構成方式 | |
| JP2551131B2 (ja) | 自己ルーティング通話路障害検出回路 | |
| JPH08149137A (ja) | Ｓｔｍ−ａｔｍ変換装置 | |
| JP2853382B2 (ja) | 非同期転送モードのためのクロスコネクト通信装置 | |
| JPH11355285A (ja) | 交換機 | |
| JP2948046B2 (ja) | Ａｔｍ伝送システムにおけるデータチェック方式 | |
| JPH11163889A (ja) | Ａｔｍ交換機 | |
| JPH01289342A (ja) | 自己ルーティング交換方式 | |
| JPH0311844A (ja) | スイッチ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |