JP3102419B2 - Ａｔｍ通信制御装置 - Google Patents

Ａｔｍ通信制御装置

Info

Publication number
JP3102419B2
JP3102419B2 JP34042898A JP34042898A JP3102419B2 JP 3102419 B2 JP3102419 B2 JP 3102419B2 JP 34042898 A JP34042898 A JP 34042898A JP 34042898 A JP34042898 A JP 34042898A JP 3102419 B2 JP3102419 B2 JP 3102419B2
Authority
JP
Japan
Prior art keywords
address
transmission
cell
unit
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34042898A
Other languages
English (en)
Other versions
JP2000165406A (ja
Inventor
裕貴 赤池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34042898A priority Critical patent/JP3102419B2/ja
Priority to DE19957544A priority patent/DE19957544A1/de
Publication of JP2000165406A publication Critical patent/JP2000165406A/ja
Application granted granted Critical
Publication of JP3102419B2 publication Critical patent/JP3102419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
    • H04L2012/5624—Path aspects, e.g. path bundling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＡＴＭ通信制御装置
に関する。
【０００２】
【従来の技術】従来のＡＴＭ通信制御装置を図１４〜１
８を参照して説明する。図１４に示されたＡＴＭ通信制
御装置はシステムバス１０を備え、このシステムバス１
０には送受信データを格納するためのシステムメモリ１
１、当該システムを制御するホスト（ＣＰＵ）１２、Ａ
ＴＭネットワーク１６との間で送受信動作を行う送受信
制御部１３が接続されている。この送受信制御部１３と
ＡＴＭネットワーク１６との間には物理層の機能を有す
るＰＨＹデバイス１４が設けられており、送受信制御で
必要となる各種制御データおよびテーブルを格納するコ
ントロールメモリ１５’が接続されている。なお、図示
された送受信制御部１３はＬＳＩチップによって構成す
ることができる。
【０００３】具体的に説明すると、送受信制御部１３
は、ＰＨＹデバイス１４に接続された受信部１３０と送
信部１３１を有すると共に、ホストインターフェース／
ＤＭＡコントローラ１３２、シーケンサ１３３、および
コントロールメモリインターフェース１３４を備えてい
る。ホストインターフェース／ＤＭＡコントローラ１３
２は送受信制御部１３内に設けられた各種設定レジスタ
の読出／書込を行うと共に、システムメモリ１１に対す
る送受信データの読出／書込動作を制御する。シーケン
サ１３３はホスト１２からのコマンドによってホストイ
ンターフェース／ＤＭＡコントローラ１３２、およびコ
ントロールメモリインタフェース１３４を制御する。
【０００４】受信部１３０と送信部１３１はホストイン
タフェース／ＤＭＡコントローラ１３２とコントロール
メモリインタフェース１３４に接続され、これらを介し
て送受信データを送受する。
【０００５】図１５を参照すると、図１４に示された受
信部１３０は、ホストインタフェース／ＤＭＡコントロ
ーラ１３２を介して与えられるコマンドに従って、受信
部１３０内の各ブロックをシーケンシャルに制御する受
信コントローラ１４０を備えている。また、受信部１３
０は、受信ＦＩＦＯ(First In First Out memory)１４
３、受信ＰＨＹインタフェース１４１、ＲＭ（Resource
Management）セル検出部１４２、および送出時刻算出
部１４４を備えると共に、受信用テーブル読出制御部１
４５、受信用テーブル書込制御部１４６とを有してい
る。また、これら受信用テーブル読出制御部１４５、受
信用テーブル書込制御部１４６はコントロールメモリイ
ンタフェース１３４に接続されている。
【０００６】このうち、受信ＰＨＹインタフェース１４
１はＰＨＹデバイス１４（図１４）から与えられる５３
バイトのＡＴＭセルを受信し、これを５バイトのヘッダ
部と４８バイトのペイロード部に分離し、ヘッダ部をＲ
Ｍセル検出部１４２に送出する。ＲＭセル検出部１４２
はヘッダ部のフォーマットから受信したＡＴＭセルがＲ
Ｍセルか否かを検出し、ＲＭセルであることが検出され
ると、そのペイロード部を送出時刻算出部１４４に出力
する。他方、ヘッダ部がＲＭセルでないことが検出され
ると、受信ＰＨＹインタフェース１４１にあるセルのペ
イロード部を受信コントローラ１４０を介して、受信Ｆ
ＩＦＯ１４３に順次、格納する。格納されたペイロード
部はＤＭＡ動作によって、システムメモリ１１（図１
４）に転送される。
【０００７】ＲＭセル検出部１４２によってＲＭセルが
検出されると、ペイロード部は送出時刻算出部１４４に
も転送される。送出時刻算出部２４はＲＭセル内のペイ
ロード部に示されたレート制御情報を参照して、ＡＴＭ
セルを送出すべきレート、言い換えると、セルの送出間
隔を算出する。また、送出時刻算出部１４４は、ＲＭセ
ル受信時の送出間隔算出処理以外には、次送出時刻を算
出する。
【０００８】算出されたセルの送信間隔は受信コントロ
ーラ１４０の制御によって、受信用テーブル書込制御部
１４６およびコントロールメモリ１５’（図１４）のテ
ーブルに書き込まれる。
【０００９】一方、受信動作の際に必要なデータ等は、
コントロールメモリ１５’（図１４）から受信用テーブ
ル読出制御部１４５を介して受信コントローラ１４０に
供給される。
【００１０】次に、送信部１３１の構成の詳細を説明す
る。図１６に示されているように、送信部１３１も、受
信部１３０と同様に、ホストインタフェース／ＤＭＡコ
ントローラ１３２およびコントロールインタフェース１
３４と接続されており、ＡＴＭセルをＰＨＹデバイス１
４に送信する機能を有している。
【００１１】より具体的に述べると、図示された送信部
１３１はホストインタフェース／ＤＭＡコントローラ１
３２に接続された送信コントローラ１５０も備え、この
送信コントローラ１５０により、送信部１３１の各部は
後述するように制御される。また、送信部１３１には、
送信ＦＩＦＯ１５１と送信ＰＨＹインタフェース１５２
とが備えられている。
【００１２】送信コントローラ１５０の制御の下に、シ
ステムメモリ１１（図１４）からＤＭＡにより転送され
たデータによって構成されるセルペイロード部と、コン
トロールメモリ１５（図１４）からのデータによって構
成されるセルヘッダとにより、セルが形成され、各セル
は送信ＦＩＦＯ１５１に、順次、かつ、一時的に格納さ
れる。送信ＦＩＦＯ１５１に格納された各セルは、送信
コントローラ１５０の制御により、送信ＰＨＹインタフ
ェース１５２に送られ、ＰＨＹデバイス１４に５３バイ
トのＡＴＭセルとして順次送出される。この場合、ＲＭ
セルも他のＡＴＭセルと同様に、送信ＰＨＹインタフェ
ース１５２から送り出される。したがって、これら送信
ＦＩＦＯ１５１および送信ＰＨＹインタフェース１５２
はＡＴＭセル送信手段として動作している。
【００１３】送信コントローラ１５０は、送信用テーブ
ル読出制御部１５３と送信用テーブル書込制御部１５４
とを介してコントロールメモリインタフェース１３４に
接続されている。これら送信用テーブル読出制御部１５
３および送信用テーブル書込制御部１５４は、送信コン
トローラ１５０の制御の下に、コントロールメモリ１５
のテーブルに対して、データの読出、書込を行う。
【００１４】送信部１３１は、さらに、カウンタ１６０
およびＣＡＭ部（ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌ
ｅ Ｍｅｍｏｒｙ）、即ち、連想メモリ部１６１を備
え、これらカウンタ１６０およびＣＡＭ部１６１は送信
コントローラ１５０に接続され、ＶＣの送信タイミング
を各ＶＣのピークレート値に応じて変化させるための動
作を行う。
【００１５】図１７には、図１６に示されたＣＡＭ部１
６１の具体的な構成がカウンタ１６０と共に示されてい
る。図１７に示すように、ＣＡＭ部１６１は、複数のセ
ルアレイを備えたＣＡＭアレイ部１６１１、アドレスデ
コーダ１６１２、プライオリティエンコーダ１６１３、
検索／書込読出モード切替部１６１４、およびセレクタ
１６１５とによって構成されている。ＣＡＭ部１６１
は、ＣＡＭアレイ部１６１１内に記憶されたデータと検
索パターンとして入力されるデータが一致した場合、記
憶されたデータのあるアドレスを出力する。
【００１６】このことを利用して、ＣＡＭアレイ部１６
１１のセルアレイに、次に出力すべきＶＣの時刻値
（Ｔ）を書き込んでおき、この時刻値がカウンタ１６０
で指示された値と一致した時、この時刻値が記憶されて
いるアドレスを、コントロールメモリ１５’内のルック
アップテーブル１７０１（図１８）のアドレスとして出
力する。
【００１７】ここで、図１８に示されたテーブルの説明
を行う。コントロールメモリ１５’には、図１８に示す
ような構成を有するルックアップテーブル１７０１とＶ
Ｃテーブル１７０２が格納されている。ルックアップテ
ーブル１７０１は、VCのデータが記憶されているＶＣテ
ーブル１７０２のアドレスが各ＶＣ単位に記憶されてい
る。ＶＣテーブル１７０２は各ＶＣ単位に、ピークレー
ト（Ｔｐ）、送出時刻（Ｔｓ）、このＶＣのセルが処理
されたかを示すｃｅｌｌ_ｓｅｎｔフラグ、セルヘッダ
部、およびＲＭセルペイロード部が記憶されている。
【００１８】図１７のＣＡＭアレイ部１６１１から出力
されたアドレスが、図１８のルックアップテーブル１７
０１のアドレスとなり、ルックアップテーブル１７０１
からＶＣ単位で設定されたＶＣテーブル１７０２のアド
レスが出力され、各ＶＣのデータが参照される。即ち、
図１７のＣＡＭアレイ部１６１１に設定された次送出時
刻が記憶されているアドレスが送出すべきセルのＶＣを
示しており、カウンタ値と一致したＣＡＭアレイ部１６
１１のアドレスが送出VCを指し示すことになる。
【００１９】具体的に述べると、上記した動作を行うた
めに、送信コントローラ１５０からは、ＣＡＭアレイ部
１６１１を検索モードにするか書込読出モードにするか
をあらわすモード切替信号が検索／書込読出モード切替
部１６１４に与えられる。モード切替信号を受けると、
検索／書込読出モード切替部１６１４はセレクタ１６１
５に選択信号を送出し、検索モードの際には、カウンタ
１６０からのカウンタ値を選択し、書込モードの際に
は、送信コントローラ１５０からの出力、即ち、次のＶ
Ｃの送出タイミングをあらわす時刻値Ｔを選択する。
【００２０】また、ＣＡＭ部１６１のアドレスデコーダ
１６１２には、ＶＣに対応した書込アドレスまたは読出
アドレスが送信コントローラ１５０から供給される。
【００２１】書込モードでは、書込アドレスで指定され
たセルアレイに、次のＶＣの送出タイミングをあらわす
時刻値が書き込まれる。他方、検索モードでは、カウン
タ１６０のカウンタ値と、セルアレイの時刻値とが比較
され、一致したセルアレイのアドレスが出力される。
【００２２】上記した構成では、複数のセルアレイにお
いて、カウンタ値と次の時刻値との一致が同時に検出さ
れることがある。このことを考慮してプライオリティエ
ンコーダ１６１３が設けられ、優先度の高いＶＣをあら
わす番号から順次、送出されるように構成されている。
【００２３】次に、本従来例の動作を、図１９に全体の
フローを示し、図２０に、図１９のフローと図１４、図
１５〜１８に示された回路動作を示したタイミングチャ
ートを用いて説明する。例として、２つのVCに属するＡ
ＴＭセルを送出することとし、そのＶＣをそれぞれＶＣ
１，ＶＣ２とする。
【００２４】図１９は、従来例におけるレート制御動作
をフローチャートで示したものである。ここで、図１
４，図１５から図１８で示した構成が、このフローチャ
ートのどのステップにおいて動作するかをステップごと
に示す。
【００２５】ステップ８０１において動作するものは、
ホスト１２、シーケンサ１３３、ホストインタフェース
／ＤＭＡコントローラ１３２、コントロールメモリイン
タフェース１３４、送信コントローラ１５０、カウンタ
部１６０、ルックアップテーブル１７０１、ＶＣテーブ
ル１７０２である。
【００２６】ステップ８０２において動作するものは、
ホスト１２、シーケンサ１３３、ホストインタフェース
／DMAコントローラ１３２、送信部１３１である。
【００２７】ステップ８０３において動作するものは、
送信コントローラ１５０、送信用テーブル読出制御部１
５３、コントロールメモリインタフェース１３４、ＶＣ
テーブル１７０２である。
【００２８】ステップ８０４において動作するものは、
送信コントローラ１５０である。
【００２９】ステップ８０５において動作するものは、
送信コントローラ１５０である。
【００３０】ステップ８０６において動作するものは、
送信コントローラ１５０、コントロールメモリインタフ
ェース１３４、検索／書込読出モード切替部１６１４、
セレクタ１６１５、アドレスデコーダ１６１２、ＣＡＭ
アレイ部１６１１である。
【００３１】ステップ８０７において動作するものは、
送信コントローラ１５０、カウンタ１６０である。
【００３２】ステップ８０８において動作するものは、
セレクタ１６１５、カウンタ１６０、ＣＡＭアレイ部１
６１１、プライオリティエンコーダ１６１３である。
【００３３】ステップ８０９において動作するものは、
送信コントローラ１５０、送信用テーブル読出制御部１
５３、送信用テーブル書込制御部１５４、コントロール
メモリインタフェース１３４、ＶＣテーブル１７０２で
ある。
【００３４】ステップ８１０において動作するものは、
送信コントローラ１５０、受信コントローラ１４０、受
信用テーブル読出制御部１４５、受信用テーブル書込制
御部１４６、コントロールメモリインタフェース１３
４、ＶＣテーブル１７０２、送出時刻算出部１４４であ
る。
【００３５】ステップ８１２において動作するものは、
送信コントローラ１５０、送信用テーブル読出制御部１
５３、コントロールメモリインタフェース１３４、ＶＣ
テーブル１７０２、検索／書込読出モード切替部１６１
４、セレクタ１６１５、アドレスデコーダ１６１２、Ｃ
ＡＭアレイ部１６１１である。
【００３６】ステップ８１３において動作するものは、
ＲＭセル検出部１４２、受信コントローラ１４０、受信
ＰＨＹインタフェース１４１、受信ＦＩＦＯ１４３、ホ
ストインタフェース／DMAコントローラ１３２、システ
ムメモリ１１である。
【００３７】ステップ８１４において動作するものは、
受信コントローラ１４０である。
【００３８】ステップ８１５において動作するものは、
送出時刻算出部１４４、受信コントローラ１４０、受信
用テーブル書込制御部１４６、コントロールメモリイン
タフェース１３４、ＶＣテーブル１７０２である。
【００３９】ステップ８１６において動作するものは、
送信コントローラ１５０、送信用テーブル読出制御部１
５３、送信ＦＩＦＯ１５１、送信ＰＨＹインタフェース
１５２、コントロールメモリインタフェース１３４、Ｖ
Ｃテーブル１７０２、ホストインタフェース／DMAコン
トローラ１３２、システムメモリ１１、ＰＨＹデバイス
１４である。
【００４０】ステップ８１７において動作するものは、
ＰＨＹデバイス１４、受信ＰＨＹインタフェース１４１
である。
【００４１】ステップ８０６において動作するものは、
送信コントローラ１５０、送信用テーブル書込制御部１
５４、コントロールメモリインタフェース１３４、ＶＣ
テーブル１７０２である。
【００４２】ステップ８０８において動作するものは、
送信コントローラ１５０、受信コントローラ１４０、受
信用テーブル読出制御部１４５、受信用テーブル書込制
御部１４６、コントロールメモリインタフェース１３
４、ＶＰテーブル１７０３、送出時刻算出部１４４であ
る。
【００４３】ステップ８１０において動作するものは、
セレクタ１６１５、カウンタ１６０、ＣＡＭアレイ部１
６１１、プライオリティエンコーダ１６１３である。
【００４４】ステップ８１１において動作するものは、
送信コントローラ１５０、送信用テーブル読出制御部３
３、コントロールメモリインタフェース１３４、ルック
アップテーブル１７０１である。
【００４５】ステップ８１２において動作するものは、
送信コントローラ１５０である。
【００４６】図２０はＡＴＭセル送出動作の具体的数値
例を示している。カウンタ値（１９１）は、カウンタ１
６０がカウントする値である。図２０はこのカウンタ値
（１９１）の変化に応じて、各ＶＣが送出されるタイミ
ング、各信号のタイミング、およびコントロールメモリ
１５’の各テーブル設定値の変化をタイミングチャート
で示したものである。送出動作起動（１９２）は、送出
動作を開始しようとする起動信号であり、送出を行うＶ
Ｃが記されている。ＲＭセル受信（１９３）はＲＭセル
を受信したときのＶＣを示している。送出セル（１９
４）は、実際に送出されたＶＣを示している。
【００４７】次送出時刻ＶＣ１（１９５）、次送出時刻
ＶＣ２（１９６）はＣＡＭアレイ部１６１１に記憶され
ている内容を示しており、ＶＣ１，ＶＣ２の次送出時刻
である。ＶＣ１のＴｓ（１９７）、ＶＣ１のＴｐ（１９
８）、ＶＣ１のｃｅｌｌ_ｓｅｎｔ（１９９）、ＶＣ２
のＴｓ（１９ａ）、ＶＣ２のＴｐ（１９ｂ）、ＶＣ２の
ｃｅｌｌ_ｓｅｎｔ（１９ｃ）は、ＶＣテーブル１７０
２のＴｓ、Ｔｐ、ｃｅｌｌ_ｓｅｎｔの内容をＶC1,VC2
ごとに示している。
【００４８】続いて、カウンタ値（１９１）の変化に沿
って、ＡＴＭセル送出動作の説明を行う。
【００４９】セルの送出を開始する前に、ステップ８０
１において、ホスト１２により、各テーブルを初期設定
を行う。
【００５０】ルックアップテーブル１７０１のアドレス
＝１０にはＶＣ１のＶＣテーブルアドレスである１００
を、アドレス＝２０にはＶＣ２のＶＣテーブルアドレス
である１１０を、それぞれ設定する。
【００５１】ＶＣテーブル１７０２のアドレス＝１００
にはＶＣ１に関する設定を行い、Ｔｓ=２、Ｔｐ=２、ｃ
ｅｌｌ_ｓｅｎｔ_=０を設定する。アドレス＝１１０に
はＶＣ２に関する設定を行い、Ｔｓ=３、Ｔｐ=４、ｃｅ
ｌｌ_ｓｅｎｔ_=０を設定する。
【００５２】この状態で、ステップ８０２にホスト１２
からのコマンドにより、ＶＣ１の送出動作起動（１９
２）が行われると、送受信制御部１３では、ホストイン
タフェース／ＤＭＡコントローラ１３２を介して、送信
部１３１が動作する。送信部１３１では、送信コントロ
ーラ１５０の制御の下に、送信用テーブル読出制御部１
５３が動作し、コントロールメモリインタフェース１３
４を介して、コントロールメモリ１５’のテーブルにア
クセスする。
【００５３】まず、ステップ８０３に示すように、ＶＣ
テーブル１７０２のアドレス=１００で示されるＶＣ１
のＶＣテーブルからＴｓ=２（ＶＣ１のＴｓ（１９
７）），Ｔｐ=２（ＶＣ１のＴｐ（１９８）），ｃｅｌ
ｌ_ｓｅｎｔ=０（ＶＣ１のｃｅｌｌ_ｓｅｎｔ（１９
９））を読み出す。読み出されたＴｓ=2、Ｔｐ=2、およ
びｃｅｌｌ_ｓｅｎｔ=0は、図１６に示す送信コントロ
ーラ１５０に送られる。
【００５４】ステップ８０４で送信コントローラ１５０
は、ｃｅｌｌ_ｓｅｎｔフラグが０か否かを判定する。
判定の結果、cell_sent=0なので、ステップ８０５にＴ
ｓ=２を送出時刻Ｔとする。
【００５５】ステップ８０６で送信コントローラ１５０
は、ＣＡＭ部１６１に対して送出時刻Ｔを書き込む動作
を行う。この場合、送信コントローラ１５０は図１７に
示す検索／書込読出モード切換部１６１４に対してモー
ド切換信号を送出して書込モードとし、かつＶＣ１に対
応した書込アドレス=１０をアドレスデコーダ１６１２
を介して、ＣＡＭアレイ部１６１１に送出する。この結
果、セレクタ１６１５を介して、ＶＣ１に対応するＣＡ
Ｍアレイ部１６１１（アドレス=１０）に次送出時刻Ｖ
Ｃ１（１９５）=２が書き込まれる。
【００５６】このようにして、送出時刻ＴがＣＡＭアレ
イ部１６１１に記憶されると、図１６に示す送信コント
ローラ１５０は、セレクタ１６１５を検索／書込読出モ
ード切替部１６１４を介して、検索モードにすると共
に、カウンタ１６０に起動信号を送出して、カウンタ値
のインクリメントを開始させる。
【００５７】検索モードになったＣＡＭ部１６１では、
各カウンタ値毎に、ＣＡＭアレイ部１６１１の内容（次
送出時刻Ｔ）とカウンタ値（１９１）が比較され、一致
するまでステップ８０８を繰り返す。
【００５８】カウンタ値（１９１）=１になると、ステ
ップ８０２にホスト１２からのコマンドにより、ＶＣ２
の送出動作起動（１９２）が行われる。以後、ＶＣ１の
送出動作起動（１９２）が行われたときと同じ処理が実
行される。
【００５９】まず、ステップ８０３に示すように、ＶＣ
テーブル１７０２のアドレス=１１０で示されるＶＣ２
のＶＣテーブルからＴｓ=３（ＶＣ２のＴｓ（１９
ａ）），Ｔｐ=４（ＶＣ２のＴｐ（１９ｂ）），ｃｅｌ
ｌ_ｓｅｎｔ=０（ＶＣ２のｃｅｌｌ_ｓｅｎｔ（１９
ｃ））が読み出され、送信コントローラ１５０に送られ
る。
【００６０】ステップ８０４で送信コントローラ１５０
は、ｃｅｌｌ_ｓｅｎｔフラグが０か否かを判定する。
判定の結果、cell_sent=0なので、ステップ８０５に、
Ｔｓ=３を送出時刻Ｔとする。
【００６１】ステップ８０６で送信コントローラ１５０
は、ＣＡＭ部１６１を書込モードにし、ＶＣ２に対応し
た書込アドレス=２０を送る。そして、セレクタ１６１
５を介して、ＶＣ１に対応するＣＡＭアレイ部１６１１
（アドレス=２０）に次送出時刻ＶＣ２（１９６）=３を
書き込む。
【００６２】その後、送信コントローラ１５０はＣＡＭ
部１６１を検索モードにし、各カウンタ値毎に、ＣＡＭ
アレイ部１６１１の内容（次送出時刻Ｔ）とカウンタ値
（１９１）が比較され、一致するまでステップ８０８を
繰り返す。
【００６３】カウンタ値（１９１）=２になると、ステ
ップ８０８において、カウンタ値（１９１）=２と次送
出時刻ＶＣ１（１９５）=２の一致が検出される。そし
て、一致したＣＡＭアレイ部１６１１のアドレス=１０
が送信コントローラ１５０に出力され、送信コントロー
ラ１５０はルックアップテーブル１７０１のアドレス=
１０に記憶されているＶＣ１のＶＣテーブルアドレス=
１００を読み出す。そして、ＶＣ１の処理が行われたの
で、ステップ８０９に、ｃｅｌｌ_ｓｅｎｔ=１とし、送
信用テーブル書込制御部１５４を介して、コントロール
メモリ１５’のＶＣテーブル１７０２にｃｅｌｌ_ｓｅ
ｎｔ=１を書き込む。
【００６４】ステップ８０３において、送信コントロー
ラ１５０は、読み出されたＶＣ１のＶＣテーブルアドレ
ス=１００に示されるＶＣテーブル１７０２からＴｓ=２
（ＶＣ１のＴｓ（１９７）），Ｔｐ=２（ＶＣ１のＴｐ
（１９８）），ｃｅｌｌ_ｓｅｎｔ=１（ＶＣ１のｃｅｌ
ｌ_ｓｅｎｔ（１９９））を読み出す。
【００６５】ステップ８０４において、送信コントロー
ラ１５０でｃｅｌｌ_ｓｅｎｔが０か否か判断され、ｃ
ｅｌｌ_ｓｅｎｔ=１であるため、ステップ８１６にてセ
ルの送出処理が行われる。
【００６６】送信コントローラ１５０の制御の下に、Ｖ
Ｃ１のデータが格納されているシステムメモリ１１の領
域からペイロード部を読み出し、かつアドレス=１００
に示されているＶＣテーブル１７０２からセルヘッダを
読み出し、セルを形成し、送信ＦＩＦＯ１５１に格納す
る。格納された各セルは送信ＰＨＹインタフェース１５
２に送られ、ＰＨＹデバイス１４を介して、ＡＴＭセル
として送出される。
【００６７】続いて、ステップ８１０において、図１５
に示す受信部１３０の受信コントローラ１４０の制御の
下に、受信用テーブル読出制御部１４５がコントロール
メモリ１５’のＶＣテーブル１７０２からＴｓ=２（Ｖ
Ｃ１のＴｓ（１９７））および送出時刻Ｔｐ=２（ＶＣ
１のＴｐ（１９８））を読み出し、送出時刻算出部１４
４に送出する。送出時刻算出部１４４では、読み出され
たＴｐ=２およびＴｓ=２を受け、両者を加算して、加算
結果を送出時刻Ｔｓ=4として受信コントローラ１４０に
出力する。そして、受信コントローラ１４０は受信用テ
ーブル書込制御部１４６を制御して、ＶＣテーブル１７
０２にＶＣ１のＴｓ（１９７）=４を書き込む。
【００６８】その後、ステップ８１２において、送信コ
ントローラ１５０は、ＣＡＭ部１６１に対して、ＶＣ１
に対応するＣＡＭアレイ部１６１１（アドレス=１０）
に次送出時刻ＶＣ１（１９５）=４を書き込む。そし
て、送信コントローラ１５０は、セレクタ１６１５を検
索モードに、カウンタ値（１９１）とＣＡＭアレイ部１
６１１の内容（次送出時刻Ｔ）を比較し、一致するまで
ステップ８０８を繰り返す。
【００６９】カウンタ値（１９１）=３になると、ステ
ップ８０８において、カウンタ値（１９１）=３と次送
出時刻ＶＣ２（１９６）=３の一致が検出される。以
後、カウンタ値（１９１）=２でＶＣ１が送出されたと
きと同様の処理が行われる。一致したＣＡＭアレイ部１
６１１のアドレス=２０が送信コントローラ１５０に出
力され、送信コントローラ１５０はルックアップテーブ
ル１７０１のアドレス=２０に記憶されているＶＣ２の
ＶＣテーブルアドレス=１１０を読み出す。そして、Ｖ
Ｃ２の処理が行われたので、ｃｅｌｌ_ｓｅｎｔ=１と
し、ステップ８０９に送信用テーブル書込制御部１５４
を介して、コントロールメモリ１５’のＶＣテーブル１
７０２にｃｅｌｌ_ｓｅｎｔ=１を書き込む。
【００７０】ステップ８０３において、送信コントロー
ラ１５０は、読み出されたＶＣ２のＶＣテーブルアドレ
ス=１１０に示されるＶＣテーブル１７０２からＴｓ=３
（ＶＣ２のＴｓ（１９ａ）），Ｔｐ=４（ＶＣ２のＴｐ
（１９ｂ）），ｃｅｌｌ_ｓｅｎｔ=１（ＶＣ２のｃｅｌ
ｌ_ｓｅｎｔ（１９ｃ））を読み出す。
【００７１】ステップ８０４において、送信コントロー
ラ１５０でｃｅｌｌ_ｓｅｎｔが０か否か判断され、ｃ
ｅｌｌ_ｓｅｎｔ=１であるため、ステップ８１６にてセ
ルの送出処理が行われる。
【００７２】送信コントローラ１５０の制御の下に、Ｖ
Ｃ２のデータが格納されているシステムメモリ１１の領
域からペイロード部を読み出し、かつアドレス=１１０
に示されているＶＣテーブル１７０２からセルヘッダを
読み出し、セルを形成し、送信ＦＩＦＯ１５１に格納す
る。格納された各セルは送信ＰＨＹインタフェース１５
２に送られ、ＰＨＹデバイス１４を介して、ＡＴＭセル
として送出される。
【００７３】続いて、ステップ８１０において、図１５
に示す受信部１３０の受信コントローラ１４０の制御の
下に、受信用テーブル読出制御部１４５がコントロール
メモリ１５’のＶＣテーブル１７０２からＴｐ=４（Ｖ
Ｃ２のＴｐ（１９ｂ））および送出時刻Ｔｓ=３（ＶＣ
２のＴｓ（１９ａ））を読み出し、送出時刻算出部１４
４に送出する。送出時刻算出部１４４では、読み出され
たＴｐ=４およびＴｓ=３を受け、両者を加算して、加算
結果を送出時刻Ｔｓ=７として受信コントローラ１４０
に出力する。そして、受信コントローラ１４０は受信用
テーブル書込制御部１４６を制御して、ＶＣテーブル１
７０２にＶＣ２のＴｓ（１９ａ）=７を書き込む。
【００７４】その後、ステップ８１２において、送信コ
ントローラ１５０は、ＣＡＭ部１６１に対して、ＶＣ２
に対応するＣＡＭアレイ部１６１１（アドレス=２０）
に次送出時刻ＶＣ２（１９６）=７を書き込む。そし
て、送信コントローラ１５０は、セレクタ１６１５を検
索モードに、カウンタ値（１９１）とＣＡＭアレイ部１
６１１の内容（次送出時刻Ｔ）を比較し、一致するまで
ステップ８０８を繰り返す。
【００７５】カウンタ値（１９１）=４になると、ステ
ップ８０８において、カウンタ値（１９１）=４と次送
出時刻ＶＣ１（１９５）=４の一致が検出される。以
後、カウンタ値（１９１）=２でＶＣ１が送出されたと
きと同様の処理が行われる。一致したＣＡＭアレイ部１
６１１のアドレス=１０が送信コントローラ１５０に出
力され、送信コントローラ１５０はルックアップテーブ
ル１７０１のアドレス=１０に記憶されているＶＣ１の
ＶＣテーブルアドレス=１００を読み出す。そして、Ｖ
Ｃ１の処理が行われたので、ステップ８０９に、ｃｅｌ
ｌ_ｓｅｎｔ=１とし、送信用テーブル書込制御部１５４
を介して、コントロールメモリ１５’のＶＣテーブル１
７０２にｃｅｌｌ_ｓｅｎｔ=１を書き込む。
【００７６】ステップ８０３において、送信コントロー
ラ１５０は、読み出されたＶＣ１のＶＣテーブルアドレ
ス=１００に示されるＶＣテーブル１７０２からＴｓ=４
（ＶＣ１のＴｓ（１９７）），Ｔｐ=２（ＶＣ１のＴｐ
（１９８）），ｃｅｌｌ_ｓｅｎｔ=１（ＶＣ１のｃｅｌ
ｌ_ｓｅｎｔ（１９９））を読み出す。
【００７７】ステップ８０４において、送信コントロー
ラ１５０でｃｅｌｌ_ｓｅｎｔが０か否か判断され、ｃ
ｅｌｌ_ｓｅｎｔ=１であるため、ステップ８１６にてセ
ルの送出処理が行われる。
【００７８】送信コントローラ１５０の制御の下に、Ｖ
Ｃ１のデータが格納されているシステムメモリ１１の領
域からペイロード部を読み出し、かつアドレス=１００
に示されているＶＣテーブル１７０２からセルヘッダを
読み出し、セルを形成し、送信ＦＩＦＯ１５１に格納す
る。格納された各セルは送信ＰＨＹインタフェース１５
２に送られ、ＰＨＹデバイス１４を介して、ＡＴＭセル
として送出される。
【００７９】続いて、ステップ８１０において、図１５
に示す受信部１３０の受信コントローラ１４０の制御の
下に、受信用テーブル読出制御部１４５がコントロール
メモリ１５のＶＣテーブル１７０２からＴｐ=２（ＶＣ
１のＴｐ（１９８））、および送出時刻Ｔｓ=４（ＶＣ
１のＴｓ（１９７））を読み出し、送出時刻算出部１４
４に送出する。送出時刻算出部１４４では、読み出され
たＴｐ=２およびＴｓ=４を受け、両者を加算して、加算
結果を送出時刻Ｔｓ=６として受信コントローラ１４０
に出力する。そして、受信コントローラ１４０は受信用
テーブル書込制御部１４６を制御して、ＶＣテーブル１
７０２にＶＣ１のＴｓ（１９７）=６を書き込む。
【００８０】その後、ステップ８１２において、送信コ
ントローラ１５０は、ＣＡＭ部１６１に対して、ＶＣ１
に対応するＣＡＭアレイ部１６１１（アドレス=１０）
に次送出時刻ＶＣ１（１９５）=４を書き込む。そし
て、送信コントローラ１５０は、セレクタ１６１５を検
索モードに、カウンタ値（１９１）とＣＡＭアレイ部１
６１１の内容（次送出時刻Ｔ）を比較し、一致するまで
ステップ８０８を繰り返す。
【００８１】カウンタ値（１９１）=５の時、ステップ
８１７で受信されたセルは、ステップ８１３において、
ＲＭセル検出部１４２でＶＣ１のＲＭセル受信（１９
３）が確認される。続いて、ステップ８１４において、
輻輳等によるピークレートＴｐの変更が指示されている
か否かが、受信コントローラ１４０で判定される。
【００８２】ピークレートＴｐの変更がない限り、ステ
ップ８１７のセル受信が再開され、ステップ８１３およ
びステップ８１７は繰り返されるが、ＶＣ１のＲＭセル
にはレート変更の指示がされているので、ステップ８１
５において受信コントローラ１４０は受信用テーブル書
込制御部１４６を介してコントロールメモリ１５’に格
納されたＶＰテーブル１７０２のＶＣ１のＴｐ（１９
８）を、受信したピークレートＴｐ=２に更新する。
【００８３】カウンタ値（１９１）=６になると、ステ
ップ８０８において、カウンタ値（１９１）=６と次送
出時刻ＶＣ１（１９５）=６の一致が検出される。以
後、カウンタ値（１９１）=２でＶＣ１が送出されたと
きと同様の処理が行われる。一致したＣＡＭアレイ部１
６１１のアドレス=１０が送信コントローラ１５０に出
力され、送信コントローラ１５０はルックアップテーブ
ル１７０１のアドレス=１０に記憶されているＶＣ１の
ＶＣテーブルアドレス=１００を読み出す。そして、Ｖ
Ｃ１の処理が行われたので、ステップ８０９にｃｅｌｌ
_ｓｅｎｔ=１とし、送信用テーブル書込制御部１５４を
介して、コントロールメモリ１５’のＶＣテーブル１７
０２にｃｅｌｌ_ｓｅｎｔ=１を書き込む。
【００８４】ステップ８０３において、送信コントロー
ラ１５０は、読み出されたＶＣ１のＶＣテーブルアドレ
ス=１００に示されるＶＣテーブル１７０２からＴｓ=６
（ＶＣ１のＴｓ（１９７）），Ｔｐ=３（ＶＣ１のＴｐ
（１９８）），ｃｅｌｌ_ｓｅｎｔ=１（ＶＣ１のｃｅｌ
ｌ_ｓｅｎｔ（１９９））を読み出す。
【００８５】ステップ８０４において、送信コントロー
ラ１５０でｃｅｌｌ_ｓｅｎｔが０か否か判断され、ｃ
ｅｌｌ_ｓｅｎｔ=１であるため、ステップ８１６にてセ
ルの送出処理が行われる。
【００８６】送信コントローラ１５０の制御の下に、Ｖ
Ｃ１のデータが格納されているシステムメモリ１１の領
域からペイロード部を読み出し、かつ、アドレス=１０
０に示されているＶＣテーブル１７０２からセルヘッダ
を読み出し、セルを形成し、送信ＦＩＦＯ１５１に格納
する。格納された各セルは送信ＰＨＹインタフェース１
５２に送られ、ＰＨＹデバイス１４を介して、ＡＴＭセ
ルとして送出される。
【００８７】続いて、ステップ８１０において、図１５
に示す受信部１３０の受信コントローラ１４０の制御の
下に、受信用テーブル読出制御部１４５がコントロール
メモリ１５’のＶＣテーブル１７０２からＴｐ=３（Ｖ
Ｃ１のＴｐ（１９８））および送出時刻Ｔｓ=６（ＶＣ
１のＴｓ（１９７））を読み出し、送出時刻算出部１４
４に送出する。送出時刻算出部１４４では、読み出され
たＴｐ=３およびＴｓ=６を受け、両者を加算して、加算
結果を送出時刻Ｔｓ=９として受信コントローラ１４０
に出力する。そして、受信コントローラ１４０は受信用
テーブル書込制御部１４６を制御して、ＶＣテーブル１
７０２にＶＣ１のＴｓ（１９７）=９を書き込む。
【００８８】その後、ステップ８１２において、送信コ
ントローラ１５０は、ＣＡＭ部１６１に対して、ＶＣ１
に対応するＣＡＭアレイ部１６１１（アドレス=１０）
に次送出時刻ＶＣ１（１９５）=９を書き込む。そし
て、送信コントローラ１５０は、セレクタ１６１５を検
索モードに、カウンタ値（１９１）とＣＡＭアレイ部１
６１１の内容（次送出時刻Ｔ）を比較し、一致するまで
ステップ８０８を繰り返す。
【００８９】カウンタ値（１９１）=７になると、ステ
ップ８０８において、カウンタ値（１９１）=７と次送
出時刻ＶＣ２（１９６）=７の一致が検出される。以
後、カウンタ値（１９１）=２でＶＣ１が送出されたと
きと同様の処理が行われる。一致したＣＡＭアレイ部１
６１１のアドレス=２０が送信コントローラ１５０に出
力され、送信コントローラ１５０はルックアップテーブ
ル１７０１のアドレス=２０に記憶されているＶＣ２の
ＶＣテーブルアドレス=１１０を読み出す。そして、Ｖ
Ｃ２の処理が行われたので、ステップ８０９で、ｃｅｌ
ｌ_ｓｅｎｔ=１とし、送信用テーブル書込制御部１５４
を介して、コントロールメモリ１５のＶＣテーブル１７
０２にｃｅｌｌ_ｓｅｎｔ=１を書き込む。
【００９０】ステップ８０３において、送信コントロー
ラ１５０は、読み出されたＶＣ２のＶＣテーブルアドレ
ス=１１０に示されるＶＣテーブル１７０２からＴｓ=７
（ＶＣ２のＴｓ（１９ａ）），Ｔｐ=４（ＶＣ２のＴｐ
（１９ｂ）），ｃｅｌｌ_ｓｅｎｔ=１（ＶＣ２のｃｅｌ
ｌ_ｓｅｎｔ（１９ｃ））を読み出す。
【００９１】ステップ８０４において、送信コントロー
ラ１５０でｃｅｌｌ_ｓｅｎｔが０か否か判断され、ｃ
ｅｌｌ_ｓｅｎｔ=１であるため、ステップ８１６にてセ
ルの送出処理が行われる。
【００９２】送信コントローラ１５０の制御の下に、Ｖ
Ｃ２のデータが格納されているシステムメモリ１１の領
域からペイロード部を読み出し、かつ、アドレス=１１
０に示されているＶＣテーブル１７０２からセルヘッダ
を読み出し、セルを形成し、送信ＦＩＦＯ１５１に格納
する。格納された各セルは送信ＰＨＹインタフェース１
５２に送られ、ＰＨＹデバイス１４を介して、ＡＴＭセ
ルとして送出される。
【００９３】続いて、ステップ８１０において、図１５
に示す受信部１３０の受信コントローラ１４０の制御の
下に、受信用テーブル読出制御部１４５がコントロール
メモリ１５’のＶＣテーブル１７０２からＴｐ=４（Ｖ
Ｃ２のＴｐ（１９ｂ））および送出時刻Ｔｓ=７（ＶＣ
２のＴｓ（１９ａ））を読み出し、送出時刻算出部１４
４に送出する。送出時刻算出部１４４では、読み出され
たＴｐ=４およびＴｓ=７を受け、両者を加算して、加算
結果を送出時刻Ｔｓ=１１として受信コントローラ１４
０に出力する。そして、受信コントローラ１４０は受信
用テーブル書込制御部１４６を制御して、ＶＣテーブル
１７０２にＶＣ２のＴｓ（１９ａ）=１１を書き込む。
【００９４】その後、ステップ８１２において、送信コ
ントローラ１５０は、ＣＡＭ部１６１に対して、ＶＣ２
に対応するＣＡＭアレイ部１６１１（アドレス=２０）
に次送出時刻ＶＣ２（１９６）=１１を書き込む。そし
て、送信コントローラ１５０は、セレクタ１６１５を検
索モードに、カウンタ値（１９１）とＣＡＭアレイ部１
６１１の内容（次送出時刻Ｔ）を比較し、一致するまで
ステップ８０８を繰り返す。
【００９５】カウンタ値（１９１）=９になると、ステ
ップ８０８において、カウンタ値（１９１）=９と次送
出時刻ＶＣ１（１９５）=９の一致が検出される。以
後、カウンタ値（１９１）=２でＶＣ１が送出されたと
きと同様の処理が行われる。一致したＣＡＭアレイ部１
６１１のアドレス=１０が送信コントローラ１５０に出
力され、送信コントローラ１５０はルックアップテーブ
ル１７０１のアドレス=１０に記憶されているＶＣ１の
ＶＣテーブルアドレス=１００を読み出す。そして、Ｖ
Ｃ１の処理が行われたので、ステップ８０９において、
ｃｅｌｌ_ｓｅｎｔ=１とし、送信用テーブル書込制御部
１５４を介して、コントロールメモリ１５’のＶＣテー
ブル１７０２にｃｅｌｌ_ｓｅｎｔ=１を書き込む。
【００９６】ステップ８０３において、送信コントロー
ラ１５０は、読み出されたＶＣ１のＶＣテーブルアドレ
ス=１００に示されるＶＣテーブル１７０２からＴｓ=９
（ＶＣ１のＴｓ（１９７）），Ｔｐ=３（ＶＣ１のＴｐ
（１９８）），ｃｅｌｌ_ｓｅｎｔ=１（ＶＣ１のｃｅｌ
ｌ_ｓｅｎｔ（１９９））を読み出す。
【００９７】ステップ８０４において、送信コントロー
ラ１５０でｃｅｌｌ_ｓｅｎｔが０か否か判断され、ｃ
ｅｌｌ_ｓｅｎｔ=１であるため、ステップ８１６にてセ
ルの送出処理が行われる。
【００９８】送信コントローラ１５０の制御の下に、Ｖ
Ｃ１のデータが格納されているシステムメモリ１１の領
域からペイロード部を読み出し、かつ、アドレス=１０
０に示されているＶＣテーブル１７０２からセルヘッダ
を読み出し、セルを形成し、送信ＦＩＦＯ１５１に格納
する。格納された各セルは送信ＰＨＹインタフェース１
５２に送られ、ＰＨＹデバイス１４を介して、ＡＴＭセ
ルとして送出される。続いて、ステップ８１０におい
て、図１５に示す受信部１３０の受信コントローラ１４
０の制御の下に、受信用テーブル読出制御部１４５がコ
ントロールメモリ１５のＶＣテーブル１７０２からＴｐ
=３（ＶＣ１のＴｐ（１９８））および送出時刻Ｔｓ=９
（ＶＣ１のＴｓ（１９７））を読み出し、送出時刻算出
部１４４に送出する。送出時刻算出部１４４では、読み
出されたＴｐ=３およびＴｓ=９を受け、両者を加算し
て、加算結果を送出時刻Ｔｓ=１２として受信コントロ
ーラ１４０に出力する。そして、受信コントローラ１４
０は受信用テーブル書込制御部１４６を制御して、ＶＣ
テーブル１７０２にＶＣ１のＴｓ（１９７）=１２を書
き込む。
【００９９】その後、ステップ８１２において、送信コ
ントローラ１５０は、ＣＡＭ部１６１に対して、ＶＣ１
に対応するＣＡＭアレイ部１６１１（アドレス=１０）
に次送出時刻ＶＣ１（１９５）=１２を書き込む。そし
て、送信コントローラ１５０は、セレクタ１６１５を検
索モードに、カウンタ値（１９１）とＣＡＭアレイ部１
６１１の内容（次送出時刻Ｔ）を比較し、一致するまで
ステップ８０８を繰り返す。
【０１００】カウンタ値（１９１）=１１になると、ス
テップ８０８において、カウンタ値（１９１）=１１と
次送出時刻ＶＣ２（１９６）=１１の一致が検出され
る。以後、カウンタ値（１９１）=２でＶＣ１が送出さ
れたときと同様の処理が行われる。
【０１０１】一致したＣＡＭアレイ部１６１１のアドレ
ス=２０が送信コントローラ１５０に出力され、送信コ
ントローラ１５０はルックアップテーブル１７０１のア
ドレス=２０に記憶されているＶＣ２のＶＣテーブルア
ドレス=１１０を読み出す。そして、ＶＣ２の処理が行
われたので、ステップ８０９において、ｃｅｌｌ_ｓｅ
ｎｔ=１とし、送信用テーブル書込制御部１５４を介し
て、コントロールメモリ１５’のＶＣテーブル１７０２
にｃｅｌｌ_ｓｅｎｔ=１を書き込む。
【０１０２】ステップ８０３において、送信コントロー
ラ１５０は、読み出されたＶＣ２のＶＣテーブルアドレ
ス=１１０に示されるＶＣテーブル１７０２からＴｓ=１
１（ＶＣ２のＴｓ（１９ａ）），Ｔｐ=４（ＶＣ２のＴ
ｐ（１９ｂ）），ｃｅｌｌ_ｓｅｎｔ=１（ＶＣ２のｃｅ
ｌｌ_ｓｅｎｔ（１９ｃ））を読み出す。
【０１０３】ステップ８０４において、送信コントロー
ラ１５０でｃｅｌｌ_ｓｅｎｔが０か否か判断され、ｃ
ｅｌｌ_ｓｅｎｔ=１であるため、ステップ８１６にてセ
ルの送出処理が行われる。
【０１０４】送信コントローラ１５０の制御の下に、Ｖ
Ｃ２のデータが格納されているシステムメモリ１１の領
域からペイロード部を読み出し、かつ、アドレス=１１
０に示されているＶＣテーブル１７０２からセルヘッダ
を読み出し、セルを形成し、送信ＦＩＦＯ１５１に格納
する。格納された各セルは送信ＰＨＹインタフェース１
５２に送られ、ＰＨＹデバイス１４を介して、ＡＴＭセ
ルとして送出される。
【０１０５】続いて、ステップ８１０において、図１５
に示す受信部１３０の受信コントローラ１４０の制御の
下に、受信用テーブル読出制御部１４５がコントロール
メモリ１５’のＶＣテーブル１７０２からＴｐ=４（Ｖ
Ｃ２のＴｐ（１９ｂ））および送出時刻Ｔｓ=１１（Ｖ
Ｃ２のＴｓ（１９ａ））を読み出し、送出時刻算出部１
４４に送出する。送出時刻算出部１４４では、読み出さ
れたＴｐ=４およびＴｓ=１１を受け、両者を加算して、
加算結果を送出時刻Ｔｓ=１５として受信コントローラ
１４０に出力する。そして、受信コントローラ１４０は
受信用テーブル書込制御部１４６を制御して、ＶＣテー
ブル１７０２にＶＣ２のＴｓ（１９ａ）=１５’を書き
込む。
【０１０６】その後、ステップ８１２において、送信コ
ントローラ１５０は、ＣＡＭ部１６１に対して、ＶＣ２
に対応するＣＡＭアレイ部１６１１（アドレス=２０）
に次送出時刻ＶＣ２（１９６）=１１を書き込む。そし
て、送信コントローラ１５０は、セレクタ１６１５を検
索モードに、カウンタ値（１９１）とＣＡＭアレイ部１
６１１の内容（次送出時刻Ｔ）を比較し、一致するまで
ステップ８０８を繰り返す。
【０１０７】カウンタ値（１９１）=１２になると、ス
テップ８０８において、カウンタ値（１９１）=１２と
次送出時刻ＶＣ１（１９５）=１２の一致が検出され
る。以後、カウンタ値（１９１）=２でＶＣ１が送出さ
れたときと同様の処理が行われる。一致したＣＡＭアレ
イ部１６１１のアドレス=１０が送信コントローラ１５
０に出力され、送信コントローラ１５０はルックアップ
テーブル１７０１のアドレス=１０に記憶されているＶ
Ｃ１のＶＣテーブルアドレス=１００を読み出す。そし
て、ＶＣ１の処理が行われたので、ステップ８０９にお
いて、ｃｅｌｌ_ｓｅｎｔ=１とし、送信用テーブル書込
制御部１５４を介して、コントロールメモリ１５’のＶ
Ｃテーブル１７０２にｃｅｌｌ_ｓｅｎｔ=１を書き込
む。
【０１０８】ステップ８０３において、送信コントロー
ラ１５０は、読み出されたＶＣ１のＶＣテーブルアドレ
ス=１００に示されるＶＣテーブル１７０２からＴｓ=１
２（ＶＣ１のＴｓ（１９７）），Ｔｐ=３（ＶＣ１のＴ
ｐ（１９８）），ｃｅｌｌ_ｓｅｎｔ=１（ＶＣ１のｃｅ
ｌｌ_ｓｅｎｔ（１９９））を読み出す。
【０１０９】ステップ８０４において、送信コントロー
ラ１５０でｃｅｌｌ_ｓｅｎｔが０か否か判断され、ｃ
ｅｌｌ_ｓｅｎｔ=１であるため、ステップ８１６にてセ
ルの送出処理が行われる。
【０１１０】送信コントローラ１５０の制御の下に、Ｖ
Ｃ１のデータが格納されているシステムメモリ１１の領
域からペイロード部を読み出し、かつ、アドレス=１０
０に示されているＶＣテーブル１７０２からセルヘッダ
を読み出し、セルを形成し、送信ＦＩＦＯ１５１に格納
する。格納された各セルは送信ＰＨＹインタフェース１
５２に送られ、ＰＨＹデバイス１４を介して、ＡＴＭセ
ルとして送出される。
【０１１１】続いて、ステップ８１０において、図１５
に示す受信部１３０の受信コントローラ１４０の制御の
下に、受信用テーブル読出制御部１４５がコントロール
メモリ１５のＶＣテーブル１７０２からＴｐ=３（ＶＣ
１のＴｐ（１９８））および送出時刻Ｔｓ=１２（ＶＣ
１のＴｓ（１９７））を読み出し、送出時刻算出部１４
４に送出する。送出時刻算出部１４４では、読み出され
たＴｐ=３およびＴｓ=９を受け、両者を加算して、加算
結果を送出時刻Ｔｓ=１５として受信コントローラ１４
０に出力する。そして、受信コントローラ１４０は受信
用テーブル書込制御部１４６を制御して、ＶＣテーブル
１７０２にＶＣ１のＴｓ（１９７）=１５を書き込む。
【０１１２】その後、ステップ８１２において、送信コ
ントローラ１５０は、ＣＡＭ部１６１に対して、ＶＣ１
に対応するＣＡＭアレイ部１６１１（アドレス=１０）
に次送出時刻ＶＣ１（１９５）=１５を書き込む。そし
て、送信コントローラ１５０は、セレクタ１６１５を検
索モードにし、カウンタ値（１９１）とＣＡＭアレイ部
１６１１の内容（次送出時刻Ｔ）を比較し、一致するま
でステップ８０８を繰り返す。
【０１１３】図２０に示されている送出セル（１９４）
の間隔をＶＣ１単位で示したものがＴｖｃ１０，Ｔｖｃ
１１，Ｔｖｃ１２，Ｔｖｃ１３で、ＶＣ２単位で示した
ものが、Ｔｖｃ２０，Ｔｖｃ２１である。カウンタ値
（１９１）=５でＶＣ１のＲＭセル受信（１９３）を行
うまでは、ＶＣ１の間隔は、Ｔｖｃ１０=２，Ｔｖｃ１
１=２であり、受信後はＴｖｃ１２=３，Ｔｖｃ１３=３
となっている。また、ＶＣ２の間隔は、Ｔｖｃ２０=
４，Ｔｖｃ２１=４となっている。これは、ＶＣごとに
間隔、即ち送信レートが制御されていることを示してい
る。
【０１１４】
【発明が解決しようとする課題】上述した従来のＣＡＭ
を用いたＡＴＭ通信制御装置は、ＶＰ単位のレート制御
情報等のパラメータを持っていなかったため、VC単位の
レート制御（シェーピング）しかできなかった。
【０１１５】本発明の目的は、ＶＰ単位のレート制御
（シェーピング）が可能なＡＴＭ通信制御装置を提供す
ることにある。
【０１１６】
【課題を解決するための手段】本発明は、送受信データ
を格納するためのシステムメモリと、物理層の機能を有
するＰＨＹデバイスを介してＡＴＭネットワークと接続
され、該ＡＴＭネットワークとの間で送受信動作を行う
送受信制御部と、送受信制御で必要となる各種制御デー
タおよびテーブルを格納するコントロールメモリと、装
置全体を制御するホストを有するＡＴＭ通信制御装置に
おいて、 送受信部が、送受信部が有する、各ＶＣのコン
トロールメモリ上でのアドレスと該ＶＣの次送信時刻を
記憶したＣＡＭと、コントロールメモリが有する、ＣＡ
Ｍに記憶された各ＶＣのアドレスから、各ＶＣが属する
ＶＰの送信ピークレートが索引できるテーブルとによ
り、ＶＰ単位のレートを行なうことを特徴とする。
【０１１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【０１１８】図１に示されたＡＴＭ通信制御装置はシス
テムバス１０を備え、このシステムバス１０には送受信
データを格納するためのシステムメモリ１１、当該シス
テムを制御するホスト（ＣＰＵ）１２、ＡＴＭネットワ
ーク１６との間で送受信動作を行う送受信制御部１３が
接続されている。この送受信制御部１３とＡＴＭネット
ワーク１６との間には物理層の機能を有するＰＨＹデバ
イス１４が設けられており、送受信制御で必要となる各
種制御データおよびテーブルを格納するコントロールメ
モリ１５が送受信制御部１３に接続されている。なお、
図示された送受信制御部１３は、ＬＳＩチップによって
構成することができる。
【０１１９】具体的に説明すると、送受信制御部１３
は、ＰＨＹデバイス１４に接続された受信部１３０と送
信部１３１を有すると共に、ホストインターフェース／
ＤＭＡコントローラ１３２、シーケンサ１３３、および
コントロールメモリインターフェース１３４を備えてい
る。ホストインターフェース／ＤＭＡコントローラ１３
２は送受信制御部１３内に設けられた各種設定レジスタ
の読出／書込を行うと共に、システムメモリ１１に対す
る送受信データの読出／書込動作を制御する。シーケン
サ１３３はホスト１２からのコマンドによってホストイ
ンターフェース／ＤＭＡコントローラ１３２とコントロ
ールメモリインタフェース１３４を制御する。
【０１２０】受信部１３０と送信部１３１はホストイン
タフェース／ＤＭＡコントローラ１３２とコントロール
メモリインタフェース１３４に接続され、これらを介し
てシステムメモリ１１、コントロールメモリ１２と送受
信データを送受する。
【０１２１】図２を参照すると、図１に示された受信部
１３０は、ホストインタフェース／ＤＭＡコントローラ
１３２を介して与えられるコマンドに従って、受信部１
３０内の各ブロックをシーケンシャルに制御する受信コ
ントローラ２０を備えている。
【０１２２】また、受信部１３０は、受信ＦＩＦＯ(Fir
st In First Out memory)２３、受信ＰＨＹインタフェ
ース２１、ＲＭ（Resource Management）セル検出部２
２、および送出時刻算出部２４を備えると共に、受信用
テーブル読出制御部２５、受信用テーブル書込制御部２
６とを有している。また、これら受信用テーブル読出制
御部２５、受信用テーブル書込制御部２６はコントロー
ルメモリインタフェース１３４に接続されている。
【０１２３】このうち、受信ＰＨＹインタフェース２１
はＰＨＹデバイス１４（図１）から与えられる５３バイ
トのＡＴＭセルを受信し、５バイトのヘッダ部と４８バ
イトのペイロード部に分離し、ヘッダ部をＲＭセル検出
部２２に送出する。ＲＭセル検出部２２はヘッダ部のフ
ォーマットからヘッダ部がＲＭセルか否かを検出し、Ｒ
Ｍセルであることが検出されると、そのペイロード部を
送出時刻算出部２４に出力する。他方、ヘッダ部がＲＭ
セルでないことが検出されると、受信ＰＨＹインタフェ
ース２１にあるセルのペイロード部を受信コントローラ
２０を介して、受信ＦＩＦＯ２３に順次、格納し、格納
されたペイロード部はＤＭＡ動作によって、システムメ
モリ１１（図１）に転送される。
【０１２４】ＲＭセル検出部２２によってＲＭセルが検
出されると、ペイロード部は送出時刻算出部２４にも転
送される。送出時刻算出部２４はＲＭセル内のペイロー
ド部に示されたレート制御情報を参照して、ＡＴＭセル
を送出すべきレート、言い換えると、セルの送出間隔を
算出する。また、送出時刻算出部２４は、ＲＭセル受信
時の送出間隔算出処理以外には、次送出時刻を算出す
る。
【０１２５】算出されたセルの送出間隔は受信コントロ
ーラ２０の制御により、受信用テーブル書込制御部２６
によってコントロールメモリ１５（図１）のテーブルに
書き込まれる。
【０１２６】一方、受信動作の際に必要なデータ等は、
コントロールメモリ１５（図１）から受信用テーブル読
出制御部２５を介して受信コントローラ２０に供給され
る。
【０１２７】次に、図１に示された送信部１３１の構成
の詳細を説明する。図３に示されているように、送信部
１３１も、受信部１３０と同様に、ホストインタフェー
ス／ＤＭＡコントローラ１３２とコントロールインタフ
ェース１３４と接続されており、ＡＴＭセルをＰＨＹデ
バイス１４に送信する機能を有している。
【０１２８】より具体的に述べると、図示された送信部
１３１はホストインタフェース／ＤＭＡコントローラ１
３２に接続された送信コントローラ３０も備え、この送
信コントローラ３０により、送信部１３１の各部は後述
するように制御される。また送信部１３１には、送信Ｆ
ＩＦＯ３１と送信ＰＨＹインタフェース３２とが備えら
れている。
【０１２９】送信コントローラ３０の制御の下に、シス
テムメモリ１１（図１）からＤＭＡにより転送されたデ
ータによって構成されるセルペイロード部と、コントロ
ールメモリ１５（図１）からのデータによって構成され
るセルヘッダとによりセルが形成され、各セルは送信Ｆ
ＩＦＯ３１に、順次、かつ一時的に格納される。
【０１３０】送信ＦＩＦＯ３１に格納された各セルは、
送信コントローラ３０の制御により、送信ＰＨＹインタ
フェース３２に送られ、ＰＨＹデバイス１４に５３バイ
トのＡＴＭセルとして順次送出される。この場合、ＲＭ
セルも他のＡＴＭセルと同様に、送信ＰＨＹインタフェ
ース３２から送り出される。したがって、これら送信Ｆ
ＩＦＯ３１と送信ＰＨＹインタフェース３２は、ＡＴＭ
セル送信手段として動作している。
【０１３１】送信コントローラ３０は、送信用テーブル
読出制御部３３と送信用テーブル書込制御部３４とを介
してコントロールメモリインタフェース１３４に接続さ
れている。これら送信用テーブル読出制御部３３および
送信用テーブル書込制御部３４は、送信コントローラ３
０の制御の下に、コントロールメモリ１５のテーブルに
対して、それぞれデータの読出、書込を行う。また、各
ＶＰに属する初めてのＶＣが送出動作起動されたときに
は、カウンタ４０からカウンタ値を読み込む。
【０１３２】送信部１３１は、さらに、カウンタ４０お
よびＣＡＭ部（Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌ
ｅ Ｍｅｍｏｒｙ）、即ち、連想メモリ部４１を備え、
これらカウンタ４０およびＣＡＭ部４１は送信コントロ
ーラ３０に接続され、ＶＣの送信タイミングを各ＶＣの
ピークレート値に応じて変化させるための動作を行う。
【０１３３】図４には、図３に示されたＣＡＭ部４１の
具体的な構成がカウンタ４０と共に示されている。図４
に示すようにＣＡＭ部４１は、複数のセルアレイを備え
たＣＡＭアレイ部４１１、アドレスデコーダ４１２、プ
ライオリティエンコーダ４１３、検索／書込読出モード
切替部４１４、およびセレクタ４１５とによって構成さ
れている。ＣＡＭ部４１は、ＣＡＭアレイ部４１１内に
記憶されたデータと検索パターンとして入力されるデー
タが一致した場合、記憶されたデータのあるアドレスを
出力する。
【０１３４】このことを利用して、ＣＡＭ部４１は、Ｃ
ＡＭアレイ部４１１のセルアレイに、次に出力すべきＶ
Ｃの時刻値（Ｔ）を書き込んでおき、この時刻値がカウ
ンタ４０で指示された値と一致した時、この時刻値が記
憶されているアドレスを、コントロールメモリ１５内の
ルックアップテーブル５０１（図５）のアドレスとして
出力する。
【０１３５】ここで図５に示されたテーブルの説明を行
う。コントロールメモリ１５には、図５に示すような構
成を有するルックアップテーブル５０１、ＶＣテーブル
５０２およびＶＰテーブル５０３が格納されている。ル
ックアップテーブル５０１には、VCのデータが記憶され
ているＶＣテーブル５０２のアドレスが各ＶＣ単位に記
憶されている。ＶＣテーブル５０２には各ＶＣ単位に、
自分が属しているＶＰのデータが記憶されているＶＰテ
ーブルを指し示すＶＰテーブルアドレス、ＶＣが初めて
送出されるときのレートＴ０、このＶＣのセルが処理さ
れたかを示すｃｅｌｌ_ｓｅｎｔ_ｖｃフラグ、セルヘッ
ダ部、および、ＲＭセルペイロード部が記憶されてい
る。セルヘッダ部の中には、このセルがどのＶＰ／ＶＣ
に属するかの識別子であるＶＰＩ／ＶＣＩが含まれてい
る。ＶＰテーブル５０３には、各ＶＰ単位に、ピークレ
ート（Ｔｐ）、送出時刻（Ｔｓ）、各ＶＰに属するＶＣ
のセルが処理されたか示すｃｅｌｌ_ｓｅｎｔ_ｖｐフラ
グが記憶されている。
【０１３６】図４のＣＡＭアレイ部４１１から出力され
たアドレスが、図５のルックアップテーブル５０１のア
ドレスとなり、ルックアップテーブル５０１からＶＣ単
位で設定されたＶＣテーブル５０２のアドレスが出力さ
れ、各ＶＣのデータが参照される。そして、ＶＣテーブ
ル５０２のＶＰアドレスにより、ＶＣが属しているＶＰ
のデータが記憶されているＶＰテーブル５０３が参照さ
れる。即ち、図４のＣＡＭアレイ部４１１に設定された
次送出時刻が記憶されているアドレスが送出すべきセル
のＶＣを示しており、かつ、そのＶＣが属しているＶＰ
も示していることになる。つまり、カウンタ値と一致し
たＣＡＭアレイ部４１１のアドレスが送出VC／ＶＰを指
し示すことになる。
【０１３７】具体的に述べると、上記した動作を行うた
めに、送信コントローラ３０からは、ＣＡＭアレイ部４
１１を検索モードにするか書込読出モードにするかをあ
らわすモード切替信号が検索／書込読出モード切替部４
１４に与えられる。モード切替信号を受けると、検索／
書込読出モード切替部４１４はセレクタ４１５に選択信
号を送出し、検索モードの際には、カウンタ４０からの
カウンタ値を選択し、書込モードの際には、送信コント
ローラ３０からの出力、即ち、次のＶＣの送出タイミン
グをあらわす時刻値Ｔを選択する。
【０１３８】また、ＣＡＭ部４１のアドレスデコーダ４
１２には、ＶＣに対応した書込アドレスまたは読出アド
レスが送信コントローラ３０から供給される。
【０１３９】書込モードでは、書込アドレスで指定され
たセルアレイに、次のＶＣの送出タイミングをあらわす
時刻値が書き込まれる。他方、検索モードでは、カウン
タ４０のカウンタ値とセルアレイの時刻値とが比較さ
れ、一致したセルアレイのアドレスが出力される。
【０１４０】上記した構成では、複数のセルアレイにお
いて、カウンタ値と次の時刻値との一致が同時に検出さ
れることがある。このことを考慮してプライオリティエ
ンコーダ４１３を設け、優先度の高いＶＣをあらわす番
号から順次、送出されるように構成されている。
【０１４１】本実施形態の動作を、全体のフローを示す
図７で、図６のフローと図１〜５に示された回路動作を
示したタイミングチャートを用いて説明する。例とし
て、３つのVCに属するＡＴＭセルを送出することとし、
そのＶＣをそれぞれＶＣ１，ＶＣ２，ＶＣ１０とする。
また、これら３つのＶＣは２つのＶＰに属しており、Ｖ
Ｃ１，ＶＣ２はＶＰ１に、ＶＣ１０はＶＰ２に属してい
る。
【０１４２】図６は、本実施形態におけるレート制御動
作をフローチャートで示したものである。ここで、図１
から図５で示した構成が、このフローチャートのどのス
テップにおいて動作するかをステップごとに示す。
【０１４３】ステップ６０１において動作するものは、
ホスト１２、シーケンサ１３３、ホストインタフェース
／ＤＭＡコントローラ１３２、コントロールメモリイン
タフェース１３４、送信コントローラ３０、ＣＡＭ部４
１、カウンタ部４０、ルックアップテーブル５０１、Ｖ
Ｃテーブル５０２、ＶＰテーブル５０３である。
【０１４４】ステップ６０２において動作するものは、
ホスト１２、シーケンサ１３３、ホストインタフェース
／DMAコントローラ１３２、送信部１３１である。
【０１４５】ステップ６０３において動作するものは、
送信コントローラ３０、送信用テーブル読出制御部３
３、コントロールメモリインタフェース１３４、ＶＣテ
ーブル５０２である。
【０１４６】ステップ６０４において動作するものは、
送信コントローラ３０、送信用テーブル読出制御部３
３、コントロールメモリインタフェース１３４、ＶＰテ
ーブル５０３である。
【０１４７】ステップ６０５において動作するものは、
送信コントローラ３０である。
【０１４８】ステップ６０６において動作するものは、
送信コントローラ３０、カウンタ部４０、送信用テーブ
ル書込制御部３４、コントロールメモリインタフェース
１３４、ＶＰテーブル５０３である。
【０１４９】ステップ６０７において動作するものは、
送信コントローラ３０、送信用テーブル書込制御部３
４、コントロールメモリインタフェース１３４、ＶＣテ
ーブル５０２である。
【０１５０】ステップ６０８において動作するものは、
送信コントローラ３０、受信コントローラ２０、受信用
テーブル読出制御部２５、受信用テーブル書込制御部２
６、コントロールメモリインタフェース１３４、ＶＰテ
ーブル５０３、送出時刻算出部２４である。
【０１５１】ステップ６０９において動作するものは、
送信コントローラ３０、送信用テーブル読出制御部３
３、コントロールメモリインタフェース１３４、ＶＰテ
ーブル５０３、検索／書込読出モード切替部４１４、セ
レクタ４１５、アドレスデコーダ４１２、ＣＡＭアレイ
部４１１である。
【０１５２】ステップ６１０において動作するものは、
セレクタ４１５、カウンタ４０、ＣＡＭアレイ部４１
１、プライオリティエンコーダ４１３である。
【０１５３】ステップ６１１において動作するものは、
送信コントローラ３０、送信用テーブル読出制御部３
３、コントロールメモリインタフェース１３４、ルック
アップテーブル５０１である。
【０１５４】ステップ６１２において動作するものは、
送信コントローラ３０である。
【０１５５】ステップ６１３において動作するものは、
送信コントローラ３０、送信用テーブル読出制御部３
３、送信ＦＩＦＯ３１、送信ＰＨＹインタフェース３
２、コントロールメモリインタフェース１３４、ＶＣテ
ーブル５０２、ホストインタフェース／DMAコントロー
ラ１３２、システムメモリ１１、ＰＨＹデバイス１４で
ある。
【０１５６】ステップ６１４において動作するものは、
ＲＭセル検出部２２、受信コントローラ２０、受信ＰＨ
Ｙインタフェース２１、受信ＦＩＦＯ２３、ホストイン
タフェース／DMAコントローラ１３２、システムメモリ
１１である。
【０１５７】ステップ６１５において動作するものは、
受信コントローラ２０である。
【０１５８】ステップ６１６において動作するものは、
送出時刻算出部２４、受信コントローラ２０、受信用テ
ーブル書込制御部２６、コントロールメモリインタフェ
ース１３４、ＶＰテーブル５０３である。
【０１５９】ステップ６１７において動作するものは、
ＰＨＹデバイス１４、受信ＰＨＹインタフェース２１で
ある。
【０１６０】図７はＡＴＭセル送出動作の具体的数値例
を示している。カウンタ値（７１）は、カウンタ４０
（図４）がカウントする値である。図７はこのカウンタ
値（７１）の変化に応じて、各ＶＣが送出されるタイミ
ング、各信号のタイミング、およびコントロールメモリ
１５（図５）の各テーブル設定値の変化をタイミングチ
ャートで示したものである。送出動作起動（７２）は、
送出動作を開始しようとする起動信号であり、送出を行
うＶＣが記されている。ＲＭセル受信（７３）はＲＭセ
ルを受信したときのＶＣを示している。送出セル（７
４）は、実際に送出されたＶＣを示している。
【０１６１】次送出時刻ＶＣ１（７５）、次送出時刻Ｖ
Ｃ２（７６）、次送出時刻ＶＣ１０（７７）はＣＡＭア
レイ部４１１に記憶されている内容を示しており、ＶＣ
１，ＶＣ２，ＶＣ１０の次送出時刻である。ＶＣ１のｃ
ｅｌｌ_ｓｅｎｔ_ｖｃ（７８）、ＶＣ２のｃｅｌｌ_ｓ
ｅｎｔ_ｖｃ（７９）、ＶＣ１０のｃｅｌｌ_ｓｅｎｔ_
ｖｃ（７ａ）は、ＶＣテーブル５０２のｃｅｌｌ_ｓｅ
ｎｔ_ｖｃの内容をＶC1,VC2,VC1Oごとに示している。Ｖ
Ｐ１のＴｓ（７ｂ）、ＶＰ１のＴｐ（７ｃ）、ＶＰ１の
ｃｅｌｌ_ｓｅｎｔ_ｖｐ（７ｄ）、ＶＰ２のＴｓ（７
ｅ）、ＶＰ２のＴｐ（７ｆ）、ＶＰ２のｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ（７ｇ）、はＶＰテーブル５０３のＴｓ、Ｔ
ｐ、ｃｅｌｌ_ｓｅｎｔ_ｖｐをＶＰごとに示している。
【０１６２】続いて、カウンタ値７１の変化に沿って、
ＡＴＭセル送出動作の説明を行う。
【０１６３】セルの送出を開始する前に、ステップ６０
１において、ホスト１２により各テーブル５０１，５０
２，５０３の初期設定を行う。
【０１６４】ルックアップテーブル５０１のアドレス＝
１０にはＶＣ１のＶＣテーブルアドレスである１００
を、アドレス＝２０にはＶＣ２のＶＣテーブルアドレス
である１１０を、アドレス＝３０にはＶＣ１０のＶＣテ
ーブルアドレスである１２０を、それぞれ設定する。
【０１６５】ＶＣテーブル５０２のアドレス＝１００に
はＶＣ１に関する設定を行い、ＶＰＩ＝１００，ＶＣＩ
＝１，ＶＰアドレス＝１０００，Ｔ０＝３，ＶＣ１のｃ
ｅｌｌ_ｓｅｎｔ_ｖｃ（７８）＝０を設定する。アドレ
ス＝１１０にはＶＣ２に関する設定を行い、ＶＰＩ＝１
００，ＶＣＩ＝２，ＶＰアドレス＝１０００，Ｔ０＝
３，ＶＣ２のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７９）＝０を設
定する。アドレス＝１２０にはＶＣ１０に関する設定を
行い、ＶＰＩ＝２００，ＶＣＩ＝１０，ＶＰアドレス＝
２０００，Ｔ０＝６，ＶＣ１０のｃｅｌｌ_ｓｅｎｔ_ｖ
ｃ（７ａ）＝０を設定する。
【０１６６】ＶＰテーブル５０３のアドレス＝１０００
には、ＶＰ１に関する設定が行われ、ＶＰ１のＴｓ（７
ｂ）＝０，ＶＰ１のＴｐ（７ｃ）＝０，ＶＰ１のｃｅｌ
ｌ_ｓｅｎｔ_ｖｐ（７ｄ）＝０が設定される。アドレス
＝２０００には、ＶＰ２に関する設定が行われ、ＶＰ２
のＴｓ（７ｅ）＝０，ＶＰ２のＴｐ（７ｆ）＝０，ＶＰ
２のｃｅｌｌ_ｓｅｎｔ_ｖｐ（７ｇ）＝０が設定され
る。
【０１６７】また、カウンタ値（７１）のインクリメン
トを開始する。カウンタ値（７１）＝１の時、ステップ
６０２にホスト１２からのコマンドにより、ＶＣ１の送
出動作起動（７２）が行われる。送受信制御部１３で
は、ホストインタフェース／ＤＭＡコントローラ１３２
を介して、送信部１３１が動作する。送信部１３１で
は、送信コントローラ３０の制御の下に、送信用テーブ
ル読出制御部３３が動作し、コントロールメモリインタ
フェース１３４を介して、コントロールメモリ１５のテ
ーブルにアクセスする。
【０１６８】まず、ステップ６０３に示すように、ＶＣ
テーブル５０２のアドレス=１００で示されるＶＣ１の
ＶＣテーブルからＶＰアドレス=1000，Ｔ０=3、ｃｅｌ
ｌ_ｓｅｎｔ_ｖｃ=０（ＶＣ１のｃｅｌｌ_ｓｅｎｔ_ｖ
ｃ（７８））を読み出す。続いて、ステップ６０４でＶ
Ｐアドレス=１０００を元にＶＰテーブル５０３を参照
し、Ｔｓ=０（ＶＰ１のＴｓ（７ｂ））、Ｔｐ=０（ＶＰ
１のＴｐ（７ｃ））、およびｃｅｌｌ_ｓｅｎｔ_ｖｐ=
０（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_ｖｐ（７ｄ））が読み
出される。これらの値は送信用テーブル読出制御部３３
で受信される。
【０１６９】読み出されたＶＰアドレス=1000，Ｔ０=
3、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=０、Ｔｓ=０、Ｔｐ=０、お
よびｃｅｌｌ_ｓｅｎｔ_ｖｐ=0は送信コントローラ３０
に送られる。送信コントローラ３０では、まず、ステッ
プ６０５に示されているように、ｃｅｌｌ_ｓｅｎｔ_ｖ
ｐフラグが０か否かを判定する。判定の結果、cell_sen
t_ｖｐ=0なので、ステップ６０６の処理が行われる。
【０１７０】ステップ６０６において、ＶＣ１の送出時
刻Ｔｓを現在の時刻、つまりカウンタ４０のカウンタ値
とする。送信コントローラ３０はカウンタ４０から現在
のカウンタ値（７１）=１を読み出し、これをＴｓ=１と
し、ピークレートＴｐをＴ０（Ｔｐ=３）とする。ま
た、ＶＰ１に属するＶＣのセルが初めて処理されたの
で、ｃｅｌｌ_ｓｅｎｔ_vp=１とする。そして、Ｔｓ、
Ｔｐ、およびｃｅｌｌ_ｓｅｎｔ_vpを送信用テーブル書
込制御部３４を介して、コントロールメモリ１５のＶＰ
テーブル５０３に書き込み、ＶＰ１のＴｓ（７ｂ）=
１，ＶＰ１のＴｐ（７ｃ）=３，ＶＰ１のｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ（７ｄ）=１とする。
【０１７１】ステップ６０７において、ＶＣ１のセルが
初めて処理されたので、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１と
し、送信用テーブル書込制御部３４を介して、コントロ
ールメモリ１５のＶＣテーブル５０２に書き込み、ＶＣ
１のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７８）=１とする。
【０１７２】続くステップ６０８で、送出時刻が算出さ
れる。図２に示す受信部１３０の受信コントローラ２０
の制御の下に、受信用テーブル読出制御部２５がコント
ロールメモリ１５のＶＰテーブル５０３からピークレー
トＴｐ=３および送出時刻Ｔｓ=１を読み出し、送出時刻
算出部２４に送出する。送出時刻算出部２４では、読み
出されたＴｐ=３およびＴｓ=１を受け、両者を加算し
て、加算結果を送出時刻Ｔｓ=4として受信コントローラ
２０に出力する。そして、受信コントローラ２０は受信
用テーブル書込制御部２６を制御して、ＶＰテーブル５
０３にＶＰ１のＴｓ（７ｂ）=４を書き込む。
【０１７３】送出時刻Ｔｓが、ＶＰテーブル５０３内
に、受信部１３０の制御により書き込まれると、ステッ
プ６０９において、送信コントローラ３０は、ＣＡＭ部
４１に対して送出時刻Ｔｓを書き込む動作を行う。送信
コントローラ３０は、検索／書込読出モード切換部４１
４に対してモード切換信号を送出して書込モードとし、
かつ、ＶＣ１に対応した書込アドレス=１０をアドレス
デコーダ４１２を介してＣＡＭアレイ部４１１に送出す
る。この状態で、送信コントローラ３０は、送信用テー
ブル読出制御部３３を動作させて、ＶＰテーブル５０３
に格納された送出時刻Ｔｓ=４を次のＡＴＭセル送出時
刻として読み出した後、ＣＡＭ部４１にこの設定値Ｔｓ
=４を出力する。ＣＡＭ部４１では、セレクタ４１５に
おいて送出時刻Ｔが選択されて、ＶＣ１に対応するＣＡ
Ｍアレイ部４１１（アドレス=１０）に次送出時刻ＶＣ
１（７５）=4として書込、記憶される。
【０１７４】このようにして、次送出時刻ＶＣ１（７
５）=４がＣＡＭアレイ部４１１に記憶されると、図３
に示す送信コントローラ３０は、セレクタ４１５を検索
／書込読出モード切換部４１４を介して、検索モードに
する。
【０１７５】続くステップ６１０において、ＣＡＭ部４
１では、次のような動作により、送出時刻Ｔに送出され
るべきＶＣを決定する。図４に示すセレクタ４１５は、
検索／書込読出モード切換部４１４により、順次、イン
クリメントされるカウンタ４０のカウンタ値（７１）を
選択する検索モード状態におかれている。この状態で、
ＣＡＭ部４１内部において、各カウンタ値毎に、ＣＡＭ
アレイ部４１１の内容（次送出時刻Ｔ）とカウンタ値が
比較され、一致するまでステップ６１０を繰り返す。
【０１７６】カウンタ値（７１）=２の時、ステップ６
０２でホスト１２からのコマンドにより、ＶＣ１０の送
出動作起動（７３）が行われる。このときの動作は、カ
ウンタ値（７１）=１にＶＣ１の送出動作起動が行われ
たときと同じように行われる。
【０１７７】ステップ６０３において、ＶＣテーブル５
０２からアドレス=１２０で示されるＶＣ１０のＶＣテ
ーブル５０２からＶＰアドレス=２０００，Ｔ０=６、ｃ
ｅｌｌ_ｓｅｎｔ_ｖｃ=０（ＶＣ１０のｃｅｌｌ_ｓｅｎ
ｔ_ｖｃ（７ａ））を読み出す。続いて、ステップ６０
４でＶＰアドレス=２０００で示されたＶＰテーブル５
０３を参照し、Ｔｓ=０（ＶＰ２のＴｓ（７ｅ））、Ｔ
ｐ=０（ＶＰ２のＴｐ（７ｆ））、およびｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=０（ＶＰ２のｃｅｌｌ_ｓｅｎｔ_ｖｐ（７
ｇ））が読み出される。
【０１７８】ステップ６０５でcell_sent_ｖｐ=0なの
で、ステップ６０６の処理が行われる。カウンタ４０か
らカウンタ値（７１）=２を読み出し、Ｔｓ=２とする。
また、Ｔｐ=６とし、ＶＰ２に属するＶＣのセルが初め
て送出されるのでｃｅｌｌ_ｓｅｎｔ_ｖｐ=１とする。
そして、送信用テーブル書込制御部３４を介して、コン
トロールメモリ１５のＶＰテーブル５０３に書き込み、
ＶＰ２のＴｓ（７ｅ）=８，ＶＰ２のＴｐ（７ｆ）=６，
ＶＰ２のｃｅｌｌ_ｓｅｎｔ_ｖｐ（７ｇ）=１とする。
【０１７９】ステップ６０７において、ＶＣ１０のセル
が初めて処理されたので、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１
とし、送信用テーブル書込制御部３４を介して、コント
ロールメモリ１５のＶＣテーブル５０２に書き込み、Ｖ
Ｃ１０のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７ａ）=１とする。
【０１８０】ステップ６０８において、ＶＣ１０の送出
時刻の計算が行われる。受信コントローラ２０によって
ＶＰテーブル５０３から読み出されたＴｓ=２（ＶＰ２
のＴｓ（７ｅ））およびＴｐ=６（ＶＰ２のＴｐ（７
ｆ））を送出時刻算出部２４に送出し、送出時刻Ｔｓ=
８を得る。そして、受信用テーブル書込制御部２６を制
御して、ＶＰテーブル５０３にＶＰ２のＴｓ（７ｅ）=
８を書き込む。
【０１８１】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ１０に
対応するＣＡＭアレイ部４１１（アドレス=３０）に次
送出時刻ＶＣ１０（７７）=８を書き込む。そして、送
信コントローラ３０は、セレクタ４１５を検索モード
に、カウンタ値（７１）とＣＡＭアレイ部４１１の内容
（次送出時刻Ｔ）を比較し、一致するまでステップ６１
０を繰り返す。
【０１８２】カウンタ値（７１）=４になると、ステッ
プ６１０において、カウンタ値（７１）=４と次送出時
刻ＶＣ１（７５）=４の一致が検出される。そして、ス
テップ６１１に、一致したＣＡＭアレイ部４１１のアド
レス=１０が送信コントローラ３０に出力され、送信コ
ントローラ３０はルックアップテーブル５０１のアドレ
ス=１０に記憶されているＶＣ１のＶＣテーブルアドレ
ス=１００を読み出す。
【０１８３】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ１のＶＣテーブルアドレス=１０
０に示されるＶＣテーブル５０２からＶＰアドレス=１
０００，Ｔ０=３，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ１
のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７８））を読み出す。そし
て、ステップ６０４にＶＰアドレス=１０００で示され
るＶＰテーブル５０３から、Ｔｓ=４（VP１のＴｓ（７
ｂ）），Ｔｐ=３（ＶＰ１のＴｐ（７ｃ）），ｃｅｌｌ_
ｓｅｎｔ_ｖｐ=１（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_ｖｐ
（７ｄ））を読み出す。
【０１８４】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０１８５】送信コントローラ３０の制御の下に、ＶＣ
１を識別しているＶＰＩ=１００，ＶＣＩ=１のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１００に示されてい
るＶＣテーブル５０２からセルヘッダを読み出し、セル
を形成し、送信ＦＩＦＯ３１に格納する。格納された各
セルは送信ＰＨＹインタフェース３２に送られ、ＰＨＹ
デバイス１４を介して、ＡＴＭセルとして送出される。
【０１８６】ステップ６０８において、ＶＣ１の送出時
刻の計算が行われる。受信コントローラ２０によってＶ
Ｐテーブル５０３から読み出されたＴｓ=４（ＶＰ１の
Ｔｓ（７ｂ））およびＴｐ=３（ＶＰ１のＴｐ（７
ｃ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=７を得る。そして、受信用テーブル書込
制御部２６を制御して、ＶＰテーブル５０３にＶＰ１の
Ｔｓ（７ｂ）=７を書き込む。
【０１８７】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ１に対
応するＣＡＭアレイ部４１１（アドレス=１０）に次送
出時刻ＶＣ１（７５）=７を書き込む。そして、送信コ
ントローラ３０は、セレクタ４１５を検索モードに、カ
ウンタ値（７１）とＣＡＭアレイ部４１１の内容（次送
出時刻Ｔ）を比較し、一致するまでステップ６１０を繰
り返す。
【０１８８】カウンタ値（７１）=５の時、ステップ６
０２にホスト１２からのコマンドにより、ＶＣ２の送出
動作起動（７３）が行われる。
【０１８９】ステップ６０３において、ＶＣテーブル５
０２からアドレス=１１０で示されるＶＣ１０のＶＣテ
ーブルからＶＰアドレス=１０００，Ｔ０=３、ｃｅｌｌ
_ｓｅｎｔ_ｖｃ=０（ＶＣ２のｃｅｌｌ_ｓｅｎｔ_ｖｃ
（７９））を読み出す。続いて、ステップ６０４でＶＰ
アドレス=１０００で示されたＶＰテーブル５０３を参
照し、Ｔｓ=７（ＶＰ１のＴｓ（７ｂ））、Ｔｐ=３（Ｖ
Ｐ１のＴｐ（７ｃ））、および、ｃｅｌｌ_ｓｅｎｔ_ｖ
ｐ=１（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_ｖｐ（７ｄ））が
読み出される。
【０１９０】ステップ６０５でcell_sent_ｖｐ=１なの
で、ＶＰ２に属するセルが既に処理されていることにな
り、続くステップ６１２でｃｅｌｌ_ｓｅｎｔ_ｖcが０
か否かが判定される。ｃｅｌｌ_ｓｅｎｔ_ｖc=０なの
で、ＶＣ２が初めて処理されたことを示す。
【０１９１】ステップ６０７において、ＶＣ２のセルが
初めて処理されたので、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１と
し、送信用テーブル書込制御部３４を介してコントロー
ルメモリ１５のＶＣテーブル５０２に書き込み、ＶＣ２
のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７９）=１とする。
【０１９２】ステップ６０８において、ＶＣ２の送出時
刻の計算が行われる。受信コントローラ２０によってＶ
Ｐテーブル５０３から読み出されたＴｓ=７（ＶＰ１の
Ｔｓ（７ｂ））およびＴｐ=３（ＶＰ１のＴｐ（７
ｂ））を送出時刻算出部２４に送出し、送出時刻Ｔｓ=
１０を得る。そして、受信用テーブル書込制御部２６を
制御して、ＶＰテーブル５０３にＶＰ１のＴｓ（７ｂ）
=１０を書き込む。
【０１９３】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ２に対
応するＣＡＭアレイ部４１１（アドレス=２０）に次送
出時刻ＶＣ２（７６）=１０を書き込む。そして、送信
コントローラ３０は、セレクタ４１５を検索モードに、
カウンタ値（７１）とＣＡＭアレイ部４１１の内容（次
送出時刻Ｔ）を比較し、一致するまでステップ６１０を
繰り返す。
【０１９４】カウンタ値（７１）=７になると、ステッ
プＳ１０において、カウンタ値（７１）=７と次送出時
刻ＶＣ１（７５）=７の一致が検出される。以後、カウ
ンタ値（７１）=４でＶＣ１が送出されたときと同じよ
うに処理される。一致したＣＡＭアレイ部４１１のアド
レス=１０が送信コントローラ３０に出力され、送信コ
ントローラ３０はステップ６１１にルックアップテーブ
ル５０１のアドレス=１０に記憶されているＶＣ１のＶ
Ｃテーブルアドレス=１００を読み出す。
【０１９５】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ１のＶＣテーブルアドレス=１０
０に示されるＶＣテーブル５０２からＶＰアドレス=１
０００，Ｔ０=３，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ１
のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７８））を読み出す。そし
て、ステップ６０４にＶＰアドレス=１０００で示され
るＶＰテーブル５０３から、Ｔｓ=１０（VP１のＴｓ
（７ｂ）），Ｔｐ=３（ＶＰ１のＴｐ（７ｃ）），ｃｅ
ｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_
ｖｐ（７ｄ））を読み出す。
【０１９６】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０１９７】送信コントローラ３０の制御の下に、ＶＣ
１を識別しているＶＰＩ=１００，ＶＣＩ=１のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１００に示されてい
るＶＣテーブル５０２からセルヘッダを読み出し、セル
を形成し、送信ＦＩＦＯ３１に格納する。格納された各
セルは送信ＰＨＹインタフェース３２に送られ、ＰＨＹ
デバイス１４を介して、ＡＴＭセルとして送出される。
【０１９８】ステップ６０８において、ＶＣ１の送出時
刻の計算が行われる。受信コントローラ２０によってＶ
Ｐテーブル５０３から読み出されたＴｓ=１０（ＶＰ１
のＴｓ（７ｂ））およびＴｐ=３（ＶＰ１のＴｐ（７
ｃ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=１３を得る。そして、受信用テーブル書
込制御部２６を制御して、ＶＰテーブル５０３にＶＰ１
のＴｓ（７ｂ）=１３を書き込む。
【０１９９】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ１に対
応するＣＡＭアレイ部４１１（アドレス=１０）に次送
出時刻ＶＣ１（７５）=１３を書き込む。そして、送信
コントローラ３０は、セレクタ４１５を検索モードに、
カウンタ値（７１）とＣＡＭアレイ部４１１の内容（次
送出時刻Ｔ）を比較し、一致するまでステップ６１０を
繰り返す。
【０２００】カウンタ値（７１）=８になると、ステッ
プ６１０において、カウンタ値（７１）=８と次送出時
刻ＶＣ１０（７７）=８の一致が検出される。以後、カ
ウンタ値（７１）=４でＶＣ１が送出されたときと同じ
ように処理される。一致したＣＡＭアレイ部４１１のア
ドレス=３０が送信コントローラ３０に出力され、送信
コントローラ３０はステップ６１１にルックアップテー
ブル５０１のアドレス=３０に記憶されているＶＣ１０
のＶＣテーブルアドレス=１２０を読み出す。
【０２０１】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ１０のＶＣテーブルアドレス=１
２０に示されるＶＣテーブル５０２からＶＰアドレス=
２０００，Ｔ０=６，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ
１０のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７ａ））を読み出す。
そして、ステップ６０４にＶＰアドレス=２０００で示
されるＶＰテーブル５０３から、Ｔｓ=８（VP２のＴｓ
（７ｅ）），Ｔｐ=６（ＶＰ２のＴｐ（７ｆ）），ｃｅ
ｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ２のｃｅｌｌ_ｓｅｎｔ_
ｖｐ（７ｇ））を読み出す。
【０２０２】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０２０３】送信コントローラ３０の制御の下に、ＶＣ
１０を識別しているＶＰＩ=２００，ＶＣＩ=１０のデー
タが格納されているシステムメモリ１１の領域からペイ
ロード部を読み出し、かつ、アドレス=１２０に示され
ているＶＣテーブル５０２からセルヘッダを読み出し、
セルを形成し、送信ＦＩＦＯ３１に格納する。格納され
た各セルは送信ＰＨＹインタフェース３２に送られ、Ｐ
ＨＹデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０２０４】ステップ６０８において、ＶＣ１０の送出
時刻の計算が行われる。受信コントローラ２０によって
ＶＰテーブル５０３から読み出されたＴｓ=８（ＶＰ２
のＴｓ（７ｅ））およびＴｐ=６（ＶＰ２のＴｐ（７
ｆ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=１４を得る。そして、受信用テーブル書
込制御部２６を制御して、ＶＰテーブル５０３にＶＰ２
のＴｓ（７ｅ）=１４を書き込む。
【０２０５】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ１０に
対応するＣＡＭアレイ部４１１（アドレス=３０）に次
送出時刻ＶＣ１０（７７）=１４を書き込む。そして、
送信コントローラ３０は、セレクタ４１５を検索モード
に、カウンタ値（７１）とＣＡＭアレイ部４１１の内容
（次送出時刻Ｔ）を比較し、一致するまでステップ６１
０を繰り返す。
【０２０６】カウンタ値（７１）=９の時、ステップ６
１７で受信されたセルは、ステップ６１４において、Ｒ
Ｍセル検出部２２でＶＣ１のＲＭセル受信（７３）が確
認される。続いて、ステップ６１５において、輻輳等に
よるピークレートＴｐの変更が指示されているか否か
が、受信コントローラ２０で判定される。ピークレート
Ｔｐの変更がない限り、ステップ６１７のセル受信が再
開され、ステップ６１４およびステップ６１７は繰り返
されるが、ＶＣ１のＲＭセルにはレート変更の指示がさ
れているので、ステップ６１６において受信コントロー
ラ２０は受信用テーブル書込制御部２６を介してコント
ロールメモリ１５に格納されたＶＰテーブル５０３のＶ
Ｐ１のＴｐ（７ｃ）を、受信したピークレートＴｐ=２
に更新する。
【０２０７】カウンタ値（７１）=１０になると、ステ
ップ６１０において、カウンタ値（７１）=１０と次送
出時刻ＶＣ２（７５）=１０の一致が検出される。以
後、カウンタ値（７１）=４でＶＣ１が送出されたとき
と同じように処理される。一致したＣＡＭアレイ部４１
１のアドレス=２０が送信コントローラ３０に出力さ
れ、送信コントローラ３０はステップ６１１にルックア
ップテーブル５０１のアドレス=２０に記憶されている
ＶＣ２のＶＣテーブルアドレス=１１０を読み出す。
【０２０８】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ２のＶＣテーブルアドレス=１１
０に示されるＶＣテーブル５０２からＶＰアドレス=１
０００，Ｔ０=３，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ２
のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７９））を読み出す。そし
て、ステップ６０４にＶＰアドレス=１０００で示され
るＶＰテーブル５０３から、Ｔｓ=１３（VP１のＴｓ
（７ｂ）），Ｔｐ=２（ＶＰ１のＴｐ（７ｃ）），ｃｅ
ｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_
ｖｐ（７ｄ））を読み出す。
【０２０９】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０２１０】送信コントローラ３０の制御の下に、ＶＣ
２を識別しているＶＰＩ=１００，ＶＣＩ=２のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１１０に示されてい
るＶＣテーブル５０２からセルヘッダを読み出し、セル
を形成し、送信ＦＩＦＯ３１に格納する。格納された各
セルは送信ＰＨＹインタフェース３２に送られ、ＰＨＹ
デバイス１４を介して、ＡＴＭセルとして送出される。
【０２１１】ステップ６０８において、ＶＣ２の送出時
刻の計算が行われる。受信コントローラ２０によってＶ
Ｐテーブル５０３から読み出されたＴｓ=１３（ＶＰ１
のＴｓ（７ｂ））およびＴｐ=２（ＶＰ１のＴｐ（７
ｃ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=１５を得る。そして、受信用テーブル書
込制御部２６を制御して、ＶＰテーブル５０３にＶＰ１
のＴｓ（７ｂ）=１５を書き込む。
【０２１２】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ２に対
応するＣＡＭアレイ部４１１（アドレス=２０）に次送
出時刻ＶＣ１（７５）=１５を書き込む。そして、送信
コントローラ３０は、セレクタ４１５を検索モードに、
カウンタ値（７１）とＣＡＭアレイ部４１１の内容（次
送出時刻Ｔ）を比較し、一致するまでステップ６１０を
繰り返す。
【０２１３】カウンタ値（７１）=１３になると、ステ
ップ６１０において、カウンタ値（７１）=１３と次送
出時刻ＶＣ１（７５）=１３の一致が検出される。以
後、カウンタ値（７１）=４でＶＣ１が送出されたとき
と同じように処理される。一致したＣＡＭアレイ部４１
１のアドレス=１０が送信コントローラ３０に出力さ
れ、送信コントローラ３０はステップ６１１にルックア
ップテーブル５０１のアドレス=１０に記憶されている
ＶＣ１のＶＣテーブルアドレス=１００を読み出す。
【０２１４】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ１のＶＣテーブルアドレス=１０
０に示されるＶＣテーブル５０２からＶＰアドレス=１
０００，Ｔ０=３，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ１
のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７８））を読み出す。そし
て、ステップ６０４に、ＶＰアドレス=１０００で示さ
れるＶＰテーブル５０３から、Ｔｓ=１５（VP１のＴｓ
（７ｂ）），Ｔｐ=２（ＶＰ１のＴｐ（７ｃ）），ｃｅ
ｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_
ｖｐ（７ｄ））を読み出す。
【０２１５】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０２１６】送信コントローラ３０の制御の下に、ＶＣ
１を識別しているＶＰＩ=１００，ＶＣＩ=１のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１００に示されてい
るＶＣテーブル５０２からセルヘッダを読み出し、セル
を形成し、送信ＦＩＦＯ３１に格納する。格納された各
セルは送信ＰＨＹインタフェース３２に送られ、ＰＨＹ
デバイス１４を介して、ＡＴＭセルとして送出される。
【０２１７】ステップ６０８において、ＶＣ１の送出時
刻の計算が行われる。受信コントローラ２０によってＶ
Ｐテーブル５０３から読み出されたＴｓ=１５（ＶＰ１
のＴｓ（７ｂ））およびＴｐ=２（ＶＰ１のＴｐ（７
ｃ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=１７を得る。そして、受信用テーブル書
込制御部２６を制御して、ＶＰテーブル５０３にＶＰ１
のＴｓ（７ｂ）=１７を書き込む。
【０２１８】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ１に対
応するＣＡＭアレイ部４１１（アドレス=１０）に次送
出時刻ＶＣ１（７５）=１７を書き込む。そして、送信
コントローラ３０は、セレクタ４１５を検索モードに、
カウンタ値（７１）とＣＡＭアレイ部４１１の内容（次
送出時刻Ｔ）を比較し、一致するまでステップ６１０を
繰り返す。
【０２１９】カウンタ値（７１）=１４になると、ステ
ップ６１０において、カウンタ値（７１）=１４と次送
出時刻ＶＣ１０（７７）=１４の一致が検出される。以
後、カウンタ値（７１）=４でＶＣ１が送出されたとき
と同じように処理される。一致したＣＡＭアレイ部４１
１のアドレス=３０が送信コントローラ３０に出力さ
れ、送信コントローラ３０はステップ６１１に、ルック
アップテーブル５０１のアドレス=３０に記憶されてい
るＶＣ１０のＶＣテーブルアドレス=１２０を読み出
す。
【０２２０】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ１０のＶＣテーブルアドレス=１
２０に示されるＶＣテーブル５０２からＶＰアドレス=
２０００，Ｔ０=６，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ
１０のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７ａ））を読み出
す）。そして、ステップ６０４に、ＶＰアドレス=２０
００で示されるＶＰテーブル５０３から、Ｔｓ=１４（V
P２のＴｓ（７ｅ）），Ｔｐ=６（ＶＰ２のＴｐ（７
ｆ）），ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ２のｃｅｌ
ｌ_ｓｅｎｔ_ｖｐ（７ｇ））を読み出す。
【０２２１】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０２２２】送信コントローラ３０の制御の下に、ＶＣ
１０を識別しているＶＰＩ=２００，ＶＣＩ=１０のデー
タが格納されているシステムメモリ１１の領域からペイ
ロード部を読み出し、かつ、アドレス=１２０に示され
ているＶＣテーブル５０２からセルヘッダを読み出し、
セルを形成し、送信ＦＩＦＯ３１に格納する。格納され
た各セルは送信ＰＨＹインタフェース３２に送られ、Ｐ
ＨＹデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０２２３】ステップ６０８において、ＶＣ１０の送出
時刻の計算が行われる。受信コントローラ２０によって
ＶＰテーブル５０３から読み出されたＴｓ=１４（ＶＰ
２のＴｓ（７ｅ））およびＴｐ=６（ＶＰ２のＴｐ（７
ｆ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=２０を得る。そして、受信用テーブル書
込制御部２６を制御して、ＶＰテーブル５０３にＶＰ２
のＴｓ（７ｅ）=２０を書き込む。
【０２２４】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ１０に
対応するＣＡＭアレイ部４１１（アドレス=３０）に次
送出時刻ＶＣ１０（７７）=２０を書き込む。そして、
送信コントローラ３０は、セレクタ４１５を検索モード
に、カウンタ値（７１）とＣＡＭアレイ部４１１の内容
（次送出時刻Ｔ）を比較し、一致するまでステップ６１
０を繰り返す。
【０２２５】カウンタ値（７１）=１５になると、ステ
ップ６１０において、カウンタ値（７１）=１５と次送
出時刻ＶＣ２（７５）=１５の一致が検出される。以
後、カウンタ値（７１）=４でＶＣ１が送出されたとき
と同じように処理される。一致したＣＡＭアレイ部４１
１のアドレス=２０が送信コントローラ３０に出力さ
れ、送信コントローラ３０はステップ６１１にルックア
ップテーブル５０１のアドレス=２０に記憶されている
ＶＣ２のＶＣテーブルアドレス=１１０を読み出す。
【０２２６】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ２のＶＣテーブルアドレス=１１
０に示されるＶＣテーブル５０２からＶＰアドレス=１
０００，Ｔ０=３，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ２
のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７９））を読み出す。そし
て、ステップ６０４に、ＶＰアドレス=１０００で示さ
れるＶＰテーブル５０３から、Ｔｓ=１５（VP１のＴｓ
（７ｂ）），Ｔｐ=２（ＶＰ１のＴｐ（７ｃ）），ｃｅ
ｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_
ｖｐ（７ｄ））を読み出す。
【０２２７】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０２２８】送信コントローラ３０の制御の下に、ＶＣ
２を識別しているＶＰＩ=１００，ＶＣＩ=２のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１１０に示されてい
るＶＣテーブル５０２からセルヘッダを読み出し、セル
を形成し、送信ＦＩＦＯ３１に格納する。格納された各
セルは送信ＰＨＹインタフェース３２に送られ、ＰＨＹ
デバイス１４を介して、ＡＴＭセルとして送出される。
【０２２９】ステップ６０８において、ＶＣ２の送出時
刻の計算が行われる。受信コントローラ２０によってＶ
Ｐテーブル５０３から読み出されたＴｓ=１５（ＶＰ１
のＴｓ（７ｂ））およびＴｐ=２（ＶＰ１のＴｐ（７
ｃ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=１７を得る。そして、受信用テーブル書
込制御部２６を制御して、ＶＰテーブル５０３にＶＰ１
のＴｓ（７ｂ）=１７を書き込む。
【０２３０】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ２に対
応するＣＡＭアレイ部４１１（アドレス=２０）に次送
出時刻ＶＣ１（７５）=１７を書き込む。そして、送信
コントローラ３０は、セレクタ４１５を検索モードに、
カウンタ値（７１）とＣＡＭアレイ部４１１の内容（次
送出時刻Ｔ）を比較し、一致するまでステップ６１０を
繰り返す。
【０２３１】カウンタ値（７１）=１７になると、ステ
ップ６１０において、カウンタ値（７１）=１７と次送
出時刻ＶＣ１（７５）=１７の一致が検出される。以
後、カウンタ値（７１）=４でＶＣ１が送出されたとき
と同じように処理される。一致したＣＡＭアレイ部４１
１のアドレス=１０が送信コントローラ３０に出力さ
れ、送信コントローラ３０はステップ６１１に、ルック
アップテーブル５０１のアドレス=１０に記憶されてい
るＶＣ１のＶＣテーブルアドレス=１００を読み出す。
【０２３２】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ１のＶＣテーブルアドレス=１０
０に示されるＶＣテーブル５０２からＶＰアドレス=１
０００，Ｔ０=３，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ１
のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７８））を読み出す。そし
て、ステップ６０４に、ＶＰアドレス=１０００で示さ
れるＶＰテーブル５０３から、Ｔｓ=１７（VP１のＴｓ
（７ｂ）），Ｔｐ=２（ＶＰ１のＴｐ（７ｃ）），ｃｅ
ｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_
ｖｐ（７ｄ））を読み出す。
【０２３３】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０２３４】送信コントローラ３０の制御の下に、ＶＣ
１を識別しているＶＰＩ=１００，ＶＣＩ=１のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１００に示されてい
るＶＣテーブル５０２からセルヘッダを読み出し、セル
を形成し、送信ＦＩＦＯ３１に格納する。格納された各
セルは送信ＰＨＹインタフェース３２に送られ、ＰＨＹ
デバイス１４を介して、ＡＴＭセルとして送出される。
【０２３５】ステップ６０８において、ＶＣ１の送出時
刻の計算が行われる。受信コントローラ２０によってＶ
Ｐテーブル５０３から読み出されたＴｓ=１７（ＶＰ１
のＴｓ（７ｂ））およびＴｐ=２（ＶＰ１のＴｐ（７
ｃ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=１９を得る。そして、受信用テーブル書
込制御部２６を制御して、ＶＰテーブル５０３にＶＰ１
のＴｓ（７ｂ）=１９を書き込む。
【０２３６】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ１に対
応するＣＡＭアレイ部４１１（アドレス=１０）に次送
出時刻ＶＣ１（７５）=１９を書き込む。そして、送信
コントローラ３０は、セレクタ４１５を検索モードに、
カウンタ値（７１）とＣＡＭアレイ部４１１の内容（次
送出時刻Ｔ）を比較し、一致するまでステップ６１０を
繰り返す。
【０２３７】カウンタ値（７１）=１９になると、ステ
ップ６１０において、カウンタ値（７１）=１９と次送
出時刻ＶＣ２（７５）=１９の一致が検出される。以
後、カウンタ値（７１）=４でＶＣ１が送出されたとき
と同じように処理される。一致したＣＡＭアレイ部４１
１のアドレス=２０が送信コントローラ３０に出力さ
れ、送信コントローラ３０はステップ６１１にルックア
ップテーブル５０１のアドレス=２０に記憶されている
ＶＣ２のＶＣテーブルアドレス=１１０を読み出す。
【０２３８】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ２のＶＣテーブルアドレス=１１
０に示されるＶＣテーブル５０２からＶＰアドレス=１
０００，Ｔ０=３，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ２
のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７９））を読み出す。そし
て、ステップ６０４に、ＶＰアドレス=１０００で示さ
れるＶＰテーブル５０３から、Ｔｓ=２１（VP１のＴｓ
（７ｂ）），Ｔｐ=２（ＶＰ１のＴｐ（７ｃ）），ｃｅ
ｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_
ｖｐ（７ｄ））を読み出す。
【０２３９】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０２４０】送信コントローラ３０の制御の下に、ＶＣ
２を識別しているＶＰＩ=１００，ＶＣＩ=２のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１１０に示されてい
るＶＣテーブル５０２からセルヘッダを読み出し、セル
を形成し、送信ＦＩＦＯ３１に格納する。格納された各
セルは送信ＰＨＹインタフェース３２に送られ、ＰＨＹ
デバイス１４を介して、ＡＴＭセルとして送出される。
【０２４１】ステップ６０８において、ＶＣ２の送出時
刻の計算が行われる。受信コントローラ２０によってＶ
Ｐテーブル５０３から読み出されたＴｓ=２１（ＶＰ１
のＴｓ（７ｂ））およびＴｐ=２（ＶＰ１のＴｐ（７
ｃ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=１７を得る。そして、受信用テーブル書
込制御部２６を制御して、ＶＰテーブル５０３にＶＰ１
のＴｓ（７ｂ）=２３を書き込む。
【０２４２】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ２に対
応するＣＡＭアレイ部４１１（アドレス=２０）に次送
出時刻ＶＣ１（７５）=２３を書き込む。そして、送信
コントローラ３０は、セレクタ４１５を検索モードに、
カウンタ値（７１）とＣＡＭアレイ部４１１の内容（次
送出時刻Ｔ）を比較し、一致するまでステップ６１０を
繰り返す。
【０２４３】カウンタ値（７１）=２０になると、ステ
ップ６１０において、カウンタ値（７１）=２０と次送
出時刻ＶＣ１０（７７）=２０の一致が検出される。以
後、カウンタ値（７１）=４でＶＣ１が送出されたとき
と同じように処理される。一致したＣＡＭアレイ部４１
１のアドレス=３０が送信コントローラ３０に出力さ
れ、送信コントローラ３０はステップ６１１に、ルック
アップテーブル５０１のアドレス=３０に記憶されてい
るＶＣ１０のＶＣテーブルアドレス=１２０を読み出
す。
【０２４４】送信コントローラ３０は、ステップ６０３
に、読み出されたＶＣ１０のＶＣテーブルアドレス=１
２０に示されるＶＣテーブル５０２からＶＰアドレス=
２０００，Ｔ０=６，ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１（ＶＣ
１０のｃｅｌｌ_ｓｅｎｔ_ｖｃ（７ａ））を読み出す。
そして、ステップ６０４に、ＶＰアドレス=２０００で
示されるＶＰテーブル５０３から、Ｔｓ=２０（VP２の
Ｔｓ（７ｅ）），Ｔｐ=６（ＶＰ２のＴｐ（７ｆ）），
ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ２のｃｅｌｌ_ｓｅｎ
ｔ_ｖｐ（７ｇ））を読み出す。
【０２４５】ステップ６０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ６１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ６１３において、セ
ルの送出処理が行われる。
【０２４６】送信コントローラ３０の制御の下に、ＶＣ
１０を識別しているＶＰＩ=２００，ＶＣＩ=１０のデー
タが格納されているシステムメモリ１１の領域からペイ
ロード部を読み出し、かつ、アドレス=１２０に示され
ているＶＣテーブル５０２からセルヘッダを読み出し、
セルを形成し、送信ＦＩＦＯ３１に格納する。格納され
た各セルは送信ＰＨＹインタフェース３２に送られ、Ｐ
ＨＹデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０２４７】ステップ６０８において、ＶＣ１０の送出
時刻の計算が行われる。受信コントローラ２０によって
ＶＰテーブル５０３から読み出されたＴｓ=２０（ＶＰ
２のＴｓ（７ｅ））およびＴｐ=６（ＶＰ２のＴｐ（７
ｆ））を送出時刻算出部２４に送出し、加算結果である
送出時刻Ｔｓ=２６を得る。そして、受信用テーブル書
込制御部２６を制御して、ＶＰテーブル５０３にＶＰ２
のＴｓ（７ｅ）=２６を書き込む。
【０２４８】その後、ステップ６０９において、送信コ
ントローラ３０は、ＣＡＭ部４１に対して、ＶＣ１０に
対応するＣＡＭアレイ部４１１（アドレス=３０）に次
送出時刻ＶＣ１０（７７）=２６を書き込む。そして、
送信コントローラ３０は、セレクタ４１５を検索モード
に、カウンタ値（７１）とＣＡＭアレイ部４１１の内容
（次送出時刻Ｔ）を比較し、一致するまでステップ６１
０を繰り返す。
【０２４９】図７に示されている送出セル（７４）の間
隔をＶＰ１に属しているＶＣ単位で示したものがＴｖｐ
１０，Ｔｖｐ１１，Ｔｖｐ１２，Ｔｖｐ１３，Ｔｖｐ１
４，Ｔｖｐ１５で、ＶＰ２に属しているＶＣ単位で示し
たものが、Ｔｖｐ２０，Ｔｖｐ２１である。カウンタ値
（７１）=９でＶＣ１のＲＭセル受信（７３）を行うま
では、ＶＰ１の間隔は、Ｔｖｐ１０=３，Ｔｖｐ１１=
３，Ｔｖｐ１２=３であり、受信後はＴｖｐ１３=２，Ｔ
ｖｐ１４=２，Ｔｖｐ１５=２となっている。また、ＶＰ
２の間隔は、Ｔｖｐ２０=６，Ｔｖｐ２１=６となってい
る。これは、ＶＰごとに間隔、即ち送信レートが制御さ
れていることを示している。
【０２５０】上に述べた実施形態では、ＡＢＲ方式に適
用した場合についてのみ説明したが、本発明はＣＢＲ方
式にも適用できることは言うまでもない。
【０２５１】本発明の他の実施形態の構成を図１，図８
〜１１を用いて説明する。図１に示されたＡＴＭ通信制
御装置はシステムバス１０を備え、このシステムバス１
０には送受信データを格納するためのシステムメモリ１
１、当該システムを制御するホスト（ＣＰＵ）１２、Ａ
ＴＭネットワーク１６との間で送受信動作を行う送受信
制御部１３が接続されている。この送受信制御部１３と
ＡＴＭネットワーク１６との間には物理層の機能を有す
るＰＨＹデバイス１４が設けられており、送受信制御で
必要となる各種制御データおよびテーブルを格納するコ
ントロールメモリ１５が接続されている。また、図示さ
れた送受信制御部１３は、Ｌ６０Ｉチップによって構成
することができる。
【０２５２】具体的に説明すると、送受信制御部１３
は、ＰＨＹデバイスに接続された受信部１３０と送信部
１３１を有すると共に、ホストインターフェース／ＤＭ
Ａコントローラ１３２、シーケンサ１３３、およびコン
トロールメモリインターフェース１３４を備えている。
ホストインターフェース／ＤＭＡコントローラ１３２は
送受信制御部１３内に設けられた各種設定レジスタ読出
／書込を行うと共に、システムメモリ１１に対する送受
信データの読出／書込動作を制御する。シーケンサ１３
３はホスト１２からのコマンドによってホストインター
フェース／ＤＭＡコントローラ１３２、およびコントロ
ールメモリインタフェース１３４を制御する。
【０２５３】受信部１３０と送信部１３１はホストイン
タフェース／ＤＭＡコントローラ１３２とコントロール
メモリインタフェース１３４に接続され、これらを介し
て送受信データを送受する。
【０２５４】図８を参照すると、図１に示された受信部
１３０は、ホストインタフェース／ＤＭＡコントローラ
１３２を介して与えられるコマンドに従って、受信部１
３０内の各ブロックをシーケンシャルに制御する受信コ
ントローラ８０を備えている。
【０２５５】また、受信部１３０は、受信ＦＩＦＯ(Fir
st In First Out memory)８３、受信ＰＨＹインタフェ
ース８１、ＲＭ（Resource Management）セル検出部８
２、および送出時刻算出部８４を備えると共に、受信用
テーブル読出制御部８５、受信用テーブル書込制御部８
６とを有している。また、これら受信用テーブル読出制
御部８５、受信用テーブル書込制御部８６はコントロー
ルメモリインタフェース１３４に接続されている。
【０２５６】このうち、受信ＰＨＹインタフェース８１
はＰＨＹデバイス１４（図１）から与えられる５３バイ
トのＡＴＭセルを受信し、５バイトのヘッダ部と４８バ
イトのペイロード部に分離し、ヘッダ部をＲＭセル検出
部８２に送出する。ＲＭセル検出部８２はヘッダ部のフ
ォーマットからヘッダ部がＲＭセルか否かを検出し、Ｒ
Ｍセルであることが検出されると、そのペイロード部を
送出時刻算出部８４に出力する。他方、ヘッダ部がＲＭ
セルでないことが検出されると、受信ＰＨＹインタフェ
ース８１にあるセルのペイロード部を受信コントローラ
８０を介して、受信ＦＩＦＯ８３に順次、格納し、格納
されたペイロード部はＤＭＡ動作によって、システムメ
モリ１１（図１）に転送される。
【０２５７】ＲＭセル検出部８２によってＲＭセルが検
出されると、ペイロード部は送出時刻算出部８４に転送
され、ＲＭセル内のペイロード部に示されたレート制御
情報を参照して、ＡＴＭセルを送出すべきレート、言い
換えると、セルの送出間隔を算出する。また、送出時刻
算出部８４は、ＲＭセル受信時の送出間隔算出処理以外
には、次送出時刻を算出する。
【０２５８】算出されたセルの送信間隔は受信コントロ
ーラ８０の制御によって、受信用テーブル書込制御部８
６およびコントロールメモリ１５（図１）のテーブルに
書き込まれる。
【０２５９】一方、受信動作の際に必要なデータ等は、
コントロールメモリ１５（図１）から受信用テーブル読
出制御部８５を介して受信コントローラ８０に供給され
る。
【０２６０】図１に示された送信部１３１の構成の詳細
を説明する。図９に示されているように、送信部１３１
も、受信部１３０と同様に、ホストインタフェース／Ｄ
ＭＡコントローラ１３２およびコントロールインタフェ
ース１３４と接続されており、ＡＴＭセルをＰＨＹデバ
イス１４に送信する機能を有している。
【０２６１】より具体的に述べると、図示された送信部
１３１はホストインタフェース／ＤＭＡコントローラ１
３２に接続された送信コントローラ９０も備え、この送
信コントローラ９０により、送信部１３１の各部は後述
するように制御される。また送信部１３１には、送信Ｆ
ＩＦＯ９１、および送信ＰＨＹインタフェース９２とが
備えられている。
【０２６２】送信コントローラ９０の制御の下に、シス
テムメモリ１１（図１）からＤＭＡにより転送されたデ
ータによって構成されるセルペイロード部と、コントロ
ールメモリ１５（図１）からのデータによって構成され
るセルヘッダとによりセルが形成され、各セルは送信Ｆ
ＩＦＯ９１に、順次、かつ一時的に格納される。送信Ｆ
ＩＦＯ９１に格納された各セルは、送信コントローラ９
０の制御により、送信ＰＨＹインタフェース９２に送ら
れ、ＰＨＹデバイス１４に５３バイトのＡＴＭセルとし
て順次送出される。この場合、ＲＭセルも他のＡＴＭセ
ルと同様に、送信ＰＨＹインタフェース９２から送り出
される。したがって、これら送信ＦＩＦＯ９１および送
信ＰＨＹインタフェース９２は、ＡＴＭセル送信手段と
して動作している。
【０２６３】送信コントローラ９０は、送信用テーブル
読出制御部９３、および送信用テーブル書込制御部９４
とを介してコントロールメモリインタフェース１３４に
接続されている。これら送信用テーブル読出制御部９３
および送信用テーブル書込制御部９４は、送信コントロ
ーラ９０の制御の下に、コントロールメモリ１５のテー
ブルに対して、データの読出、書込を行う。また、各Ｖ
Ｐに属する初めてのＶＣが送出動作起動されたときに
は、カウンタ１００からカウンタ値を読み込む。
【０２６４】送信部１３１は、さらに、カウンタ１００
およびＣＡＭ部（ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌ
ｅ Ｍｅｍｏｒｙ）、即ち、連想メモリ部１０１を備
え、これらカウンタ１００およびＣＡＭ部１０１は送信
コントローラ９０に接続され、ＶＣの送信タイミングを
各ＶＣのピークレート値に応じて変化させるための動作
を行う。
【０２６５】図１０には、図９に示されたＣＡＭ部１０
１の具体的な構成がカウンタ１００と共に示されてい
る。図１０に示すようにＣＡＭ部１０１は、複数のセル
アレイを備えたＣＡＭアレイ部１０１１、アドレスデコ
ーダ１０１２、プライオリティエンコーダ１０１３、検
索／書込読出モード切替部１０１４、およびセレクタ１
０１５とによって構成されている。ＣＡＭ部１０１は、
ＣＡＭアレイ部１０１１内に記憶されたデータと検索パ
ターンとして入力されるデータが一致した場合、記憶さ
れたデータのあるアドレスを出力する。
【０２６６】このことを利用して、ＣＡＭアレイ部１０
１１のセルアレイに、次に出力すべきＶＣの時刻値
（Ｔ）を書き込んでおき、この時刻値がカウンタ１００
で指示された値と一致した時、この時刻値が記憶されて
いるアドレスを、コントロールメモリ１５内のルックア
ップテーブル１１０１（図１１）のアドレスとして出力
する。
【０２６７】ここで図１１に示されたテーブルの説明を
行う。コントロールメモリ１５には、図１１に示すよう
な構成を有するルックアップテーブル１１０１、ＶＣテ
ーブル１１０２およびＶＰテーブル１１０３が格納され
ている。ルックアップテーブル１１０１は、各ＶＰに属
するＶＣの中で次に処理するＶＣのＶＣテーブルのアド
レスが各ＶＰ単位に記憶されている。
【０２６８】ＶＣテーブル１１０２は各ＶＣ単位に、自
分が属しているＶＰのデータが記憶されているＶＰテー
ブルを指し示すＶＰテーブルアドレス、ＶＣが初めて送
出されるときのレートＴ０、このＶＣのセルが処理され
たかを示すｃｅｌｌ_ｓｅｎｔ_ｖｃフラグ、同じＶＰに
属している自分の前後のＶＣのＶＣテーブルアドレスを
示す次ＶＣアドレス／前ＶＣアドレス、セルヘッダ部、
および、ＲＭセルペイロード部が記憶されている。セル
ヘッダ部の中には、このセルがどのＶＰ／ＶＣに属する
かの識別子であるＶＰＩ／ＶＣＩが含まれている。
【０２６９】ＶＰテーブル１１０３は、各ＶＰ単位に、
ピークレート（Ｔｐ）、送出時刻（Ｔｓ）、各ＶＰに属
するＶＣのセルが処理されたか示すｃｅｌｌ_ｓｅｎｔ_
ｖｐフラグ、各ＶＰに属する最後のＶＣのＶＣテーブル
アドレスを示すラストVCアドレスが記憶されている。
【０２７０】図１０のＣＡＭアレイ部１０１１から出力
されたアドレスが、図１１のルックアップテーブル１１
０１のアドレスとなり、ルックアップテーブル１１０１
からＶＣ単位で設定されたＶＣテーブル１１０２のアド
レスが出力され、各ＶＣのデータが参照される。そし
て、ＶＣテーブル１１０２のＶＰアドレスにより、ＶＣ
が属しているＶＰのデータが記憶されているＶＰテーブ
ル１１０３が参照される。
【０２７１】即ち、図１０のＣＡＭアレイ部１０１１に
設定された次送出時刻が記憶されているアドレスが送出
すべきセルのＶＣを示しており、かつ、そのＶＣが属し
ているＶＰも示していることになる。つまり、カウンタ
値と一致したＣＡＭアレイ部１０１１のアドレスが送出
VC／ＶＰを指し示すことになる。
【０２７２】具体的に述べると、上記した動作を行うた
めに、送信コントローラ９０からは、ＣＡＭアレイ部１
０１１を検索モードにするか書込読出モードにするかを
あらわすモード切替信号が検索／書込読出モード切替部
１０１４に与えられる。モード切替信号を受けると、検
索／書込読出モード切替部１０１４はセレクタ１０１５
に選択信号を送出し、検索モードの際には、カウンタ１
００からのカウンタ値を選択し、書込モードの際には、
送信コントローラ９０からの出力、即ち、次のＶＣの送
出タイミングをあらわす時刻値Ｔを選択する。
【０２７３】また、ＣＡＭ部１０１のアドレスデコーダ
１０１２には、ＶＣに対応した書込アドレスまたは読出
アドレスが送信コントローラ９０から供給される。書込
モードでは、書込アドレスで指定されたセルアレイに、
次のＶＣの送出タイミングをあらわす時刻値が書き込ま
れる。他方、検索モードでは、カウンタ１００のカウン
タ値とセルアレイの時刻値とが比較され、一致したセル
アレイのアドレスが出力される。
【０２７４】上記した構成では、複数のセルアレイにお
いて、カウンタ値と次の時刻値との一致が同時に検出さ
れることがある。このことを考慮してプライオリティエ
ンコーダ１０１３を設け、優先度の高いＶＣをあらわす
番号から順次、送出されるように構成されている。
【０２７５】本実施形態の動作を、図１２で全体の流れ
を示し、図１３で、図１２の流れと図８〜１１に示され
た回路動作を示したタイミングチャートを用いて説明す
る。例として、３つのVCに属するＡＴＭセルを送出する
こととし、そのＶＣをそれぞれＶＣ１，ＶＣ２，ＶＣ１
０とする。また、これら３つのＶＣは２つのＶＰに属し
ており、ＶＣ１，ＶＣ２はＶＰ１に、ＶＣ１０はＶＰ２
に属している。
【０２７６】図１２は、本実施形態におけるレート制御
動作をフローチャートで示したものである。ここで、図
１、図８〜図１１で示した構成が、このフローチャート
のどのステップにおいて動作するかをステップごとに示
す。
【０２７７】ステップ７０１において動作するものは、
ホスト１２、シーケンサ１３３、ホストインタフェース
／ＤＭＡコントローラ１３２、コントロールメモリイン
タフェース１３４、送信コントローラ９０、ＣＡＭ部１
０１、カウンタ部１００、ＶＣテーブル１１０２、ＶＰ
テーブル１１０３である。
【０２７８】ステップ７０２において動作するものは、
ホスト１２、シーケンサ１３３、ホストインタフェース
／DMAコントローラ１３２、送信部１３１である。
【０２７９】ステップ７０３において動作するものは、
送信コントローラ９０、送信用テーブル読出制御部９
３、コントロールメモリインタフェース１３４、ＶＣテ
ーブル１１０２である。
【０２８０】ステップ７０４において動作するものは、
送信コントローラ９０、送信用テーブル読出制御部９
３、コントロールメモリインタフェース１３４、ＶＰテ
ーブル１１０３である。
【０２８１】ステップ７０５において動作するものは、
送信コントローラ９０である。
【０２８２】ステップ７０６において動作するものは、
送信コントローラ９０、カウンタ部１００、送信用テー
ブル書込制御部９４、コントロールメモリインタフェー
ス１３４、ＶＰテーブル１１０３、ＶＣテーブル１１０
２である。
【０２８３】ステップ７０７において動作するものは、
送信コントローラ９０、送信用テーブル書込制御部９
４、コントロールメモリインタフェース１３４、ルック
アップテーブル１１０１である。
【０２８４】ステッ７０８において動作するものは、送
信コントローラ９０、受信コントローラ８０、受信用テ
ーブル読出制御部８５、受信用テーブル書込制御部８
６、コントロールメモリインタフェース１３４、ＶＰテ
ーブル１１０３、送出時刻算出部８４である。
【０２８５】ステップ７０９において動作するものは、
送信コントローラ９０、送信用テーブル読出制御部９
３、コントロールメモリインタフェース１３４、ＶＰテ
ーブル１１０３、検索／書込読出モード切替部１０１
４、セレクタ１０１５、アドレスデコーダ１０１２、Ｃ
ＡＭアレイ部１０１１である。
【０２８６】ステップ７１０において動作するものは、
セレクタ１０１５、カウンタ１００、ＣＡＭアレイ部１
０１１、プライオリティエンコーダ１０１３である。
【０２８７】ステップ７１１において動作するものは、
送信コントローラ９０、送信用テーブル読出制御部９
３、コントロールメモリインタフェース１３４、ルック
アップテーブル１１０１である。
【０２８８】ステップ７１２において動作するものは、
送信コントローラ９０である。
【０２８９】ステップ７１３において動作するものは、
送信コントローラ９０、送信用テーブル読出制御部９
３、送信ＦＩＦＯ１５１、送信ＰＨＹインタフェース１
５２、コントロールメモリインタフェース１３４、ＶＣ
テーブル１１０２、ホストインタフェース／DMAコント
ローラ１３２、システムメモリ１１、ＰＨＹデバイス１
４である。
【０２９０】ステップ７１４において動作するものは、
送信コントローラ９０、送信用テーブル読出制御部９
３、送信用テーブル書込制御部９４、ＶＣテーブル１１
０２、ＶＣテーブル１１０３である。
【０２９１】ステップ７１５において動作するものは、
送信コントローラ９０、送信用テーブル書込制御部９
４、ＶＰテーブル１１０３である。
【０２９２】ステップ７１６において動作するものは、
送信コントローラ９０、送信用テーブル書込制御部９
４、ＶＣテーブル１１０２である。
【０２９３】ステップ７１７において動作するものは、
受信コントローラ８０である。
【０２９４】ステップ７１８において動作するものは、
送出時刻算出部８４、受信コントローラ８０、受信用テ
ーブル書込制御部８６、コントロールメモリインタフェ
ース１３４、ＶＰテーブル１１０３である。
【０２９５】ステップ７１９において動作するものは、
ＰＨＹデバイス１４、受信ＰＨＹインタフェース８１で
ある。
【０２９６】ステップ７２０において動作するものは、
ＲＭセル検出部８２、受信コントローラ８０、受信ＰＨ
Ｙインタフェース８１、受信ＦＩＦＯ８３、ホストイン
タフェース／DMAコントローラ１３２、システムメモリ
１１である。
【０２９７】図１３はＡＴＭセル送出動作の具体的数値
例を示している。カウンタ値（１３ａ）は、カウンタ１
００（図１０）がカウントする値である。図１３はこの
カウンタ値（１３ａ）の変化に応じて、各ＶＣが送出さ
れるタイミング、各信号のタイミング、およびコントロ
ールメモリ１５（図１１）の各テーブル設定値の変化を
タイミングチャートで示したものである。送出動作起動
（１３ｂ）は、送出動作を開始しようとする起動信号で
あり、送出を行うＶＣが記されている。RMセル受信（１
３Ｃ）はＲＭセルを受信したときのＶＣを示している。
送出セル（１３ｄ）は、実際に送出されたＶＣを示して
いる。
【０２９８】次送出時刻ＶＰ１（１３ｅ）、次送出時刻
ＶＰ２（１３ｆ）はＣＡＭアレイ部１０１１に記憶され
ている内容を示しており、ＶＰ１，ＶＰ２に属するセル
の次送出時刻である。ＶＰ１のＶＣテーブルアドレス
（１３ｇ）、ＶＰ２のＶＣテーブルアドレス（１３ｈ）
は、ルックアップテーブル１１０１に記憶されてるＶＰ
１，ＶＰ２に属するＶＣの中で次に処理するＶＣのＶＣ
テーブル１１０２のアドレスである。ＶＰ１のＴｓ（１
３ｉ）、ＶＰ１のＴｐ（１３ｊ）、ＶＰ１のｃｅｌｌ_
ｓｅｎｔ_ｖｐ（１３ｋ）、ＶＰ１のラストVCアドレス
（１３ｌ），ＶＰ２のＴｓ（１３ｍ）、ＶＰ２のＴｐ
（１３ｎ）、ＶＰ２のｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３
ｏ）、ＶＰ２のラストVCアドレス（１３ｐ）は、ＶＰテ
ーブル１１０３のＴｓ、Ｔｐ、ｃｅｌｌ_ｓｅｎｔ_ｖ
ｐ、ラストセルＶＣをＶＰごとに示している。ＶＣ１の
前ＶＣアドレス（１３ｑ）、ＶＣ１の次ＶＣアドレス
（１３ｒ）、ＶＣ１のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３
ｓ）、ＶＣ２の前ＶＣアドレス（１３ｔ）、ＶＣ２の次
ＶＣアドレス（１３ｕ）、ＶＣ２のｃｅｌｌ_ｓｅｎｔ_
ｖｃ（１３ｖ）、ＶＣ１０の前ＶＣアドレス（１３
ｗ）、ＶＣ１０の次ＶＣアドレス（１３ｘ）、ＶＣ１０
のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｙ）は、ＶＣテーブル
１１０２の前ＶＣアドレス、次ＶＣアドレス、ｃｅｌｌ
_ｓｅｎｔ_ｖｃをＶＣごとに示している。
【０２９９】続いて、カウンタ値（１３ａ）の変化に沿
って、ＡＴＭセル送出動作の説明を行う。
【０３００】セルの送出を開始する前に、ステップ７０
１において、ホスト１２により、各テーブルの１１０
１，１１０２，１１０３の初期設定を行う。
【０３０１】ＶＣテーブル１１０２のアドレス＝１００
にはＶＣ１に関する設定を行い、ＶＰＩ＝１００，ＶＣ
Ｉ＝１，ＶＰアドレス＝１０００，Ｔ０＝３，ＶＣ１の
前ＶＣアドレス（１３ｑ）=０，ＶＣ１の先ＶＣアドレ
ス（１３ｒ）=０，ＶＣ１のｃｅｌｌ_ｓｅｎｔ_ｖｃ
（１３ｓ）＝０、を設定する。アドレス＝１１０にはＶ
Ｃ２に関する設定を行い、ＶＰＩ＝１００，ＶＣＩ＝
２，ＶＰアドレス＝１０００，Ｔ０＝３，ＶＣ２の前Ｖ
Ｃアドレス（１３ｔ）=０，ＶＣ２の先ＶＣアドレス
（１３ｕ）=０，ＶＣ２のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１
３ｖ）＝０を設定する。アドレス＝１２０にはＶＣ１０
に関する設定を行い、ＶＰＩ＝２００，ＶＣＩ＝１０，
ＶＰアドレス＝２０００，Ｔ０＝６，ＶＣ１０の前ＶＣ
アドレス（１３ｗ）=０，ＶＣ１０の先ＶＣアドレス
（１３ｘ）=０，ＶＣ１０のｃｅｌｌ_ｓｅｎｔ_ｖｃ
（１３ｙ）＝０を設定する。
【０３０２】ＶＰテーブル１１０３のアドレス＝１００
０には、ＶＰ１に関する設定が行われ、ＶＰ１のＴｓ
（１３ｉ）＝０，ＶＰ１のＴｐ（１３ｊ）＝０，ＶＰ１
のｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｋ）＝０、ＶＰ１のラ
ストＶＣアドレス（１３ｌ）=０が設定される。アドレ
ス＝２０００には、ＶＰ２のＴｓ（１３ｍ）＝０，ＶＰ
２のＴｐ（１３ｎ）＝０，ＶＰ２のｃｅｌｌ_ｓｅｎｔ_
ｖｐ（１３ｏ）＝０、ＶＰ２のラストＶＣアドレス（１
３ｐ）=０が設定される。
【０３０３】また、カウンタ値（１３ａ）のインクリメ
ントを開始する。カウンタ値（１３ａ）＝１の時、ステ
ップ７０２に、ホスト１２からのコマンドにより、ＶＣ
１の送出動作起動（１３ｂ）が行われる。送受信制御部
１３では、ホストインタフェース／ＤＭＡコントローラ
１３２を介して、送信部１３１が動作する。送信部１３
１では、送信コントローラ９０の制御の下に、送信用テ
ーブル読出制御部９３が動作し、コントロールメモリイ
ンタフェース１３４を介して、コントロールメモリ１５
のテーブルにアクセスする。
【０３０４】まず、ステップ７０３に示すように、ＶＣ
テーブル１１０２のアドレス=１００で示されるＶＣ１
のＶＣテーブルからＶＰアドレス=1000，Ｔ０=3、前Ｖ
Ｃアドレス=０（ＶＣ１の前ＶＣアドレス（１３
ｑ））、次ＶＣアドレス=０（ＶＣ１の次ＶＣアドレス
（１３ｒ））、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=０（ＶＣ１の
ｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｓ））を読み出す。続い
て、ステップ７０４でＶＰアドレス=１０００を元にＶ
Ｐテーブル１１０３を参照し、Ｔｓ=０（ＶＰ１のＴｓ
（１３ｉ））、Ｔｐ=０（ＶＰ１のＴｐ（１３ｊ））、
ｃｅｌｌ_ｓｅｎｔ_ｖｐ=０（ＶＰ１のｃｅｌｌ_ｓｅｎ
ｔ_ｖｐ（１３ｋ））、およびラストＶＣアドレス=０
（ＶＰ１のラストＶＣアドレス（１３ｌ））が読み出さ
れる。これらの値は送信用テーブル読出制御部９３で受
信される。
【０３０５】読み出されたＶＰアドレス=1000，Ｔ０=
3、前ＶＣアドレス=０、、次ＶＣアドレス=０、ｃｅｌ
ｌ_ｓｅｎｔ_ｖｃ=０、Ｔｓ=０、Ｔｐ=０、ｃｅｌｌ_ｓ
ｅｎｔ_ｖｐ=0、および、ラストＶＣアドレス=０は、送
信コントローラ９０に送られる。
【０３０６】送信コントローラ９０では、まず、ステッ
プ７０５に示されているように、ｃｅｌｌ_ｓｅｎｔ_ｖ
ｐフラグが０か否かを判定する。判定の結果、cell_sen
t_ｖｐ=0なので、ステップ７０６の処理が行われる。
【０３０７】ステップ７０６において、ＶＣ１の送出時
刻Ｔｓを現在の時刻、つまりカウンタ１００のカウンタ
値とする。送信コントローラ９０はカウンタ１００から
現在のカウンタ値（１３ａ）=１を読み出し、これをＴ
ｓ=１とし、ピークレートＴｐをＴ０（Ｔｐ=３）とす
る。また、ＶＰ１に属するＶＣのセルが初めて処理され
たので、ｃｅｌｌ_ｓｅｎｔ_vp=１、ｃｅｌｌ_ｓｅｎｔ
_ｖｃ=１とし、ラストVCアドレス=１００、前ＶＣアド
レス=１００，次ＶＣアドレス=１００とする。
【０３０８】そして、Ｔｓ、Ｔｐ、およびｃｅｌｌ_ｓ
ｅｎｔ_vp、ラストＶＣアドレス、前VCアドレス、次VC
アドレス、ｃｅｌｌ_ｓｅｎｔ_ｖｃを送信用テーブル書
込制御９４を介して、コントロールメモリ１５のＶＰテ
ーブル１１０３およびＶＣテーブルアドレス１１０２に
書き込み、ＶＰ１のＴｓ（１３ｉ）=１、ＶＰ１のＴｐ
（１３ｊ）=３、ＶＰ１のｃｅｌｌ_ｓｅｎｔ_ｖｐ（１
３ｋ）=１、ＶＰ１のラストＶＣアドレス（１３ｌ）=１
００、ＶＣ１の前ＶＣアドレス（１３ｑ）=１００、Ｖ
Ｃ１の次ＶＣアドレス（１３ｒ）=１００、ＶＣ１のｃ
ｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｓ）=１とする。
【０３０９】ステップ７０７において、ＶＰ１に属する
セルの中で、次に送出すべきＶＣのＶＣアドレスである
次ＶＣアドレスをコントロールメモリ１５内のルックア
ップテーブル１１０１のアドレス=１０にＶＰ１のＶＣ
テーブルアドレス（１３ｇ）=１００として書き込む。
【０３１０】続くステップ７０８で、ＶＰ１に属する次
のＶＣの送出時刻が算出される。図８に示す受信部１３
０の受信コントローラ８０の制御の下に、受信用テーブ
ル読出制御部８５がコントロールメモリ１５のＶＰテー
ブル１１０３からピークレートＴｐ=３および送出時刻
Ｔｓ=１を読み出し、送出時刻算出部８４に送出する。
【０３１１】送出時刻算出部８４では、読み出されたＴ
ｐ=３およびＴｓ=１を受け、両者を加算して、加算結果
を送出時刻Ｔｓ=4として受信コントローラ８０に出力す
る。そして、受信コントローラ８０は受信用テーブル書
込制御部８６を制御して、ＶＰテーブル１１０３にＶＰ
１のＴｓ（１３ｉ）=４を書き込む。
【０３１２】送出時刻Ｔｓが、ＶＰテーブル１１０３内
に、受信部１３０の制御により書き込まれると、ステッ
プ７０９において、送信コントローラ９０は、ＣＡＭ部
１０１に対して送出時刻Ｔｓを書き込む動作を行う。送
信コントローラ９０は、検索／書込読出モード切換部１
０１４に対してモード切換信号を送出して書込モードと
し、かつ、ＶＰ１に対応した書込アドレス=１０をアド
レスデコーダ１０１２を介して、ＣＡＭアレイ部１０１
１に送出する。この状態で、送信コントローラ９０は、
送信用テーブル読出制御部９３を動作させて、ＶＰテー
ブル１１０３に格納された送出時刻Ｔｓ=４を次のＡＴ
Ｍセル送出時刻として読み出した後、ＣＡＭ部１０１に
この設定値Ｔｓ=４を出力する。ＣＡＭ部１０１では、
セレクタ１０１５において送出時刻Ｔが選択されて、Ｖ
Ｐ１に対応するＣＡＭアレイ部１０１１（アドレス=１
０）に次送出時刻ＶＰ１（１３ｅ）=4として書込、記憶
される。
【０３１３】このようにして、次送出時刻ＶＰ１（１３
ｅ）=４がＣＡＭアレイ部１０１１に記憶されると、図
９に示す送信コントローラ９０は、セレクタ１０１５を
検索／書込読出モード切換部１０１４を介して、検索モ
ードにする。
【０３１４】続くステップ７１０において、ＣＡＭ部１
０１では、次のような動作により、送出時刻Ｔに送出さ
れるべきＶＣを決定する。図１０に示すセレクタ１０１
５は、検索／書込読出モード切換部１０１４により、順
次、インクリメントされるカウンタ１００のカウンタ値
（１３ａ）を選択する検索モード状態におかれている。
この状態で、ＣＡＭ部１０１内部において、各カウンタ
値毎に、ＣＡＭアレイ部１０１１の内容（次送出時刻
Ｔ）とカウンタ値が比較され、一致するまでステップ７
１０を繰り返す。
【０３１５】カウンタ値（１３ａ）＝２の時、ステップ
７０２に、ホスト１２からのコマンドにより、ＶＣ１０
の送出動作起動（１３ｂ）が行われる。以後、カウンタ
値=１の時にＶＣ１が送出されたときと同様の処理が行
われる。
【０３１６】ステップ７０３に示すように、ＶＣテーブ
ル１１０２のアドレス=１２０で示されるＶＣ１０のＶ
ＣテーブルからＶＰアドレス=２000，Ｔ０=６、前ＶＣ
アドレス=０（ＶＣ１０の前ＶＣアドレス（１３
ｗ））、次ＶＣアドレス=０（ＶＣ１０の次ＶＣアドレ
ス（１３ｘ））、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=０（ＶＣ１
０のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｙ））を読み出す。
続いて、ステップ７０４でＶＰアドレス=２０００を元
にＶＰテーブル１１０３を参照し、Ｔｓ=０（ＶＰ２の
Ｔｓ（１３ｍ））、Ｔｐ=０（ＶＰ２のＴｐ（１３
ｎ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=０（ＶＰ２のｃｅｌ
ｌ_ｓｅｎｔ_ｖｐ（１３ｏ））、およびラストＶＣアド
レス=０（ＶＰ２のラストＶＣアドレス（１３ｐ））が
読み出さ、送信コントローラ９０に送られる。そして、
ステップ７０５に示されているように、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐフラグが０か否かを判定する。判定の結果、c
ell_sent_ｖｐ=0なので、ステップ７０６の処理が行わ
れる。
【０３１７】ステップ７０６において、カウンタ１００
から現在のカウンタ値（１３ａ）=２を読み出し、これ
をＴｓ=２とし、ピークレートＴｐをＴ０（Ｔｐ=６）と
する。また、ＶＰ２に属するＶＣのセルが初めて処理さ
れたので、ｃｅｌｌ_ｓｅｎｔ_vp=１、ｃｅｌｌ_ｓｅｎ
ｔ_ｖｃ=１とし、ラストVCアドレス=１２０、前ＶＣア
ドレス=１２０，次ＶＣアドレス=１２０とする。そし
て、コントロールメモリ１５のＶＰテーブル１１０３お
よびＶＣテーブルアドレス１１０２に書き込み、ＶＰ２
のＴｓ（１３ｍ）=１、ＶＰ２のＴｐ（１３ｎ）=３、Ｖ
Ｐ２のｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｏ）=１、ＶＰ２
のラストＶＣアドレス（１３ｐ）=１２０、ＶＣ１０の
前ＶＣアドレス（１３ｗ）=１２０、ＶＣ１０の次ＶＣ
アドレス（１３ｘ）=１２０、ＶＣ１０のｃｅｌｌ_ｓｅ
ｎｔ_ｖｃ（１３ｙ）=１とする。
【０３１８】ステップ７０７において、次ＶＣアドレス
=120をコントロールメモリ１５内のルックアップテーブ
ル１１０１のアドレス=２０にＶＰ２のＶＣテーブルア
ドレス（１３ｈ）=１２０として書き込む。
【０３１９】ステップ７０８において、ＶＰ２に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=２（ＶＰ２のＴｓ（１３ｍ））およびＴｐ=６（Ｖ
Ｐ２のＴｐ（１３ｎ））を送出時刻算出部８４に送出
し、送出時刻Ｔｓ=８を得る。そして、受信用テーブル
書込制御部８６を制御して、ＶＰテーブル１１０３にＶ
Ｐ２のＴｓ（１３ｍ）=８を書き込む。
【０３２０】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ２に
対応するＣＡＭアレイ部１０１１（アドレス=２０）に
次送出時刻ＶＰ２（１３ｆ）=８を書き込む。そして、
送信コントローラ９０は、セレクタ１０１５を検索モー
ドに、カウンタ値（１３ａ）とＣＡＭアレイ部１０１１
の内容（次送出時刻Ｔ）を比較し、一致するまでステッ
プ７１０を繰り返す。
【０３２１】カウンタ値（１３ａ）=４になると、ステ
ップ７１０において、カウンタ値（１３ａ）=４と次送
出時刻ＶＰ１（１３ｅ）=４の一致が検出される。そし
て、一致したＣＡＭアレイ部１０１１のアドレス=１０
が送信コントローラ９０に出力され、送信コントローラ
９０はステップ７１１に、ルックアップテーブル１１０
１のアドレス=１０に記憶されているＶＰ１のＶＣテー
ブルアドレス（１３ｇ）=１００を読み出す。これは、
ＶＣ１のＶCテーブルのアドレスを示している。
【０３２２】送信コントローラ９０は、読み出されたＶ
Ｐ１のＶＣテーブルアドレス（１３ｇ）=１００に示さ
れるＶＣテーブル１１０２からＶＰアドレス=1000，Ｔ
０=3、前ＶＣアドレス=１００（ＶＣ１の前ＶＣアドレ
ス（１３ｑ））、次ＶＣアドレス=１００（ＶＣ１の次
ＶＣアドレス（１３ｒ））、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=
１（ＶＣ１のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｓ））を読
み出す。続いて、ステップ７０４でＶＰアドレス=１０
００を元にＶＰテーブル１１０３を参照し、Ｔｓ=４
（ＶＰ１のＴｓ（１３ｉ））、Ｔｐ=３（ＶＰ１のＴｐ
（１３ｊ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１の
ｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｋ））、およびラストＶ
Ｃアドレス=１００（ＶＰ１のラストＶＣアドレス（１
３ｌ））が読み出される。
【０３２３】ステップ７０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ７１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ７１３において、セ
ルの送出処理が行われる。
【０３２４】送信コントローラ９０の制御の下に、ＶＣ
１を識別しているＶＰＩ=１００，ＶＣＩ=１のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１００に示されてい
るＶＣテーブル１１０２からセルヘッダを読み出し、セ
ルを形成し、送信ＦＩＦＯ９１に格納する。格納された
各セルは送信ＰＨＹインタフェース９２に送られ、ＰＨ
Ｙデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０３２５】ステップ７０７において、次ＶＣアドレス
=１００コントロールメモリ１５内のルックアップテー
ブル１１０１のアドレス=１０にＶＰ１のＶＣテーブル
アドレス（１３ｇ）=１００として書き込む。
【０３２６】ステップ７０８において、ＶＰ１に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=４（ＶＰ１のＴｓ（１３ｉ））およびＴｐ=３（Ｖ
Ｐ１のＴｐ（１３ｊ））を送出時刻算出部８４に送出
し、加算結果である送出時刻Ｔｓ=７を得る。そして、
受信用テーブル書込制御部８６を制御して、ＶＰテーブ
ル１１０３にＶＰ１のＴｓ（１３ｉ）=７を書き込む。
【０３２７】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ１に
対応するＣＡＭアレイ部１０１１（アドレス=１０）に
次送出時刻ＶＰ１（１３ｅ）=７を書き込む。そして、
送信コントローラ９０は、セレクタ１０１５を検索モー
ドに、カウンタ値（１３ａ）とＣＡＭアレイ部１０１１
の内容（次送出時刻Ｔ）を比較し、一致するまでステッ
プ７１０を繰り返す。
【０３２８】カウンタ値（１３ａ）＝５の時、ステップ
７０２に、ホスト１２からのコマンドにより、ＶＣ２の
送出動作起動（１３ｂ）が行われる。ステップ７０３に
示すように、ＶＣテーブル１１０２のアドレス=１１０
で示されるＶＣ２のＶＣテーブルからＶＰアドレス=１0
00，Ｔ０=３、前ＶＣアドレス=０（ＶＣ２の前ＶＣアド
レス（１３ｔ））、次ＶＣアドレス=０（ＶＣ２の次Ｖ
Ｃアドレス（１３ｕ））、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=０
（ＶＣ２のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｖ））を読み
出す。続いて、ステップ７０４でＶＰアドレス=１００
０を元にＶＰテーブル１１０３を参照し、Ｔｓ=７（Ｖ
Ｐ１のＴｓ（１３ｉ））、Ｔｐ=３（ＶＰ１のＴｐ（１
３ｊ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１のｃｅ
ｌｌ_ｓｅｎｔ_ｖｐ（１３ｋ））、およびラストＶＣア
ドレス=１００（ＶＰ１のラストＶＣアドレス（１３
ｌ））が読み出され、送信コントローラ９０に送られ
る。そして、ステップ７０５に示されているように、ｃ
ｅｌｌ_ｓｅｎｔ_ｖｐフラグが０か否かを判定する。判
定の結果、cell_sent_ｖｐ=１なので、ステップ７１２
でｃｅｌｌ_ｓｅｎｔ_ｖｃフラグの判定が行われる。ｃ
ｅｌｌ_ｓｅｎｔ_ｖｃ=０なので、ステップ７１４の処
理が行われる。
【０３２９】ステップ７１４で、ＶＰ１に属するＶＣの
リンクを更新する処理が行われる。ここで、リンク更新
処理の概念を説明する。リンクリストの先頭に位置する
ＶＣのＶＣテーブルの次ＶＣアドレスを、追加するＶＣ
のＶＣテーブルのアドレスとする。リンクリストの最後
に位置するＶＣのＶＣテーブルの前ＶＣアドレスを追加
するＶＣのＶＣテーブルのアドレスとする。そして、追
加するＶＣのＶＣテーブルの次ＶＣアドレスを、先頭に
位置するＶＣのＶＣテーブルのアドレスにし、追加する
ＶＣのＶＣテーブルの前ＶＣテーブルアドレスを、最後
に位置するＶＣのＶＣテーブルアドレスにする。
【０３３０】次に、ＶＰ１に属するＶＣのリンクリスト
にＶＣ１が登録されていて、そこへＶＣ２をリンクリス
トに追加する処理を示す。
【０３３１】まず、次ＶＣアドレス（ＶＣ２の次ＶＣア
ドレス（１３ｕ））を、ラストＶＣアドレス（=１０
０）が示しているＶＣ１のＶＣテーブルの次ＶＣアドレ
ス（=１００）とする。これより、ＶＣ２の次ＶＣアド
レス（１３ｕ）=１００となる。
【０３３２】続いて、前ＶＣアドレス（ＶＣ２の前ＶＣ
アドレス（１３ｔ））をラストVCアドレス（=１００）
とする。これより、ＶＣ２の前ＶＣアドレス（１３ｔ）
=１００となる。
【０３３３】次に、ラストＶＣアドレス（=１００）が
示しているＶＣ１のＶＣテーブルの次ＶＣアドレス（Ｖ
Ｃ１の次ＶＣアドレス（１３ｒ））を、ＶＣアドレス
（=１１０）とする。これより、ＶＣ１の次ＶＣアドレ
ス（１３ｒ）=１１０となる。
【０３３４】そして、次ＶＣアドレス（=１００）が示
しているＶＣ１のＶＣテーブルの前ＶＣテーブル（ＶＣ
１の前ＶＣアドレス（１３ｑ））をＶＣアドレス（=１
１０）とする。これより、ＶＣ１の前ＶＣアドレス（１
３ｑ）=１１０となる。
【０３３５】これらの処理は、送信コントローラ９０、
送信用テーブル読出制御部９３、送信用テーブル書込制
御部９４、ＶＣテーブル１１０２、ＶＣテーブル１１０
３によって行われる。
【０３３６】ステップ７１５で、ＶＣ２をＶＰ１に属す
るＶＣの最後のＶＣとするので、ＶＰ１のラストＶＣア
ドレス（１３ｌ）=１１０とし、ＶＰテーブル１１０３
に書き込む。
【０３３７】ステップ７１６において、ＶＣ２が初めて
処理されたので、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１とし、送
信用テーブル書込制御部９４を介してコントロールメモ
リ１５のＶＣテーブル１１０２に書き込み、ＶＣ２のｃ
ｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｖ）=１とする。そして、
送信コントローラ９０は、セレクタ１０１５を検索モー
ドに、カウンタ値（１３ａ）とＣＡＭアレイ部１０１１
の内容（次送出時刻Ｔ）を比較し、一致するまでステッ
プ７１０を繰り返す。
【０３３８】カウンタ値（１３ａ）=７になると、ステ
ップ７１０において、カウンタ値（１３ａ）=７と次送
出時刻ＶＰ１（１３ｅ）=７の一致が検出される。以
後、カウンタ値（１３ａ）=４の時のＶＣ１のセル送出
と同様な処理が行われる。一致したＣＡＭアレイ部１０
１１のアドレス=１０が送信コントローラ９０に出力さ
れ、送信コントローラ９０はステップ７１１に、ルック
アップテーブル１１０１のアドレス=１０に記憶されて
いるＶＰ１のＶＣテーブルアドレス（１３ｇ）=１００
を読み出す。これは、ＶＣ１のＶCテーブルのアドレス
を示している。
【０３３９】送信コントローラ９０は、読み出されたＶ
Ｐ１のＶＣテーブルアドレス（１３ｇ）=１００に示さ
れるＶＣテーブル１１０２からＶＰアドレス=1000，Ｔ
０=3、前ＶＣアドレス=１１０（ＶＣ１の前ＶＣアドレ
ス（１３ｑ））、次ＶＣアドレス=１１０（ＶＣ１の次
ＶＣアドレス（１３ｒ））、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=
１（ＶＣ１のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｓ））を読
み出す。続いて、ステップ７０４でＶＰアドレス=１０
００を元にＶＰテーブル１１０３を参照し、Ｔｓ=７
（ＶＰ１のＴｓ（１３ｉ））、Ｔｐ=３（ＶＰ１のＴｐ
（１３ｊ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１の
ｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｋ））、およびラストＶ
Ｃアドレス=１１０（ＶＰ１のラストＶＣアドレス（１
３ｌ））が読み出される。
【０３４０】ステップ７０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ７１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ７１３において、セ
ルの送出処理が行われる。
【０３４１】送信コントローラ９０の制御の下に、ＶＣ
１を識別しているＶＰＩ=１００，ＶＣＩ=１のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１００に示されてい
るＶＣテーブル１１０２からセルヘッダを読み出し、セ
ルを形成し、送信ＦＩＦＯ９１に格納する。格納された
各セルは送信ＰＨＹインタフェース９２に送られ、ＰＨ
Ｙデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０３４２】ステップ７０７において、次ＶＣアドレス
=１１０をコントロールメモリ１５内のルックアップテ
ーブル１１０１のアドレス=１０にＶＰ１のＶＣテーブ
ルアドレス（１３ｇ）=１１０として書き込む。
【０３４３】ステップ７０８において、ＶＰ１に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=７（ＶＰ１のＴｓ（１３ｉ））およびＴｐ=３（Ｖ
Ｐ１のＴｐ（１３ｊ））を送出時刻算出部８４に送出
し、加算結果である送出時刻Ｔｓ=１０を得る。そし
て、受信用テーブル書込制御部８６を制御して、ＶＰテ
ーブル１１０３にＶＰ１のＴｓ（１３ｉ）=１０を書き
込む。
【０３４４】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ１に
対応するＣＡＭアレイ部１０１１（アドレス=１０）に
次送出時刻ＶＰ１（１３ｅ）=１０を書き込む。そし
て、送信コントローラ９０は、セレクタ１０１５を検索
モードに、カウンタ値（１３ａ）とＣＡＭアレイ部１０
１１の内容（次送出時刻Ｔ）を比較し、一致するまでス
テップ７１０を繰り返す。
【０３４５】カウンタ値（１３ａ）=８になると、ステ
ップ７１０において、カウンタ値（１３ａ）=８と次送
出時刻ＶＰ２（１３ｆ）=８の一致が検出される。以
後、カウンタ値（１３ａ）=４の時のＶＣ１のセル送出
と同様な処理が行われる。一致したＣＡＭアレイ部１０
１１のアドレス=２０が送信コントローラ９０に出力さ
れ、送信コントローラ９０はステップ７１１に、ルック
アップテーブル１１０１のアドレス=２０に記憶されて
いるＶＰ２のＶＣテーブルアドレス（１３ｈ）=１２０
を読み出す。これは、ＶＣ１０のＶＣテーブルのアドレ
スを示している。
【０３４６】送信コントローラ９０は、読み出されたＶ
Ｐ２のＶＣテーブルアドレス（１３ｈ）=１２０に示さ
れるＶＣテーブル１１０２からＶＰアドレス=２000，Ｔ
０=６、前ＶＣアドレス=１２０（ＶＣ１０の前ＶＣアド
レス（１３ｗ））、次ＶＣアドレス=１２０（ＶＣ１０
の次ＶＣアドレス（１３ｘ））、ｃｅｌｌ_ｓｅｎｔ_ｖ
ｃ=１（ＶＣ１０のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３
ｙ））を読み出す。続いて、ステップ７０４でＶＰアド
レス=２０００を元にＶＰテーブル１１０３を参照し、
Ｔｓ=８（ＶＰ２のＴｓ（１３ｍ））、Ｔｐ=６（ＶＰ２
のＴｐ（１３ｎ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（Ｖ
Ｐ２のｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｏ））、およびラ
ストＶＣアドレス=１２０（ＶＰ１のラストＶＣアドレ
ス（１３ｐ））が読み出される。
【０３４７】ステップ７０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ７１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ７１３において、セ
ルの送出処理が行われる。
【０３４８】送信コントローラ９０の制御の下に、ＶＣ
１０を識別しているＶＰＩ=２００，ＶＣＩ=１０のデー
タが格納されているシステムメモリ１１の領域からペイ
ロード部を読み出し、かつ、アドレス=１２０に示され
ているＶＣテーブル１１０２からセルヘッダを読み出
し、セルを形成し、送信ＦＩＦＯ９１に格納する。格納
された各セルは送信ＰＨＹインタフェース９２に送ら
れ、ＰＨＹデバイス１４を介して、ＡＴＭセルとして送
出される。
【０３４９】ステップ７０７において、次ＶＣアドレス
=１２０をコントロールメモリ１５内のルックアップテ
ーブル１１０１のアドレス=２０にＶＰ２のＶＣテーブ
ルアドレス（１３ｈ）=１２０として書き込む。
【０３５０】ステップ７０８において、ＶＰ２に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=８（ＶＰ２のＴｓ（１３ｍ））およびＴｐ=６（Ｖ
Ｐ２のＴｐ（１３ｎ））を送出時刻算出部８４に送出
し、加算結果である送出時刻Ｔｓ=１４を得る。そし
て、受信用テーブル書込制御部８６を制御して、ＶＰテ
ーブル１１０３にＶＰ２のＴｓ（１３ｍ）=１４を書き
込む。
【０３５１】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ２に
対応するＣＡＭアレイ部１０１１（アドレス=２０）に
次送出時刻ＶＰ２（１３ｆ）=１４を書き込む。そし
て、送信コントローラ９０は、セレクタ１０１５を検索
モードに、カウンタ値（１３ａ）とＣＡＭアレイ部１０
１１の内容（次送出時刻Ｔ）を比較し、一致するまでス
テップ７１０を繰り返す。
【０３５２】カウンタ値（１３ａ）=１０になると、ス
テップ７１０において、カウンタ値（１３ａ）=１０と
次送出時刻ＶＰ１（１３ｅ）=１０の一致が検出され
る。以後、カウンタ値（１３ａ）=４の時のＶＣ１のセ
ル送出と同様な処理が行われる。一致したＣＡＭアレイ
部１０１１のアドレス=１０が送信コントローラ９０に
出力され、送信コントローラ９０はステップ７１１に、
ルックアップテーブル１１０１のアドレス=１０に記憶
されているＶＰ１のＶＣテーブルアドレス（１３ｇ）=
１１０を読み出す。これは、ＶＣ２のＶＣテーブルのア
ドレスを示している。
【０３５３】送信コントローラ９０は、読み出されたＶ
Ｐ１のＶＣテーブルアドレス（１３ｇ）=１１０に示さ
れるＶＣテーブル１１０２からＶＰアドレス=1000，Ｔ
０=3、前ＶＣアドレス=１００（ＶＣ２の前ＶＣアドレ
ス（１３ｔ））、次ＶＣアドレス=１００（ＶＣ２の次
ＶＣアドレス（１３ｕ））、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=
１（ＶＣ２のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｖ））を読
み出す。続いて、ステップ７０４でＶＰアドレス=１０
００を元にＶＰテーブル１１０３を参照し、Ｔｓ=１０
（ＶＰ１のＴｓ（１３ｉ））、Ｔｐ=３（ＶＰ１のＴｐ
（１３ｊ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１の
ｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｋ））、および、ラスト
ＶＣアドレス=１１０（ＶＰ１のラストＶＣアドレス
（１３ｌ））が読み出される。ステップ７０５におい
て、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１であるので、続くステ
ップ７１２でｃｅｌｌ_ｓｅｎｔ_ｖｃが判定される。そ
の結果、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=１なので、ステップ
７１３において、セルの送出処理が行われる。
【０３５４】送信コントローラ９０の制御の下に、ＶＣ
２を識別しているＶＰＩ=１００，ＶＣＩ=２のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１１０に示されてい
るＶＣテーブル１１０２からセルヘッダを読み出し、セ
ルを形成し、送信ＦＩＦＯ９１に格納する。格納された
各セルは送信ＰＨＹインタフェース９２に送られ、ＰＨ
Ｙデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０３５５】ステップ７０７において、次ＶＣアドレス
=１００をコントロールメモリ１５内のルックアップテ
ーブル１１０１のアドレス=１０にＶＰ１のＶＣテーブ
ルアドレス（１３ｇ）=１００として書き込む。
【０３５６】ステップ７０８において、ＶＰ１に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=１０（ＶＰ１のＴｓ（１３ｉ））およびＴｐ=３
（ＶＰ１のＴｐ（１３ｊ））を送出時刻算出部８４に送
出し、加算結果である送出時刻Ｔｓ=１３を得る。そし
て、受信用テーブル書込制御部８６を制御して、ＶＰテ
ーブル１１０３にＶＰ１のＴｓ（１３ｉ）=１３を書き
込む。
【０３５７】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ１に
対応するＣＡＭアレイ部１０１１（アドレス=１０）に
次送出時刻ＶＰ１（１３ｅ）=１３を書き込む。そし
て、送信コントローラ９０は、セレクタ１０１５を検索
モードに、カウンタ値（１３ａ）とＣＡＭアレイ部１０
１１の内容（次送出時刻Ｔ）を比較し、一致するまでス
テップ７１０を繰り返す。
【０３５８】カウンタ値（１３ａ）=１１の時、ステッ
プ７１９で受信されたセルは、ステップ７２０におい
て、ＲＭセル検出部８２でＶＣ１の送出動作起動（１３
Ｃ）が確認される。続いて、ステップ７１７において、
輻輳等によるピークレートＴｐの変更が指示されている
か否かが、受信コントローラ８０で判定される。ピーク
レートＴｐの変更がない限り、ステップ７１９のセル受
信が再開され、ステップ７１６およびステップ７１９は
繰り返されるが、ＶＣ１のＲＭセルにはレート変更の指
示がされているので、ステップ７１８において受信コン
トローラ８０は受信用テーブル書込制御部８６を介して
コントロールメモリ１５に格納されたＶＰテーブル１１
０３のＶＰ１のＴｐ（１３ｊ）を、受信したピークレー
トＴｐ=２に更新する。
【０３５９】カウンタ値（１３ａ）=１３になると、ス
テップ７１０において、カウンタ値（１３ａ）=１３と
次送出時刻ＶＰ１（１３ｅ）=１３の一致が検出され
る。以後、カウンタ値（１３ａ）=４の時のＶＣ１のセ
ル送出と同様な処理が行われる。一致したＣＡＭアレイ
部１０１１のアドレス=１０が送信コントローラ９０に
出力され、送信コントローラ９０はステップ７１１に、
ルックアップテーブル１１０１のアドレス=１０に記憶
されているＶＰ１のＶＣテーブルアドレス（１３ｇ）=
１００を読み出す。これは、ＶＣ１のＶCテーブルのア
ドレスを示している。送信コントローラ９０は、読み出
されたＶＰ１のＶＣテーブルアドレス（１３ｇ）=１０
０に示されるＶＣテーブル１１０２からＶＰアドレス=1
000，Ｔ０=3、前ＶＣアドレス=１１０（ＶＣ１の前ＶＣ
アドレス（１３ｑ））、次ＶＣアドレス=１１０（ＶＣ
１の次ＶＣアドレス（１３ｒ））、ｃｅｌｌ_ｓｅｎｔ_
ｖｃ=１（ＶＣ１のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３
ｓ））を読み出す。続いて、ステップ７０４でＶＰアド
レス=１０００を元にＶＰテーブル１１０３を参照し、
Ｔｓ=１３（ＶＰ１のＴｓ（１３ｉ））、Ｔｐ=２（ＶＰ
１のＴｐ（１３ｊ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１
（ＶＰ１のｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｋ））、およ
びラストＶＣアドレス=１１０（ＶＰ１のラストＶＣア
ドレス（１３ｌ））が読み出される。
【０３６０】ステップ７０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ７１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ７１３において、セ
ルの送出処理が行われる。
【０３６１】送信コントローラ９０の制御の下に、ＶＣ
１を識別しているＶＰＩ=１００，ＶＣＩ=１のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１００に示されてい
るＶＣテーブル１１０２からセルヘッダを読み出し、セ
ルを形成し、送信ＦＩＦＯ９１に格納する。格納された
各セルは送信ＰＨＹインタフェース９２に送られ、ＰＨ
Ｙデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０３６２】ステップ７０７において、次ＶＣアドレス
=１１０をコントロールメモリ１５内のルックアップテ
ーブル１１０１のアドレス=１０にＶＰ１のＶＣテーブ
ルアドレス（１３ｇ）=１１０として書き込む。
【０３６３】ステップ７０８において、ＶＰ１に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=１３（ＶＰ１のＴｓ（１３ｉ））およびＴｐ=２
（ＶＰ１のＴｐ（１３ｊ））を送出時刻算出部８４に送
出し、加算結果である送出時刻Ｔｓ=１５を得る。そし
て、受信用テーブル書込制御部８６を制御して、ＶＰテ
ーブル１１０３にＶＰ１のＴｓ（１３ｉ）=１５を書き
込む。
【０３６４】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ１に
対応するＣＡＭアレイ部１０１１（アドレス=１０）に
次送出時刻ＶＰ１（１３ｅ）=１５を書き込む。そし
て、送信コントローラ９０は、セレクタ１０１５を検索
モードに、カウンタ値（１３ａ）とＣＡＭアレイ部１０
１１の内容（次送出時刻Ｔ）を比較し、一致するまでス
テップ７１０を繰り返す。
【０３６５】カウンタ値（１３ａ）=１４になると、ス
テップ７１０において、カウンタ値（１３ａ）=１４と
次送出時刻ＶＰ２（１３ｆ）=１４の一致が検出され
る。以後、カウンタ値（１３ａ）=４の時のＶＣ１のセ
ル送出と同様な処理が行われる。
【０３６６】一致したＣＡＭアレイ部１０１１のアドレ
ス=２０が送信コントローラ９０に出力され、送信コン
トローラ９０はステップ７１１にルックアップテーブル
１１０１のアドレス=２０に記憶されているＶＰ２のＶ
Ｃテーブルアドレス（１３ｈ）=１２０を読み出す。こ
れは、ＶＣ１０のＶＣテーブルのアドレスを示してい
る。
【０３６７】送信コントローラ９０は、読み出されたＶ
Ｐ２のＶＣテーブルアドレス（１３ｈ）=１２０に示さ
れるＶＣテーブル１１０２からＶＰアドレス=２000，Ｔ
０=６、前ＶＣアドレス=１２０（ＶＣ１０の前ＶＣアド
レス（１３ｗ））、次ＶＣアドレス=１２０（ＶＣ１０
の次ＶＣアドレス（１３ｘ））、ｃｅｌｌ_ｓｅｎｔ_ｖ
ｃ=１（ＶＣ１０のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３
ｙ））を読み出す。続いて、ステップ７０４でＶＰアド
レス=２０００を元にＶＰテーブル１１０３を参照し、
Ｔｓ=１４（ＶＰ２のＴｓ（１３ｍ））、Ｔｐ=６（ＶＰ
２のＴｐ（１３ｎ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１
（ＶＰ２のｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｏ））、およ
びラストＶＣアドレス=１２０（ＶＰ１のラストＶＣア
ドレス（１３ｐ））が読み出される。
【０３６８】ステップ７０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ７１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ７１３において、セ
ルの送出処理が行われる。
【０３６９】送信コントローラ９０の制御の下に、ＶＣ
１０を識別しているＶＰＩ=２００，ＶＣＩ=１０のデー
タが格納されているシステムメモリ１１の領域からペイ
ロード部を読み出し、かつ、アドレス=１２０に示され
ているＶＣテーブル１１０２からセルヘッダを読み出
し、セルを形成し、送信ＦＩＦＯ９１に格納する。格納
された各セルは送信ＰＨＹインタフェース９２に送ら
れ、ＰＨＹデバイス１４を介して、ＡＴＭセルとして送
出される。
【０３７０】ステップ７０７において、次ＶＣアドレス
=１２０をコントロールメモリ１５内のルックアップテ
ーブル１１０１のアドレス=２０にＶＰ２のＶＣテーブ
ルアドレス（１３ｈ）=１２０として書き込む。
【０３７１】ステップ７０８において、ＶＰ２に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=１４（ＶＰ２のＴｓ（１３ｍ））およびＴｐ=６
（ＶＰ２のＴｐ（１３ｎ））を送出時刻算出部８４に送
出し、加算結果である送出時刻Ｔｓ=２０を得る。そし
て、受信用テーブル書込制御部８６を制御して、ＶＰテ
ーブル１１０３にＶＰ２のＴｓ（１３ｍ）=２０を書き
込む。
【０３７２】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ２に
対応するＣＡＭアレイ部１０１１（アドレス=２０）に
次送出時刻ＶＰ２（１３ｆ）=２０を書き込む。そし
て、送信コントローラ９０は、セレクタ１０１５を検索
モードに、カウンタ値（１３ａ）とＣＡＭアレイ部１０
１１の内容（次送出時刻Ｔ）を比較し、一致するまでス
テップ７１０を繰り返す。
【０３７３】カウンタ値（１３ａ）=１５になると、ス
テップ７１０において、カウンタ値（１３ａ）=１５と
次送出時刻ＶＰ１（１３ｅ）=１５の一致が検出され
る。以後、カウンタ値（１３ａ）=４の時のＶＣ１のセ
ル送出と同様な処理が行われる。一致したＣＡＭアレイ
部１０１１のアドレス=１０が送信コントローラ９０に
出力され、送信コントローラ９０はステップ７１１に、
ルックアップテーブル１１０１のアドレス=１０に記憶
されているＶＰ１のＶＣテーブルアドレス（１３ｇ）=
１１０を読み出す。これは、ＶＣ２のＶＣテーブルのア
ドレスを示している。
【０３７４】送信コントローラ９０は、読み出されたＶ
Ｐ１のＶＣテーブルアドレス（１３ｇ）=１１０に示さ
れるＶＣテーブル１１０２からＶＰアドレス=1000，Ｔ
０=3、前ＶＣアドレス=１００（ＶＣ２の前ＶＣアドレ
ス（１３ｔ））、次ＶＣアドレス=１００（ＶＣ２の次
ＶＣアドレス（１３ｕ））、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=
１（ＶＣ２のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｖ））を読
み出す。続いて、ステップ７０４でＶＰアドレス=１０
００を元にＶＰテーブル１１０３を参照し、Ｔｓ=１５
（ＶＰ１のＴｓ（１３ｉ））、Ｔｐ=２（ＶＰ１のＴｐ
（１３ｊ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１の
ｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｋ））、およびラストＶ
Ｃアドレス=１１０（ＶＰ１のラストＶＣアドレス（１
３ｌ））が読み出される。
【０３７５】ステップ７０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ７１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ７１３において、セ
ルの送出処理が行われる。
【０３７６】送信コントローラ９０の制御の下に、ＶＣ
２を識別しているＶＰＩ=１００，ＶＣＩ=２のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１１０に示されてい
るＶＣテーブル１１０２からセルヘッダを読み出し、セ
ルを形成し、送信ＦＩＦＯ９１に格納する。格納された
各セルは送信ＰＨＹインタフェース９２に送られ、ＰＨ
Ｙデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０３７７】ステップ７０７において、次ＶＣアドレス
=１００をコントロールメモリ１５内のルックアップテ
ーブル１１０１のアドレス=１０にＶＰ１のＶＣテーブ
ルアドレス（１３ｇ）=１００として書き込む。
【０３７８】ステップ７０８において、ＶＰ１に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=１５（ＶＰ１のＴｓ（１３ｉ））およびＴｐ=２
（ＶＰ１のＴｐ（１３ｊ））を送出時刻算出部８４に送
出し、加算結果である送出時刻Ｔｓ=１７を得る。そし
て、受信用テーブル書込制御部８６を制御して、ＶＰテ
ーブル１１０３にＶＰ１のＴｓ（１３ｉ）=１７を書き
込む。
【０３７９】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ１に
対応するＣＡＭアレイ部１０１１（アドレス=１０）に
次送出時刻ＶＰ１（１３ｅ）=１７を書き込む。そし
て、送信コントローラ９０は、セレクタ１０１５を検索
モードに、カウンタ値（１３ａ）とＣＡＭアレイ部１０
１１の内容（次送出時刻Ｔ）を比較し、一致するまでス
テップ７１０を繰り返す。
【０３８０】カウンタ値（１３ａ）=１７になると、ス
テップ７１０において、カウンタ値（１３ａ）=１７と
次送出時刻ＶＰ１（１３ｅ）=１７の一致が検出され
る。以後、カウンタ値（１３ａ）=４の時のＶＣ１のセ
ル送出と同様な処理が行われる。
【０３８１】一致したＣＡＭアレイ部１０１１のアドレ
ス=１０が送信コントローラ９０に出力され、送信コン
トローラ９０はステップ７１１に、ルックアップテーブ
ル１１０１のアドレス=１０に記憶されているＶＰ１の
ＶＣテーブルアドレス（１３ｇ）=１００を読み出す。
これは、ＶＣ１のＶCテーブルのアドレスを示してい
る。
【０３８２】送信コントローラ９０は、読み出されたＶ
Ｐ１のＶＣテーブルアドレス（１３ｇ）=１００に示さ
れるＶＣテーブル１１０２からＶＰアドレス=1000，Ｔ
０=3、前ＶＣアドレス=１１０（ＶＣ１の前ＶＣアドレ
ス（１３ｑ））、次ＶＣアドレス=１１０（ＶＣ１の次
ＶＣアドレス（１３ｒ））、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=
１（ＶＣ１のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｓ））を読
み出す。続いて、ステップ７０４でＶＰアドレス=１０
００を元にＶＰテーブル１１０３を参照し、Ｔｓ=１７
（ＶＰ１のＴｓ（１３ｉ））、Ｔｐ=２（ＶＰ１のＴｐ
（１３ｊ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１の
ｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｋ））、およびラストＶ
Ｃアドレス=１１０（ＶＰ１のラストＶＣアドレス（１
３ｌ））が読み出される。
【０３８３】ステップ７０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ７１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ７１３において、セ
ルの送出処理が行われる。
【０３８４】送信コントローラ９０の制御の下に、ＶＣ
１を識別しているＶＰＩ=１００，ＶＣＩ=１のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１００に示されてい
るＶＣテーブル１１０２からセルヘッダを読み出し、セ
ルを形成し、送信ＦＩＦＯ９１に格納する。格納された
各セルは送信ＰＨＹインタフェース９２に送られ、ＰＨ
Ｙデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０３８５】ステップ７０７において、次ＶＣアドレス
=１１０をコントロールメモリ１５内のルックアップテ
ーブル１１０１のアドレス=１０にＶＰ１のＶＣテーブ
ルアドレス（１３ｇ）=１１０として書き込む。
【０３８６】ステップ７０８において、ＶＰ１に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=１７（ＶＰ１のＴｓ（１３ｉ））およびＴｐ=２
（ＶＰ１のＴｐ（１３ｊ））を送出時刻算出部８４に送
出し、加算結果である送出時刻Ｔｓ=１９を得る。そし
て、受信用テーブル書込制御部８６を制御して、ＶＰテ
ーブル１１０３にＶＰ１のＴｓ（１３ｉ）=１９を書き
込む。
【０３８７】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ１に
対応するＣＡＭアレイ部１０１１（アドレス=１０）に
次送出時刻ＶＰ１（１３ｅ）=１９を書き込む。そし
て、送信コントローラ９０は、セレクタ１０１５を検索
モードに、カウンタ値（１３ａ）とＣＡＭアレイ部１０
１１の内容（次送出時刻Ｔ）を比較し、一致するまでス
テップ７１０を繰り返す。
【０３８８】カウンタ値（１３ａ）=１９になると、ス
テップ７１０において、カウンタ値（１３ａ）=１９と
次送出時刻ＶＰ１（１３ｅ）=１９の一致が検出され
る。以後、カウンタ値（１３ａ）=４の時のＶＣ１のセ
ル送出と同様な処理が行われる。
【０３８９】一致したＣＡＭアレイ部１０１１のアドレ
ス=１０が送信コントローラ９０に出力され、送信コン
トローラ９０はステップ７１１に、ルックアップテーブ
ル１１０１のアドレス=１０に記憶されているＶＰ１の
ＶＣテーブルアドレス（１３ｇ）=１１０を読み出す。
これは、ＶＣ２のＶＣテーブルのアドレスを示してい
る。
【０３９０】送信コントローラ９０は、読み出されたＶ
Ｐ１のＶＣテーブルアドレス（１３ｇ）=１１０に示さ
れるＶＣテーブル１１０２からＶＰアドレス=1000，Ｔ
０=3、前ＶＣアドレス=１００（ＶＣ２の前ＶＣアドレ
ス（１３ｔ））、次ＶＣアドレス=１００（ＶＣ２の次
ＶＣアドレス（１３ｕ））、ｃｅｌｌ_ｓｅｎｔ_ｖｃ=
１（ＶＣ２のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３ｖ））を読
み出す。続いて、ステップ７０４でＶＰアドレス=１０
００を元にＶＰテーブル１１０３を参照し、Ｔｓ=１９
（ＶＰ１のＴｓ（１３ｉ））、Ｔｐ=２（ＶＰ１のＴｐ
（１３ｊ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１（ＶＰ１の
ｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｋ））、およびラストＶ
Ｃアドレス=１１０（ＶＰ１のラストＶＣアドレス（１
３ｌ））が読み出される。
【０３９１】ステップ７０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ７１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ７１３において、セ
ルの送出処理が行われる。
【０３９２】送信コントローラ９０の制御の下に、ＶＣ
２を識別しているＶＰＩ=１００，ＶＣＩ=２のデータが
格納されているシステムメモリ１１の領域からペイロー
ド部を読み出し、かつ、アドレス=１１０に示されてい
るＶＣテーブル１１０２からセルヘッダを読み出し、セ
ルを形成し、送信ＦＩＦＯ９１に格納する。格納された
各セルは送信ＰＨＹインタフェース９２に送られ、ＰＨ
Ｙデバイス１４を介して、ＡＴＭセルとして送出され
る。
【０３９３】ステップ７０７において、次ＶＣアドレス
=１００をコントロールメモリ１５内のルックアップテ
ーブル１１０１のアドレス=１０にＶＰ１のＶＣテーブ
ルアドレス（１３ｇ）=１００として書き込む。
【０３９４】ステップ７０８において、ＶＰ１に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=１９（ＶＰ１のＴｓ（１３ｉ））およびＴｐ=２
（ＶＰ１のＴｐ（１３ｊ））を送出時刻算出部８４に送
出し、加算結果である送出時刻Ｔｓ=２１を得る。そし
て、受信用テーブル書込制御部８６を制御して、ＶＰテ
ーブル１１０３にＶＰ１のＴｓ（１３ｉ）=２１を書き
込む。
【０３９５】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ１に
対応するＣＡＭアレイ部１０１１（アドレス=１０）に
次送出時刻ＶＰ１（１３ｅ）=２１を書き込む。そし
て、送信コントローラ９０は、セレクタ１０１５を検索
モードに、カウンタ値（１３ａ）とＣＡＭアレイ部１０
１１の内容（次送出時刻Ｔ）を比較し、一致するまでス
テップ７１０を繰り返す。
【０３９６】カウンタ値（１３ａ）=２０になると、ス
テップ７１０において、カウンタ値（１３ａ）=２０と
次送出時刻ＶＰ２（１３ｆ）=２０の一致が検出され
る。以後、カウンタ値（１３ａ）=４の時のＶＣ１のセ
ル送出と同様な処理が行われる。
【０３９７】一致したＣＡＭアレイ部１０１１のアドレ
ス=２０が送信コントローラ９０に出力され、送信コン
トローラ９０はステップ７１１に、ルックアップテーブ
ル１１０１のアドレス=２０に記憶されているＶＰ２の
ＶＣテーブルアドレス（１３ｈ）=１２０を読み出す。
これは、ＶＣ１０のＶＣテーブルのアドレスを示してい
る。
【０３９８】送信コントローラ９０は、読み出されたＶ
Ｐ２のＶＣテーブルアドレス（１３ｈ）=１２０に示さ
れるＶＣテーブル１１０２からＶＰアドレス=２000，Ｔ
０=６、前ＶＣアドレス=１２０（ＶＣ１０の前ＶＣアド
レス（１３ｗ））、次ＶＣアドレス=１２０（ＶＣ１０
の次ＶＣアドレス（１３ｘ））、ｃｅｌｌ_ｓｅｎｔ_ｖ
ｃ=１（ＶＣ１０のｃｅｌｌ_ｓｅｎｔ_ｖｃ（１３
ｙ））を読み出す。続いて、ステップ７０４でＶＰアド
レス=２０００を元にＶＰテーブル１１０３を参照し、
Ｔｓ=２０（ＶＰ２のＴｓ（１３ｍ））、Ｔｐ=６（ＶＰ
２のＴｐ（１３ｎ））、ｃｅｌｌ_ｓｅｎｔ_ｖｐ=１
（ＶＰ２のｃｅｌｌ_ｓｅｎｔ_ｖｐ（１３ｏ））、およ
びラストＶＣアドレス=１２０（ＶＰ１のラストＶＣア
ドレス（１３ｐ））が読み出される。
【０３９９】ステップ７０５において、ｃｅｌｌ_ｓｅ
ｎｔ_ｖｐ=１であるので、続くステップ７１２でｃｅｌ
ｌ_ｓｅｎｔ_ｖｃが判定される。その結果、ｃｅｌｌ_
ｓｅｎｔ_ｖｃ=１なので、ステップ７１３において、セ
ルの送出処理が行われる。
【０４００】送信コントローラ９０の制御の下に、ＶＣ
１０を識別しているＶＰＩ=２００，ＶＣＩ=１０のデー
タが格納されているシステムメモリ１１の領域からペイ
ロード部を読み出し、かつ、アドレス=１２０に示され
ているＶＣテーブル１１０２からセルヘッダを読み出
し、セルを形成し、送信ＦＩＦＯ９１に格納する。格納
された各セルは送信ＰＨＹインタフェース９２に送ら
れ、ＰＨＹデバイス１４を介して、ＡＴＭセルとして送
出される。
【０４０１】ステップ７０７において、次ＶＣアドレス
=１２０をコントロールメモリ１５内のルックアップテ
ーブル１１０１のアドレス=２０にＶＰ２のＶＣテーブ
ルアドレス（１３ｈ）=１２０として書き込む。
【０４０２】ステップ７０８において、ＶＰ２に属する
次のＶＣの送出時刻の計算が行われる。受信コントロー
ラ８０によってＶＰテーブル１１０３から読み出された
Ｔｓ=２０（ＶＰ２のＴｓ（１３ｍ））およびＴｐ=６
（ＶＰ２のＴｐ（１３ｎ））を送出時刻算出部８４に送
出し、加算結果である送出時刻Ｔｓ=２６を得る。そし
て、受信用テーブル書込制御部８６を制御して、ＶＰテ
ーブル１１０３にＶＰ２のＴｓ（１３ｍ）=２６を書き
込む。
【０４０３】その後、ステップ７０９において、送信コ
ントローラ９０は、ＣＡＭ部１０１に対して、ＶＰ２に
対応するＣＡＭアレイ部１０１１（アドレス=２０）に
次送出時刻ＶＰ２（１３ｆ）=２６を書き込む。そし
て、送信コントローラ９０は、セレクタ１０１５を検索
モードに、カウンタ値（１３ａ）とＣＡＭアレイ部１０
１１の内容（次送出時刻Ｔ）を比較し、一致するまでス
テップ７１０を繰り返す。
【０４０４】図１３に示されている送出セル（１３ｄ）
の間隔をＶＰ１に属しているＶＣ単位で示したものがＴ
ｖｐ１０，Ｔｖｐ１１，Ｔｖｐ１２，Ｔｖｐ１３，Ｔｖ
ｐ１４，Ｔｖｐ１５で、ＶＰ２に属しているＶＣ単位で
示したものが、Ｔｖｐ２０，Ｔｖｐ２１である。カウン
タ値（１３ａ）=１１でＶＣ１の送出動作起動（１３
Ｃ）を行うまでは、ＶＰ１の間隔は、Ｔｖｐ１０=３，
Ｔｖｐ１１=３，Ｔｖｐ１２=３であり、受信後はＴｖｐ
１３=２，Ｔｖｐ１４=２，Ｔｖｐ１５=２となってい
る。また、ＶＰ２の間隔は、Ｔｖｐ２０=６，Ｔｖｐ２
１=６となっている。これは、ＶＰごとに間隔、即ち送
信レートが制御されていることを示している。
【０４０５】前述した実施形態は、ＶＣテーブル５０２
を示すアドレスをＶＣ単位でルックアップテーブル５０
１に設定するため、同一のＶＰに属するＶＣを送出する
場合でも、送出するセルのＶＣ数だけルックアップテー
ブル５０１の設定を行う必要がある。そのため、ルック
アップテーブル５０１の大きさによって、送出できるＶ
Ｃ数が決定されてしまう。
【０４０６】一方、本実施形態では、ルックアップテー
ブル１１１１に設定するＶＣテーブル１１０２のアドレ
スをＶＣ単位ではなく、ＶＰ単位で設定するため、送出
できるＶＣの数はルックアップテーブル１１１１に設定
するＶＰの数で決定される。そのため、ルックアップテ
ーブル１１１１の大きさが同じである場合、本実施形態
で示した処理の方が、前述の実施形態で示した処理より
も多くのＶＣが送出できることが可能である。
【０４０７】
【発明の効果】以上説明したように、本発明は、ＶＰ単
位のレート制御情報を記載したテーブル（ＶＰテーブ
ル）を備えて、このＶＰテーブルに現在のレート情報Ｔ
Pおよび送出時刻ＴPを記憶しておき、このＶＰに属する
ＶＣのセルを送信するときにこれらの情報を参照して次
の送出時刻を決定することにより、ＶＰ単位で送出時刻
が決定され、従って、ＶＰ単位のレート制御（シェーピ
イング）が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態のＡＴＭ通信制御装置の構
成図である。
【図２】図１中の受信部１３０の構成図である。
【図３】図１中の送信部１３１の構成図である。
【図４】図３中のＣＡＭ部４１の構成図である。
【図５】コントロールメモリ１５のテーブルの構成図で
ある。
【図６】図１の実施形態のＡＴＭ通信制御装置の動作を
示すフローチャートである。
【図７】図１の実施形態のＡＴＭ通信制御装置の動作を
示すタイミングチャートである。
【図８】本発明の他の実施形態のＡＴＭ通信制御装置の
受信部１３０の構成図である。
【図９】本発明の他の実施形態のＡＴＭ通信制御装置の
送信部１３１の構成図である。
【図１０】図９中のＣＡＭ部１０１の構成図である。
【図１１】本発明の他の実施形態のフレームメモリ１５
のテーブル構成図である。
【図１２】本発明の他の実施形態の動作を示すフローチ
ャートである。
【図１３】本発明の他の実施形態の動作を示すタイミン
グチャートである。
【図１４】従来例のＡＴＭ通信制御装置の構成図であ
る。
【図１５】図１４中の受信部１３０の構成図である。
【図１６】図１４中の送信部１３１の構成図である。
【図１７】図１６中のＣＡＭ部１６１の構成図である。
【図１８】図１４中のコントロールメモリ１５’のテー
ブル構成図である。
【図１９】図１４のＡＴＭ通信制御装置の動作を示すフ
ローチャートである。
【図２０】図１４のＡＴＭ通信制御装置の動作を示すタ
イミングチャートである。
【符号の説明】
１０ システムバス １１ システムメモリ １２ ＣＰＵ １３ 送受信制御部 １４ ＰＨＹデバイス １５ コントロールメモリ １６ ＡＴＭネットワーク １３０ 受信部 １３１ 送信部 １３２ ホストインタフェースＤＭＡコントローラ １３３ シーケンサ １３４ コントロールメモリインタフェース ２０ 受信コントローラ ２１ 受信ＰＨＹインタフェース ２２ ＲＭセル検出部 ２３ 受信ＦＩＦＯ ２４ 送信時刻算出部 ２５ テーブル読出制御部 ２６ テーブル書込制御部 ３０ 送信コントローラ ３１ 送信ＦＩＦＯ ３２ 送信ＰＨＹインタフェース ３３ テーブル読出制御部 ３４ テーブル書込制御部 ４０ カウンタ ４１ ＣＡＭ部 ４１１ ＣＡＭアレイ部 ４１２ アドレスデコーダ ４１３ プライオリティエンコーダ ４１４ 検索／書込読出モード切替部 ４１５ セレクタ ５０１ ルックアップテーブル ５０２ ＶＣテーブル ５０３ ＶＰテーブル ６０１〜６１７ ステップ ８０ 受信コントローラ ８１ 受信ＰＨＹインタフェース ８２ ＲＡＭセル検出部 ８３ 受信ＦＩＦＯ ８４ 送受時刻算出部 ８５ テーブル読出制御部 ８６ テーブル書込制御部 ９０ 送信コントローラ ９１ 送信ＦＩＦＯ ９２ 送信ＰＨＹインタフェース ９３ テーブル読出制御部 ９４ テーブル書込制御部 １００ カウンタ １０１ ＣＡＭ部 １０１１ ＣＡＭアレイ部 １０１２ アドレスデコーダ １０１３ プライオリディエンコーダ １０１４ 検索／書込読出モード切替部 １０１５ セレクタ １１１１ ルックアップテーブル １１０２ ＶＣテーブル １１０３ ＶＰテーブル ７０１〜７０９ ステップ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 送受信データを格納するためのシステム
    メモリと、物理層の機能を有するＰＨＹデバイスを介し
    てＡＴＭネットワークと接続され、該ＡＴＭネットワー
    クとの間で送受信動作を行う送受信制御部と、送受信制
    御で必要となる各種制御データおよびテーブルを格納す
    るコントロールメモリと、装置全体を制御するホストを
    有するＡＴＭ通信制御装置において、前記送受信部が、 前記送受信部が有する、各ＶＣの前記コントロールメモ
    リ上でのアドレスと該ＶＣの次送信時刻を記憶したＣＡ
    Ｍと、 前記コントロールメモリが有する、前記ＣＡＭに記憶さ
    れた各ＶＣのアドレスから、各ＶＣが属するＶＰの送信
    ピークレートを索引できるテーブルとにより、 ＶＰ単位のレート制御を行うことを特徴とするＡＴＭ通
    信制御装置。
  2. 【請求項２】 送受信データを格納するシステムメモリ
    と、物理層の機能を有するＰＨＹデバイスを介してＡＴ
    Ｍネットワークと接続され、該ＡＴＭネットワークとの
    間で送受信動作を行う送受信制御部と、送受信制御部で
    必要となる各種制御データおよびテーブルを格納するコ
    ントロールメモリと、装置全体を制御するホストを有
    し、 前記コントロールメモリは、各ＶＰ単位に、ピークレー
    ト（Ｔｐ）、送出時刻（Ｔｓ）、および当該ＶＰに属す
    るＶＣのセルが処理された否かを示すＶＰフラグを記憶
    するＶＰテーブルと、各ＶＣ単位に、当該ＶＣが属する
    ＶＰのデータが記憶されている前記ＶＰテーブルのアド
    レスを指すＶＰテーブルアドレス、当該ＶＣが初めて送
    出される時のレート（ＴＯ）、当該ＶＣが処理されたか
    否かを示すＶＣフラグを記憶しているＶＣテーブルと、
    各ＶＣ単位に、当該ＶＣのデータが記憶されている前記
    ＶＣテーブルのアドレスを記憶しているルックアップテ
    ーブルを格納しており、 前記送受信制御部は、前記システムメモリから転送され
    たセルが一時的に格納される送信メモリと、カウンタ
    と、前記コントロールメモリのテーブルに対してそれぞ
    れデータの読出、書込を行う送信用テーブル読出制御部
    および送信用テーブル書込制御部と、書込モードでは書
    込アドレスで指定されたセルアレイに、次のＶＣの送出
    タイミングを示す時刻値が書き込まれ、検索モードでは
    前記カウンタのカウント値と前記セルアレイの時刻値と
    が比較され、一致したセルアレイのアドレスを前記コン
    トロールメモリ内のルックアップテーブルのアドレスと
    して出力するＣＡＭ部と、前記送信メモリ、前記ＣＡＭ
    部、前記送信用テーブル読出、書込制御部を制御し、前
    記ＣＡＭ部から出力されたアドレスを前記コントロール
    メモリのテーブルに出力する送信コントローラを有する
    ＡＴＭ通信制御装置。
  3. 【請求項３】 前記コントロールメモリ内のテーブルの
    初期設定を行う段階と、 時刻値が前記カウンタのカウント値と一致したＶＣの送
    出動作を起動する段階と、 前記コントロールメモリ内のＶＣテーブルから、送出動
    作が起動されたＶＣのＶＰアドレスとレート（Ｔ０）と
    ＶＣフラグを読出す段階と、 前記ＶＰテーブルの前記ＶＰアドレスの、ピークレート
    （Ｔｐ）と送出時刻（Ｔｓ）とＶＰフラグを読出す段階
    と、 前記ＶＰフラグがオフ、すなわち１番目のＶＰに属する
    ＶＣのセルが１度も処理されていなければ、送出動作が
    起動されたＶＣの送出時刻（Ｔｓ）を前記カウンタのカ
    ウント値とし、ピークレート（Ｔｐ）を前記レート（Ｔ
    ０）とし、前記ＶＰフラグをオンし、これらを前記ＶＰ
    テーブルに書込む段階と、 前記ＶＰフラグがオンで、前記ＶＣフラグがオフ、すな
    わち送出動作が起動されたＶＣのセルが一度も処理され
    ていない場合、および前記ＶＰテーブルの書込が終った
    後、前記ＶＣフラグをオンして前記ＶＣテーブルに書込
    む段階と、 前記ＶＰフラグ、前記ＶＣフラグが共にオンの場合、送
    信動作が起動されたＶＣのセルを送出する段階と、 前記ＶＰテーブルからピークレート（Ｔｐ）と送出時刻
    （Ｔｓ）を読み出し、両者を加算し、加算結果を送出時
    刻として前記ＶＰテーブルに書き込む段階と、 前記送出時刻を前記送出動作が起動されたＶＣの次送出
    時刻として前記ＣＡＭ部に書き込む段階と、 前記カウンタのカウント値を前記ＣＡＭ部に書込まれた
    次送出時刻と比較し、一致すると、前記ルックアップテ
    ーブルの、前記ＣＡＭ部から出力されたアドレスに記憶
    されているＶＣのＶＣテーブルアドレスを読出し、前記
    ＶＣテーブルの内容を読出す段階に戻る段階を有する、
    請求項２記載のＡＴＭ通信制御装置の制御方法。
  4. 【請求項４】 送受信データを格納するシステムメモリ
    と、物理層の機能を有するＰＨＹデバイスを介してＡＴ
    Ｍネットワークと接続され、該ＡＴＭネットワークとの
    間で送受信動作を行う送受信制御部と、送受信制御部で
    必要となる各種制御データおよびテーブルを格納するコ
    ントロールメモリと、装置全体を制御するホストを有
    し、 前記コントロールメモリは、各ＶＰ単位に、ピークレー
    ト（Ｔｐ）、送出時刻（Ｔｓ）、当該ＶＰに属するＶＣ
    のセルが処理されたかどうかを示すＶＰフラグ、当該Ｖ
    Ｐに属する最後のＶＣの、ＶＣテーブルのアドレスを示
    すラストＶＣアドレスを記憶するＶＰテーブルと、各Ｖ
    Ｃ単位に、当該ＶＣが属するＶＰのデータが記憶されて
    いる前記ＶＰテーブルのアドレスを指し示すＶＰテーブ
    ルアドレス、当該ＶＣが初めて送出されるときのレート
    （Ｔ０）、当該ＶＣのセルが処理されたかどうかを示す
    ＶＣフラグ、当該ＶＣの同じＶＰに属している前後のＶ
    Ｃの前記ＶＣテーブルのアドレスを示す次ＶＣアドレス
    ／前ＶＣアドレスを記憶するＶＣテーブルと、各ＶＰ単
    位に、当該ＶＰに属するＶＣの中で次に処理するＶＣの
    ＶＣテーブルのアドレスを記憶するルックアップテーブ
    ルを格納しており、 前記送受信制御部は、前記システムメモリから転送され
    たセルが一時的に格納される送信メモリと、カウンタ
    と、前記コントロールメモリのテーブルに対してそれぞ
    れデータの読出、書込を行う送信用テーブル読出制御部
    および送信用テーブル書込制御部と、書込モードでは書
    込アドレスで指定されたセルアレイに、次のＶＣの送出
    タイミングを示す時刻値が書き込まれ、検索モードでは
    前記カウンタのカウント値と前記セルアレイの時刻値と
    が比較され、一致したセルアレイのアドレスを前記コン
    トロールメモリ内のルックアップテーブルのアドレスと
    して出力するＣＡＭ部と、前記送信メモリ、前記ＣＡＭ
    部、前記送信用テーブル読出、書込制御部を制御し、前
    記ＣＡＭ部から出力されたアドレスを前記送信用テーブ
    ルに出力する送信コントローラを有するＡＴＭ通信制御
    装置。
  5. 【請求項５】 前記コントロールメモリ内のテーブルの
    初期設定を行う段階と、 時刻値が前記カウンタのカウント値と一致したＶＣの送
    出動作を起動する段階と、 前記コントロールメモリ内のＶＣテーブルから、送出動
    作が起動されたＶＣのＶＰアドレスとレート（Ｔ０）と
    ＶＣフラグと次ＶＣアドレスと前記ＶＣアドレスを読出
    す段階と、 前記ＶＰテーブルの前記ＶＰアドレスの、ピークレート
    （Ｔｐ）と送出時刻（Ｔｓ）とＶＰフラグとラストＶＣ
    アドレスを読出す段階と、 前記ＶＰフラグがオフ、すなわち１番目のＶＰに属する
    ＶＣのセルが１度も処理されていなければ、前記カウン
    タ値のカウント値、前記レート（Ｔ０）をそれぞれ送出
    動作が起動されたＶＣの送出時刻（Ｔｓ）、ピークレー
    ト（Ｔｐ）とし、前記ＶＰフラグをオンとし、前記ＶＣ
    アドレスを前記ラストＶＣアドレスとして前記ＶＰテー
    ブルに書込み、前記ＶＣアドレスを前記次ＶＣアドレ
    ス、前記前ＶＣアドレスとし、前記ＶＣフラグを、当該
    セルが処理されたことを示すオンとして、これらを前記
    ＶＣテーブルに書込む段階と、 前記ＶＰフラグ、前記ＶＣフラグが共にオフの場合、送
    出動作が起動されたＶＣのセルを送出する段階と、 前記ＶＰテーブルおよび前記ＶＣテーブルの書込みが終
    った後、および前記セルの送出が終った後、次に送出す
    べきＶＣのＶＣアドレスである次ＶＣアドレスを前記コ
    ントロールメモリ内のルックアップテーブルに書込む段
    階と、 前記コントロールメモリ内のＶＰテーブルからピークレ
    ート（Ｔｐ）および送出時刻（Ｔｓ）を読出し、両者を
    加算し、加算結果を送出時刻（Ｔｓ）として前記ＶＰテ
    ーブルに書込む段階と、 前記ＣＡＭ部に次送出時刻（Ｔｓ）を書込む段階と、 前記カウンタのカウント値を前記ＣＡＭ部に書込まれた
    次送出時刻と比較し、一致すると、前記ルックアップテ
    ーブルの、前記ＣＡＭ部から出力されたアドレスに記憶
    されているＶＣのＶＣテーブルアドレスを読出し、前記
    ＶＣテーブルの内容を読出す段階に戻る段階と、 前記ＶＰフラグがオンで、前記ＶＣフラグがオフの場
    合、リンクリストの先頭に位置するＶＣのＶＣテーブル
    の次ＶＣアドレスを、追加するＶＣのＶＣテーブルのア
    ドレスとし、リンクリストの最後に位置するＶＣのＶＣ
    テーブルの前ＶＣアドレスを追加するＶＣのＶＣテーブ
    ルのアドレスとし、そして、追加するＶＣのＶＣテーブ
    ルの次ＶＣアドレスを、先頭に位置するＶＣのＶＣテー
    ブルのアドレスにし、追加するＶＣのＶＣテーブルの前
    ＶＣテーブルアドレスを、最後に位置するＶＣのＶＣテ
    ーブルアドレスにする段階と、 前記ＶＰテーブルの当該ＶＰのラストＶＣアドレスとし
    て当該ＶＰに属するＶＣの最後のＶＣのアドレスを書込
    む段階と、 前記ＶＣテーブルの当該ＶＣのＶＣフラグを、初めて処
    理されたことを示すオンにし、前記カウンタのカウント
    値を前記ＣＡＭ部に書込まれた次送出時刻と比較する段
    階へ戻る段階を有する、請求項４記載のＡＴＭ通信制御
    装置の制御方法。
JP34042898A 1998-11-30 1998-11-30 Ａｔｍ通信制御装置 Expired - Fee Related JP3102419B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34042898A JP3102419B2 (ja) 1998-11-30 1998-11-30 Ａｔｍ通信制御装置
DE19957544A DE19957544A1 (de) 1998-11-30 1999-11-30 ATM-Datenübertragungs-Steuerungsvorrichtung mit der Fähigkeit der Ratensteuerung für den VP

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34042898A JP3102419B2 (ja) 1998-11-30 1998-11-30 Ａｔｍ通信制御装置

Publications (2)

Publication Number Publication Date
JP2000165406A JP2000165406A (ja) 2000-06-16
JP3102419B2 true JP3102419B2 (ja) 2000-10-23

Family

ID=18336874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34042898A Expired - Fee Related JP3102419B2 (ja) 1998-11-30 1998-11-30 Ａｔｍ通信制御装置

Country Status (2)

Country Link
JP (1) JP3102419B2 (ja)
DE (1) DE19957544A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07277319A (ja) * 1994-03-31 1995-10-24 Itoukei Pack Sangyo Kk 組立折箱

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10125337A1 (de) * 2001-05-23 2002-07-18 Infineon Technologies Ag Verfahren zum hohen Durchsatz von Datenpaketen durch Netzknoten und Netzknoten mit hoher Durchsatzrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07277319A (ja) * 1994-03-31 1995-10-24 Itoukei Pack Sangyo Kk 組立折箱

Also Published As

Publication number Publication date
DE19957544A1 (de) 2000-07-06
JP2000165406A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
US5764624A (en) Aim switching system and path changing method
JP3129244B2 (ja) 通信制御装置
EP0910224B1 (en) Apparatus and method for connection switching and control
US6349098B1 (en) Method and apparatus for forming a virtual circuit
USRE39317E1 (en) System for server obtaining terminal address via searching address table or via broadcasting to all terminals through exchange in response to terminal address interrogation request
US5303236A (en) Signalling apparatus for use in an ATM switching system
US5875173A (en) Communication control device and method for use in an ATM system operable in an ABR mode
JPH07154407A (ja) ローカルネットワーク
JPH06335079A (ja) Ａｔｍ網におけるセル多重化装置
JPH06276214A (ja) Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム
US6788684B2 (en) Cell bridge apparatus and cell bridging method as well as information transmission system having cell bridge apparatus
JP2000032064A (ja) ネットワ―クでデ―タを転送するためのネットワ―クプロセッサシステムおよび方法
US5793767A (en) ATM communication device and ATM communication network system with terminal devices having uniquely assigned virtual channel identifiers
US5550821A (en) ATM remote maintenance connection establishing system
US5796734A (en) Simultaneously-occuring message control device in a communications system where a message is transmitted using a plurality of data units
US6788700B1 (en) Interfacing between a network interface and a bus
JP3102419B2 (ja) Ａｔｍ通信制御装置
WO1995014269A1 (en) A high-performance host interface for networks carrying connectionless traffic
JP3134702B2 (ja) 通信制御装置及びその制御方法
JPH11112513A (ja) マルチプロセッサ交換機およびその通信方法
JPH10257068A (ja) Ａｔｍコントローラおよびａｔｍ通信制御装置
JPH03235444A (ja) アドレスフィルタ装置
JP2837548B2 (ja) 多重セル組立回路
JP3232478B2 (ja) Ａｔｍ処理システム
JPH05191434A (ja) Ａｔｍマルチリンク通信方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070825

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees