JPH11112513A - マルチプロセッサ交換機およびその通信方法 - Google Patents

マルチプロセッサ交換機およびその通信方法

Info

Publication number
JPH11112513A
JPH11112513A JP27277797A JP27277797A JPH11112513A JP H11112513 A JPH11112513 A JP H11112513A JP 27277797 A JP27277797 A JP 27277797A JP 27277797 A JP27277797 A JP 27277797A JP H11112513 A JPH11112513 A JP H11112513A
Authority
JP
Japan
Prior art keywords
cell
processor
control information
processors
multiprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27277797A
Other languages
English (en)
Other versions
JP3676917B2 (ja
Inventor
Yoshihiro Watabe
良浩 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27277797A priority Critical patent/JP3676917B2/ja
Priority to US09/037,936 priority patent/US6304571B1/en
Publication of JPH11112513A publication Critical patent/JPH11112513A/ja
Application granted granted Critical
Publication of JP3676917B2 publication Critical patent/JP3676917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3081ATM peripheral units, e.g. policing, insertion or extraction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/563Signalling, e.g. protocols, reference model

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Telephonic Communication Services (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】 【課題】 スイッチ装置と、各々がプロセッサを内蔵す
る複数の回線装置とを有するマルチプロセッサ交換機に
おいて、従来の高速バスや呼処理プロセッサ等を排除
し、同時アクセスを可能にすると共にシステム拡張を容
易にする。 【解決手段】 制御情報セルを導入すると共に、各回線
装置12内に、入力されるセルが、ユーザセルである
か、または制御情報セルであるかを識別して振り分ける
セル分離部21を有し、各プロセッサ13は、振り分け
られた制御情報セルを用い、スイッチ装置11を介し
て、プロセッサ間の通信を行うように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はマルチプロセッサ交
換機、例えばマルチプロセッサATM(Asynchronous T
ransfer Mode)交換機に関する。交換機は一般に、複数
の端末装置間で授受されるATMセル等のセルの交換を
行うスイッチ装置と、このスイッチ装置と上記複数の端
末装置の各々との間に挿入される回線装置とを備えて構
成される。この場合、これら回線装置の各々にプロセッ
サが内蔵されるとき、その交換機をマルチプロセッサ交
換機と称する。
【0002】
【従来の技術】図25は従来のマルチプロセッサ交換機
の一例を示す図である。ただしこの交換機はATM交換
機である。本図において、10はATM交換機であり、
主としてスイッチ装置11および複数の回線装置12か
らなる。各回線装置12は、各端末装置(TE)15毎
に設けられており、一般には回線対応部と称されたり、
個別部と称されたりしている。本発明においては回線装
置と称する。
【0003】なお回線装置12の全てが端末装置15に
接続されるとは限らず、実際にはこれら回線装置12の
いずれかは隣接局に接続されることもある。また、端末
装置15は、図において、1つの装置単体のように描い
ているが、実際にはPBXであったり、小規模LANで
あったりすることもある。すなわち、本発明で言う端末
装置とは、端末側の装置群の総称であるが、単純化のた
めに1つのブロックで表している。したがって、端末装
置15と、対応する回線装置12との間の回線速度は、
150Mbpsさらには600Mbpsに及ぶことがある。
【0004】本図において本発明に特に関係するのは、
回線装置12の各々に内蔵されるプロセッサ(CPU)
13であり、これらプロセッサ13同士は共通の高速バ
ス18を介して連携し、マルチプロセッサを形成する。
そして全体としてマルチプロセッサATM交換機10を
構築する。さらに詳しく説明すると、上記高速バス18
には呼処理プロセッサ17が接続し、この呼処理プロセ
ッサ17はBroadband Signalling Controller (BSG
C)装置16と協働する。BSGC装置16はスイッチ
装置11に接続する。
【0005】端末装置15より発生した各加入者毎のS
ETUP(呼設定)等のメッセージ信号は、BSGC装
置16で終端され、さらに当該メッセージは呼処理プロ
セッサ17に伝達され、必要な呼処理が、該当のプロセ
ッサ13に対し、高速バス18を介して指示される。こ
の場合、呼処理プロセッサ17はそのメッセージより、
発信分析や着信分析等をして、スイッチ装置11内にお
けるATMセルのルーティングパスを選択する等の処理
を行う。
【0006】選択されたルーティングパスの情報は、該
当する回線装置12内のルーティングテーブル(例えば
VCC(Virtual Channel Connection)テーブル)に格
納され、上記SETUPにより転送されるユーザセルの
タグ情報となる。上述のように、1つの呼処理プロセッ
サ17を中心にして、複数のプロセッサ13が高速バス
18を介し密結合する、というのが従来のマルチプロセ
ッサ構成である。このようなマルチプロセッサ構成であ
ると、次のような不都合がある。
【0007】(i)複数のプロセッサ13に対する同時
アクセスができない。 (ii)複数のプロセッサ13に対するアクセスが同時に
発生したときは、一方のプロセッサへのアクセスが終了
するのを待って、他方のプロセッサへのアクセスが開始
するので、後者のプロセッサについては、無駄な待ち合
わせのための時間が不可避となる。
【0008】(iii)ATM交換機の規模を拡張すると
き、それに伴って高速バス18の長さも長くしなければ
ならず、動作遅延時間が無視できなくなる。 上述した不都合な点(i),(ii)および(iii)がある
ことはもともと予想できたことではある。ところが近年
のマルチメディア通信の大規模化により、1つの回線装
置12に要求される回線速度が、既述したように600
Mbpsにも及ぶことになると、上記の不都合な点(i),
(ii)および(iii)が現実に重大な障害となり、大規模
かつ高速のマルチプロセッサATM交換機を実現するこ
とができない。
【0009】そこで従来、ATM通話路内のインチャネ
ルを通るセルを使って、マルチプロセッサ間の通信情報
を転送するという手法が提案された(特開平2−123
850号)。さらに、上記の提案(特開平2−1238
50号)に立脚して、図25に示した従来のマルチプロ
セッサ交換機を改良した一例が提案された(特開平7−
177155号)。この提案によれば、マルチプロセッ
サを構成する各プロセッサの前段にATMセル組立分解
装置を設けると共に、回線上のATMセルと分離多重す
るためのATMセル信号挿入/分離装置を設けて、プロ
セッサ間で送受信する転送データをATMセルに変換し
て、通話路系のATMスイッチでATMセルの交換を行
うことにより、プロセッサ間のデータ通信を行う、マル
チプロセッサ間通信が実現される。
【0010】
【発明が解決しようとする課題】上述した従来の提案に
より、プロセッサ相互間での、ATMセルを媒介とし
た、プロセッサ間通信が実現される。しかしながら、実
際にはマルチプロセッサ交換機においては、上述したプ
ロセッサ間の通信のみならず、本来の加入者間での、A
TMセルを媒介とした、情報通信も同時に実行されなけ
ればならない。つまり、プロセッサ間通信と加入者間通
信とを同時に両立させるための通信手段が必要である。
しかもこの通信手段をきわめて簡単なハードウェアおよ
び制御によって実現しなければならない、という課題が
ある。
【0011】したがって本発明は、上記の状況に鑑み、
プロセッサ間通信と加入者間通信とを、きわめて簡単な
ハードウェアと制御により実現することのできる、マル
チプロセッサATM交換機を提供することを目的とする
ものである。
【0012】
【課題を解決するための手段】図1は本発明に係るマル
チプロセッサ交換機の基本構成図である。一例としてマ
ルチプロセッサATM交換機の場合について示す。まず
本発明の前提とするマルチプロセッサATM交換機10
は、図25に示したのと同様、複数の端末装置15間で
授受されるATMセルの交換を行うスイッチ装置11
と、スイッチ装置11と複数の端末装置15の各々との
間に挿入される回線装置12と、を備え、各回線装置1
2にはプロセッサ13が内蔵されるマルチプロセッサA
TM交換機である。
【0013】このようなマルチプロセッサATM交換機
10において、本発明の特徴をなすのは、セル分離部2
1である。すなわち、各回線装置12内に、各回線装置
12に入力されるセルが、ユーザセルUCであるか、ま
たは制御情報セルCICであるかを識別して振り分ける
セル分離部21を設ける。そして、各プロセッサ13
は、セル分離部21により振り分けられた制御情報セル
CICを用い、スイッチ装置11を介して、プロセッサ
間の通信を行うようにする。ここに、ユーザセルUC
は、ATM交換機における通常のATMセルであるが、
制御情報セルCICは、本発明によりプロセッサ間通信
のために新たに導入された特別のATMセルである。
【0014】本発明の着眼点は、ATM交換機の特性を
活かして、制御情報セルCICを、スイッチ装置11を
介在させたプロセッサ間通信でやりとりすることによ
り、ATM交換機から従来の呼処理プロセッサ17およ
びBSGC装置16を排除し、その排除された機能を、
複数のプロセッサ13による分散処理によって代替する
ことにある。
【0015】図2は本発明におけるマルチプロセッサ交
換機の通信方法を表すフローチャートである。本図にお
いて各ステップの動作は次のとおりである。複数の端末
装置15間で授受されるATMセルの交換を行うスイッ
チ装置11と、スイッチ装置11と複数の端末装置15
の各々との間に挿入される回線装置12と、を備え、各
回線装置12にはプロセッサ13が内蔵されるマルチプ
ロセッサATM交換機10において、 ステップS1:複数の端末装置15間で授受されるユー
ザセルUCに加えて制御情報セルCICを生成する。
【0016】ステップS2:各回線装置12に入力され
るATMセルが、ユーザセルUCであるか、または制御
情報セルCICであるかを識別して振り分ける。 ステップS3:振り分けられた制御情報セルCICを用
いて、スイッチ装置11を介し、各プロセッサ13間で
通信を行う。
【0017】
【発明の実施の形態】図3は図1に示すセル分離部の実
際の実現態様を表す図である。本図に示すごとく、セル
分離部21は、端末装置15からのセルを入力とする端
末側セル分離部22と、スイッチ装置11からのセルを
入力とするスイッチ側セル分離部23とからなる。
【0018】一方、セル多重化部分について見ると、図
1に示すとおり、各回線装置12内には、セル分離部2
1により振り分けられたユーザセルUCと、プロセッサ
13から送出される制御情報セルCICとを多重化する
セル多重部31を有する。図4は図1に示すセル多重部
31の実際の実現態様を表す図である。本図に示すごと
く、セル多重部31は、スイッチ装置11へのセルを出
力するスイッチ側セル多重部32と、端末装置15への
セルを出力する端末側セル多重部33とからなる。
【0019】図5は本発明に係る回線装置の一実施例を
表す図である。なお、複数の回線装置12(#1〜#
n)はいずれも同一の構成を有するので、代表して回線
装置12(#1)のみを詳しく示す。図5においてまず
注目すべき点は、図25に示した、従来のマルチプロセ
ッサ構成における、BSGC装置16、呼処理プロセッ
サ17および高速バス18が完全に排除されたことであ
る。そのために、ATM交換機における通常のATMセ
ル(ユーザセルUC)に加えて、制御情報セルCICが
導入されたことである。各制御情報セルCICは、スイ
ッチ装置11を経由して、複数のプロセッサ13の間で
やりとりされる。
【0020】図5の回線装置12(#1)において、既
に説明済みの構成要素は、プロセッサ13、端末側セル
分離部(DMUX)22、端末側セル多重部(MUX)
33、スイッチ側セル多重部(MUX)32およびスイ
ッチ側セル分離部(DMUX)23である。これら以外
に、構成要素25および26も重要な役割を果す。ただ
し、これら構成要素25および26は、通常の回線装置
において一般的なものである。すなわちこれらは、メモ
リ25およびルーティングテーブル26である。ルーテ
ィングテーブル26として図の例では前述したVCCテ
ーブルを示している。
【0021】メモリ25には、プロセッサ13を動作さ
せるに必要なプログラムがイニシャルロードされる。さ
らにまた、メモリ25には、プロセッサ13により呼処
理を行う上で不可欠な、加入者データや局データを格納
する。図6は図5におけるVCCテーブルの一例を示す
図である。ルーティングテーブル26としてのVCCテ
ーブルを示しており、入力されたセルのルーティングパ
ス情報、例えばVPI/VCI(Virtual Path Identif
ier /Virtual Channel Identifier)をアドレスとし
て、対応するルーティングパス情報(図では、“TA
G、出VPI/VCI”)を出力するためのテーブルで
ある。TAGは、スイッチ装置11内を、当該セルが転
送されるときのパスを指示するタグ情報である。テーブ
ル26にはこの他情報フィールドCONTも格納され
る。この情報フィールドCONTには、セルのヘッダエ
リアに書き込むべき情報等が格納される。
【0022】図7は回線装置12よりスイッチ装置11
に入力されるセルのフォーマットを示す図である。ただ
し一例である。通常、各セルは、少なくともヘッダエリ
アおよびペイロードエリアからなるが、本発明で用いる
各制御情報セルCICは、各ユーザセルUCと区別可能
な特定の識別コードをヘッダエリア内に有すると共に、
プロセッサ13から送出される制御情報セルにはさら
に、少なくとも転送先のプロセッサ13を指定するタグ
情報を格納するためのタグエリアが付加されている。こ
のタグ情報は、図5のプロセッサ13により、同図中の
ルーティングテーブル26内に予め書き込まれる。
【0023】上記の、ユーザセルUCと区別可能な特定
の識別コードは、本発明において、VPI=0/VCI
=5を採用している。これらは図5にも示されている。
逆に言えば、VPI≠0/VCI≠5はユーザセルUC
のために使われる。図7において、PTIはPayload Ty
pe Identifier フィールドで、HECはHeader Error C
ontrolフィールドであって、いずれも周知である。な
お、タグエリア内のブロードキャスト用TAG情報は、
後述する、複数のプロセッサ13に、制御情報セルCI
Cをブロードキャストするときにのみ必要とされる情報
である。またペイロードエリア内の送信元プロセッサH
W番号は、送信先のプロセッサ13から何らかのリプラ
イを受けたいときに、送信元のプロセッサの宛先を明示
するためのハイウェイ(HW)番号である。
【0024】すなわち、プロセッサ間の通信において、
制御情報セルの転送先プロセッサよりリプライを求める
ために、制御情報セルのペイロードエリアに、当該制御
情報セルの転送元のプロセッサを表示するための表示コ
ード(プロセッサHW番号)を格納するようにする。こ
こで、図5、図6および図7を参照して、交換機全体の
動作を説明する。
【0025】端末装置15側の加入者からのセル(VP
I=0/VCI=5を有する)は、回線装置12内のプ
ロセッサ13に取り込まれる。また加入者へのセルも回
線装置12内のプロセッサ13から送出される。回線装
置12間の通信は、VCCテーブル26内のVPI=0
/VCI=5の部分に、相手方回線装置12のHW(ハ
イウェイ)情報(TAG)を設定してプロセッサ13か
らVPI=0/VCI=5のセルを送出することによ
り、その相手方回線装置12内のプロセッサ13に、セ
ルを送出することが可能となる。この場合、送信元回線
装置のプロセッサを、相手方回線装置のプロセッサに通
知するために、図7で述べた如く、セルのペイロードエ
リアに、送信元の回線装置のHW番号(プロセッサHW
番号)を付与する。これにより、送信先(受信側)のプ
ロセッサ13が送信元のプロセッサにリプライするとき
には、そのプロセッサHW番号を、VCCテーブル26
のTAGフィールドに設定し、VPI=0/VCI=5
のセルを送出することにより、自動的に送信元のプロセ
ッサ13に情報を返送することが可能となる。
【0026】かくのごとく、本発明によるシステムは基
本的に、プロセッサ13間の制御情報の通信にATMセ
ルを使用するシステムであり、ユーザセルUCと、プロ
セッサ13からの制御情報セルCICとをスイッチ装置
11に送り出すスイッチ側セル多重部32と、このセル
多重部32からのセルに対して出側の回線上のVPI/
VCI(ルーティングパス情報)およびTAG情報を付
与するためのルーティングテーブル(VCCテーブル)
26からなる。
【0027】プロセッサ間の通信には、特定の識別コー
ドをなすVPI/VCIを使用し(上記のVPI=0/
VCI=5)、制御情報セルを相手方回線装置12に送
出する前に、ルーティングテーブル(VCCテーブル)
26に格納された、VPI/VCI=0/5のデータに
対しその相手方回線装置12へ到達するようなタグ情報
TAGを設定し、出側VPI/VCIはそれぞれ0/5
に設定する。さらにプロセッサ13より、ペイロードエ
リアに自己が収容されているHW番号(表示コード)を
付与してセル多重部32にセルを流すことにより、相手
方プロセッサに制御情報を転送する。
【0028】一方、送信先(受信側)の回線装置12に
は、スイッチ装置11からのセル群のうち特定のVPI
/VCI(=0/5)を有するセルをプロセッサ13に
入力させるためのスイッチ側セル分離部23を設け、V
PI/VCI(=0/5)をヘッダエリアに有するセル
を、プロセッサ内に取り込むことにより、送信元の回線
装置12のプロセッサ13との間で制御情報の授受を行
うようにしたシステムである。
【0029】図8は図5におけるVCCテーブルの他の
一例を示す図である。上述したリプライについてみる
と、制御情報セルを受信した送信先のプロセッサ13
は、送信元のプロセッサ13にリプライする場合、受信
したセルのペイロードエリアに格納されているHW(ハ
イウェイ)情報を、ルーティングテーブル(VCCテー
ブル)26内のVPI/VCI(=0/5)により指定
されるエリアにおけるTAGエリアに設定すると共に
(図8のTAG参照)、自分のHW番号をセルのペイロ
ードエリアに設定した上で、送信元のプロセッサ13に
返送する。
【0030】上述した本発明のシステムによれば、AT
M交換機本来のブロードキャスト機能を利用して、1つ
の送信元プロセッサ13から、同一の制御情報セルを、
複数の送信先プロセッサ13に送信するというブロード
キャスト通信を容易に実現できる。このブロードキャス
ト通信の実現のために、下記のような各種の識別子やリ
プライ表示コード(i)〜(iv)を採用するのが好まし
い。
【0031】(i)プロセッサ13から送出される制御
情報セルCIC内に、プロセッサ間の通信をブロードキ
ャスト通信で行うか否かを指定するための第1ブロード
キャスト識別子(B1)を含むようにする。 (ii)プロセッサ13から送出される制御情報セルCI
C内に、プロセッサ間の通信を、ある特定のプロセッサ
に対するブロードキャスト通信で行うか、または、全て
のプロセッサに対するブロードキャスト通信で行うかを
指定するための第2ブロードキャスト識別子(B2)を
含むようにする。
【0032】(iii)プロセッサ13から送出される制御
情報セルCIC内に、ブロードキャスト通信で行われる
プロセッサ間の通信において、当該ブロードキャスト情
報の送信元のプロセッサ13が、その送信先のプロセッ
サ13から、当該ブロードキャスト情報に対するリプラ
イを求めるか否かを指定するためのリプライ識別子(R
P)を含むようにする。
【0033】(iv)上記のリプライが求められた送信先
のプロセッサ13からの制御情報セルCICのペイロー
ドエリアに、当該リプライ元のプロセッサ13を表示す
るためのリプライ表示コード(RPCD)を格納するよ
うにする。図9は図5におけるVCCテーブルのさらに
他の一例を示す図である。このVCCテーブル26内に
は、上記ブロードキャスト通信に必要な情報が格納され
ている。
【0034】図10はブロードキャスト通信が行われる
ときのセルのフォーマットの一例を示す図である。本図
中に、上述した識別子B1,B2およびRPとリプライ
表示コード(RPCD)が示されている。図9および図
10を参照すると、ルーティングテーブル(VCCテー
ブル)26に第1ブロードキャスト識別子B1
(“1”:ブロードキャスト有り、“0”:ブロードキ
ャスト不要)と、この第1ブロードキャスト識別子B1
が“1”のときに、全てのHW(ハイウェイ)すなわち
全てのプロセッサ13に対してブロードキャスト通信を
行うのか、指定のプロセッサに対してのみブロードキャ
スト通信を行うのかを識別する第2ブロードキャスト識
別子B2(“1”:指定のプロセッサのみにブロードキ
ャスト、0:全てのプロセッサに対しブロードキャス
ト)のフィールドを設ける。また上述したリプライ識別
子RPとしては、例えば受信した全てのプロセッサ13
からのリプライを必要とするのか、特定のプロセッサ1
3からのリプライのみを必要とするのかを識別するリプ
ライ識別子RP(“1”:全プロセッサからのリプライ
要、“0”:条件を満たすプロセッサのみからのリプラ
イ要)のフィールドを設ける。
【0035】かかるブロードキャスト用の制御情報セル
CICを受信したプロセッサ13は、リプライ識別子R
Pの“1”または“0”を調べ、リプライが必要な場合
には、セルを返送するときに、このセルのペイロードエ
リアにリプライ元プロセッサのHW(ハイウェイ)番号
を表示したリプライ表示コードRPCDを付与してリプ
ライすることにより、プロセッサ間の通信を実現する。
このブロードキャスト通信は、次に述べる呼設定におい
て有効に利用することができる。
【0036】マルチプロセッサATM交換機における最
も重要な機能は呼設定である。呼設定とは、発呼側の加
入者と着呼側の加入者との間に、スイッチ装置11を介
して、パスを形成することである。この呼設定は、図2
5に示す従来のATM交換機では、BSGC装置16と
呼処理プロセッサ17により行われていたが、これらB
SGC装置16および呼処理プロセッサ17を排除した
本発明に係る図5のATM交換機では、制御情報セルC
ICを用いて各プロセッサ13がその呼設定を行うこと
になる。
【0037】本発明において、その呼設定の仕方は、下
記の2つのケース(i)および(ii)のいずれであるか
に応じて異なる。 (i)全てのプロセッサ13が共通に加入者データおよ
び局データを保有するケース。 (ii)各プロセッサ13は、自己が管轄する加入者の加
入者データまたは隣接する局の局データのみを保有する
ケース。
【0038】なお、上述した加入者データおよび局デー
タは、各プロセッサ13に協働するメモリ(図5のメモ
リ25)に保有される。上記ケース(i)および(ii)
のうち、ケース(ii)の場合について、既述のブロード
キャスト通信が有効に利用される。 ケース(i) 端末側の一方の加入者と端末側の他方の加入者との間で
呼を接続するに際し、全てのプロセッサ13が共通に加
入者データおよび局データを保有する場合、発呼側加入
者の属するプロセッサ13からの当該呼設定情報を、制
御情報セルCICのペイロードエリア内に格納して着呼
側加入者の属するプロセッサ13に送信し、この着呼側
加入者の属するプロセッサ13からの当該呼設定情報に
対する応答情報を、制御情報セルCICのペイロードエ
リア内に格納して上記発呼側加入者の属するプロセッサ
13に返送して、当該呼の接続を行うようにする。
【0039】ケース(ii) 端末側の一方の加入者と端末側の他方の加入者との間で
呼を接続するに際し、各プロセッサ13が自己が管轄す
る加入者の加入者データまたは隣接する局の局データの
みを保有する場合、発呼側加入者の属するプロセッサ1
3からの当該呼設定情報を、制御情報セルCICのペイ
ロードエリア内に格納して全てのプロセッサ13にブロ
ードキャスト通信にて送信し、当該呼設定情報に該当す
る着呼側加入者を収容すると判断したプロセッサ13か
らの当該呼設定情報に対する応答情報を、制御情報セル
CICのペイロードエリア内に格納して上記発呼側加入
者の属するプロセッサに返送し、当該呼の接続を行うよ
うにする。上記のケース(ii)において、制御情報セル
CICを全てのプロセッサ13にブロードキャスト通信
にて送信して上述の応答情報が複数のプロセッサから返
送されたとき、第1番目の応答情報を返送したプロセッ
サ13との間で当該呼の接続を行うと共に、第2番目以
降の応答情報を返送したプロセッサ13に対しては、切
断要求情報を含む制御情報セルCICを返送するように
する。
【0040】上記ケース(i)について具体的に説明す
る。まず図9に示すルーティングテーブル(VCCテー
ブル)26内のB1ビットおよびB2ビットを共に
“0”に設定し、相手プロセッサ(着呼側プロセッサ)
のHW番号を、TAG情報フィールドに設定する。これ
によりダイレクトに相手プロセッサと通信を行い、加入
者からの接続/切断要求を実現する。
【0041】図11はケース(i)におけるプロトコル
の一例を示すシーケンス図である。本図において、端末
装置15側の発呼加入者から、SETUP信号を受信し
た送信元のプロセッサ13は、発電番から、発信可能か
否か等のチェックを行い、発信OKであれば、着呼側の
分析を行い、送信先のプロセッサ13が接続されている
HW(ハイウェイ)番号を取得する。
【0042】そのHW番号を、送信元プロセッサにおけ
るVCCテーブル26のTAGフィールド(図9)に設
定する。また、VCCテーブル26内のB1、およびB
2の各ビット(図9)の値は、ブロードキャスト通信が
不要であることから、“0”を設定する。その後、送信
先プロセッサに向けて、呼番号を含むIAMメッセージ
を送出する。この場合、ブロードキャスト通信はしない
ので、リプライ識別子RP(図10)としては“0”を
設定する。
【0043】上記IAMメッセージを受信した送信先プ
ロセッサは、送信元のプロセッサに、IAAメッセージ
のリプライの送出を行う。これと同時に、着呼側加入者
にSETUP信号を流し、この着呼側加入者より接続を
示すCONNメッセージを送信先プロセッサが受信する
と、さらにこのプロセッサは応答を示すANMメッセー
ジを送信元プロセッサに返し、最終的にCONNメッセ
ージが発呼側加入者に返る。なお、以降、該当呼の処理
については、上記の呼番号と共にメモリ25に記憶して
おいたHW番号をもとに、両プロセッサ間で一対一の通
信を行う。
【0044】図12はSETUP信号を受けた送信元
(発呼側)プロセッサによるメモリアクセスの様子を示
す図である。このメモリは図5のメモリ25であり、図
11(ケース(i))に表すシーケンスの実行に不可欠
なメモリアクセスである。ただし後述する図14(ケー
ス(ii))に表すシーケンスの実行にも不可欠なメモリ
アクセスである。
【0045】まず、呼番号をアドレスAとしてメモリ2
5をアクセスし、相手プロセッサHW番号と呼処理リソ
ースid(いわゆるトランザクションID)を取得す
る。次に、(相手プロセッサHW番号+呼番号)をアド
レスBとして、メモリ25をアクセスし、呼処理リソー
スidを取得する。最後に、その呼処理リソースidを
アドレスCとして、メモリ25をアクセスし、呼状態
(例えば、図11の状態遷移)と加入者情報(SETU
P信号に入っている加入者の電番や着呼側の状況等)と
パス情報(実際にパスを張るときのVCI値やVPI
値)等を取得する。図13は制御情報セルのフォーマッ
トの一例を示す図である。このセルフォーマットは、既
に述べた図11(ケース(i))のシーケンスにおいて
も、また、後述する図14のシーケンスにおいても採用
される。
【0046】この図13に示すフォーマットは、図10
に示したフォーマットをさらに詳しく表すものであり、
上述した呼番号のフィールドや、メッセージ種別(前述
したIAMメッセージ、IAAメッセージ、呼状態、加
入者情報、電番…等)のフィールドや、そのメッセージ
を修飾するメッセージ内容のフィールドからなる。図1
4はケース(ii)におけるプロトコルの一例を示すシー
ケンス図である。このシーケンスでは、既述したブロー
ドキャスト通信を必要とする。
【0047】このケース(ii)では相手プロセッサを特
定できないため、図9に示すVCCテーブル26のB1
ビットに“1”を設定する。これによりブロードキャス
ト通信を指定し、全てのプロセッサ13に同一のセルを
送出することができる。同一のセルはスイッチ装置11
内にてコピーにより作られる。さらに詳しく説明する
と、端末装置15側の加入者からSETUP信号を受信
した送信元のプロセッサ13は、発電番から、発信可能
か否か等のチェックを行い、発信OKであれば、既述の
ブロードキャスト通信により、全てのプロセッサ(#1
〜#7)に、呼番号を含むIAMメッセージを送出す
る。この場合、リプライ識別子RP(図13)には
“0”を設定する。IAMメッセージを受信した各送信
先プロセッサは、着電番(呼番号)を分析し自己に属す
る電番であれば、送信元のプロセッサ#0にIAAメッ
セージを返送する。もし上記分析の結果、プロセッサが
自分には無関係な着電番であることが判明すれば、該I
AMメッセージは破棄する。
【0048】IAMメッセージを送出した送信元プロセ
ッサ#0は、複数のプロセッサ(#1〜#7のいずれ
か)からIAAメッセージを受信することが考えられ
る。このような場合には、第1番目に到着したIAAメ
ッセージの送信したプロセッサのみを、呼番号と共にプ
ロセッサ13(#0)に付帯するメモリ25上に記憶し
ておき(HW番号)、第2番目以降に受信したIAAメ
ッセージについては、これを送信したプロセッサに対
し、切断要求(図中のREL:release)を行
う。以降、該当呼の処理については、上記の呼番号と共
にメモリ25に記憶しておいたHW番号をもとに、両プ
ロセッサ間で一対一の通信を行う。なお、本図中のSE
TUPやANMやCONNの意味は、図11にて説明し
たとおりである。
【0049】上述した実施例は、一方の加入者が属する
回線装置12と、他方の加入者が属する回線装置12と
が異なる場合について説明している。しかしながら、一
方の加入者も他方の加入者も共に同一の回線装置12に
属するという場合もある。特に、本発明では、端末装置
15として、1加入者の端末装置に止まらず、既に述べ
たように、PBXや小規模LAN等の複数加入者を収容
する端末装置群も想定しているからである。
【0050】端末装置15がPBXや小規模LANの場
合、加入者相互間でのいわば内線通信となる。このよう
な場合、前述した実施例のように、スイッチ装置11を
介在させた内線通信を行うことも勿論可能である。しか
し、このような内線通信にまでスイッチ装置11を使用
するのは、リソースの効率的活用という観点からして好
ましくない。
【0051】そこで、一方の加入者と他方の加入者が共
に同一の回線装置12に収容されていてこれらの間で内
線通信となる場合には、スイッチ装置11を経由しない
バイパスを、両加入者間に形成するようにする。このた
めに、各回線装置12内に、セル折り返しループ部を設
け、端末側の一方の加入者と端末側の他方の加入者との
間で呼を接続するに際し、両加入者が同一のプロセッサ
13に収容されているものと判定された場合、当該ユー
ザセルは、スイッチ装置11に送出することなく、その
セル折り返しループ部で折り返して当該両加入者間で呼
の設定を行うようにする。
【0052】図15はセル折り返しループ部を有する回
線装置の一例を示す図である。セル折り返しループ部4
1は、セル折り返し判定手段42と、セル多重手段43
と、これら両手段の間を結ぶループパス44とからな
る。このループパス44が、スイッチ装置11に対する
上記のバイパスをなす。図16は図15におけるVCC
テーブルの一例を示す図であり、図17は図15の構成
において用いる制御情報セルのフォーマットの一例を示
す図である。
【0053】ヘッダエリア内の折り返し指示ビットRT
を“1”にして回線装置12内で折り返しを行い、端末
装置15側の加入者にセルを送り返す。プロセッサ13
により着分析をした結果、着呼端末が同じプロセッサの
配下のものであるので、IAMメッセージ等の送出は行
わず、制御情報用のVPI/VCIとVCCテーブル2
6に相手VPI/VCIとに折り返し指示ビットRTを
設定し、着呼側へSETUPメッセージを送出して自内
でセルの折り返しを行う。
【0054】上述した実施例においては、各回線装置1
2内のメモリ25に、必要な加入者データや局データが
格納されていることが前提となる。これらのデータをイ
ンストールする場合、各回線装置12毎にその中のメモ
リ25に該データを予め書き込むというやり方が考えら
れる。しかしかかる書き込み作業は能率的ではない。こ
のような非能率な作業を排除するために、複数の回線装
置12のうちの1つを保守運用装置とする。この保守運
用装置は、交換機全体の保守運用のための制御情報セル
を、各プロセッサ13との間で送信または受信するよう
にする。
【0055】図18は保守運用装置の一例を示す図であ
る。保守運用装置52は、基本的に前述した各回線装置
12と同様の構成を有し、プロセッサ53と、メモリ5
5と、ルーティングテーブル(VCCテーブル)56と
を含んで構成される。図19は図18における保守運用
装置内のメモリの内容を示す図である。保守運用装置5
2内のメモリ55は、保守運用の対象となる回線装置1
2の番号(#0,#1,#2…)によってアクセスされ
る。そのメモリの内容は、例えば全回線装置12に共通
のデータ、例えばシステムプログラムであり、ダウンロ
ードデータ、例えば、加入者データ、局データ、各回線
装置に付与される番号情報、各回線装置が使用するHW
(ハイウェイ)番号等である。システム立上げ時には不
可欠なデータである。なお、システムプログラムのよう
に膨大なデータは、制御情報セルのペイロードエリアに
入れて、繰り返し転送する。
【0056】かくのごとく、保守運用装置52と各回線
装置12との間にインストール等のためのパスを設定
し、各回線装置12へ加入者データや局データをダウン
ロードすることができる。制御情報セルに乗せて保守運
用装置52から転送すべき保守運用情報が全てのプロセ
ッサ13に共通の場合(共通データ)、保守運用装置5
2は、プロセッサ13間の通信を既述のブロードキャス
ト通信で行って当該保守運用情報を各該プロセッサ13
に配送する。一方、保守運用情報が特定のプロセッサ1
3に対するものであるときは、プロセッサ間の通信はそ
のプロセッサとの間で、既述した1対1の通信により行
うようにする。
【0057】図20は遠隔操作形保守運用装置の一例を
示す図である。本図の構成は、前述した端末装置15に
対応させて保守用端末装置65を設けたものであり、こ
の装置65と保守運用装置52との間を例えば光ケーブ
ルにより結ぶ。これにより、外部のオペレータより遠隔
操作でシステムの立上げを行うことができる。最後に、
図5の回線装置12内の要部の具体例と、図15の回線
装置52内の要部の具体例とを示す。
【0058】図21は図5に示すセル分離部の具体例を
示す図である。図5のセル分離部22および23は両者
ほぼ同一の構成であるので、前者のセル分離部22につ
いて示す。セル分離部22は、セルヘッダ抽出部61
と、識別コード生成部62と、ANDゲート63と、セ
レクタ(SEL)64とを有してなる。
【0059】セル分離部22は、既に述べたとおり、端
末装置15において組み立てられ送出されたATMセル
が、制御情報セルCICであるか通常のユーザセルUC
であるかをまず識別する。この識別のために、例えば図
7に示すヘッダエリア内に既述のVPI=0/VCI=
5等の識別コードを書き込む。セルヘッダ抽出部61
は、受信したATMセルの中のヘッダエリアを抽出す
る。さらにこれをANDゲート63の一方の入力に印加
し、そのヘッダエリア内のVPI/VCI値が、VPI
=0/VCI=5であるか否かをANDゲート63にて
判定する。ANDゲート63の他方の入力には、そのV
PI=0/VCI=5に等しい識別コードが、識別コー
ド生成部62より与えられる。
【0060】ANDゲート63により、VPI=0/V
CI=5を有するATMセルが入力されたものと判定さ
れたときは、セレクタ64を制御し、プロセッサ13へ
の転送ラインにこのATMセルを流す。このATMセル
は制御情報セルCICである。ANDゲート63におい
て、VPI≠0/VCI≠5と判定されたときは、セレ
クタ64を制御し、セル多重部32への転送ラインにこ
のATMセルを流す。このATMセルは、通常のユーザ
セルUCである。
【0061】図22は図5に示すセル多重部の具体例を
示す図である。図5のセル多重部32および33は両者
ほぼ同一の構成であるので、前者のセル多重部32につ
いて示す。セル多重部32は単純なバッファ回路65、
例えばFIFOメモリにより構成することができる。
【0062】図23は図5に示すプロセッサの内部構成
例を示す図である。図5のプロセッサ13は、端末装置
15からスイッチ装置11に向う上り系の制御情報セル
CICと、スイッチ装置11から端末装置15に向う下
り系の制御情報セルCICの双方を引き込んで処理する
が、図23では上記の上り系のみを示す。下り系もほぼ
同一の構成である。
【0063】セル分離部22からの制御情報セルCIC
はまずセルバッファ66に一旦格納される。そして格納
されたセル群は、CPU68による処理に適合したフレ
ームに組立てられる。これを行うのがフレーム組立て部
67である。CPU68により処理済みのフレームは再
びATMセルのフォーマットに再構成され、セル多重部
32に送出される。これを行うのがセル再構成部69で
ある。
【0064】図24は図15に示すセル折り返しループ
部の一例を示す図である。特に図15の折り返しループ
部41内のセル折り返し判定手段42についてその一例
を示す。セル折り返し判定手段42は、既述した、図2
1に示すセル分離部と同様の構成を有しており、まずセ
ルヘッダ抽出部71にて、入力されたATMセルのヘッ
ダエリアを抽出し、さらに、その中の折り返し指示ビッ
トRTを抽出してRTビット判定手段72に印加する。
該手段72は、RTビットが“0”(折り返しなし)
か、“1”(折り返し有り)かを判定し、“1”のとき
に、セレクタ(SEL)73を制御して入力されたAT
Mセルをループパス44に流す。このATMセルは回線
装置12内で折り返しが行われる制御情報セルである。
【0065】上記RTビットが“0”のときは、当該セ
ルを送信したプロセッサと同一ではない他のプロセッサ
に属する加入者へのセルであるから、該セルをスイッチ
装置11に入力する。さらに通常のルーティングを行っ
て、目的とする着呼側加入者へセルを転送する。
【0066】
【発明の効果】以上説明したように本発明によれば、ユ
ーザセルの他に制御情報セルを導入し、かつ、この制御
情報セルをスイッチ装置11内で交換することによっ
て、任意のプロセッサ間でのプロセッサ間通信と加入者
間通信とを、簡単なハードウェアと制御により、可能に
する。そしてこのプロセッサ間通信を利用することによ
って、図25に示す、従来の呼処理プロセッサ17なら
びにBSGC装置16を不要にする。ただし、これら呼
処理プロセッサ17ならびにBSGC装置16によって
実現されていた機能は、複数のプロセッサ13に機能分
散する。
【0067】かくして、従来の高速バス18は不要とな
り、この高速バス18の存在に起因する諸問題、すなわ
ち(i)複数のプロセッサに対する同時アクセスができ
ないこと、(ii)複数のプロセスに対する同時アクセス
があったときは、先にアクセスされたプロセッサ以外の
プロセッサには必ず無駄な待ち合わせ時間が伴うこと、
(iii)ATM交換機の規模を拡張しようとするとき、こ
れに伴って高速バス18もその長さを増大させなければ
ならないため、必ず動作時間が拡大してしまうこと、等
の問題は全て、本発明により解消される。
【0068】また呼処理プロセッサ、BSGC装置およ
び高速バスが不要となるからシステム構成は簡素化さ
れ、したがって安価なシステムを実現することができ
る。
【図面の簡単な説明】
【図1】本発明に係るマルチプロセッサ交換機の基本構
成図である。
【図2】本発明におけるマルチプロセッサ交換機の通信
方法を表すフローチャートである。
【図3】図1に示すセル分離部の実際の実現態様を表す
図である。
【図4】図1に示すセル多重部31の実際の実現態様を
表す図である。
【図5】本発明に係る回線装置の一実施例を表す図であ
る。
【図6】図5におけるVCCテーブルの一例を示す図で
ある。
【図7】回線装置12よりスイッチ装置11に入力され
るセルのフォーマットを示す図である。
【図8】図5におけるVCCテーブルの他の一例を示す
図である。
【図9】図5におけるVCCテーブルのさらに他の一例
を示す図である。
【図10】ブロードキャスト通信が行われるときのセル
のフォーマットの一例を示す図である。
【図11】ケース(i)におけるプロトコルの一例を示
すシーケンス図である。
【図12】SETUP信号を受けた送信元(発呼側)プ
ロセッサによるメモリアクセスの様子を示す図である。
【図13】制御情報セルのフォーマットの一例を示す図
である。
【図14】ケース(ii)におけるプロトコルの一例を示
すシーケンス図である。
【図15】セル折り返しループ部を有する回線装置の一
例を示す図である。
【図16】図15におけるVCCテーブルの一例を示す
図である。
【図17】図15の構成において用いる制御情報セルの
フォーマットの一例を示す図である。
【図18】保守運用装置の一例を示す図である。
【図19】図18における保守運用装置内のメモリの内
容を示す図である。
【図20】遠隔操作形保守運用装置の一例を示す図であ
る。
【図21】図5に示すセル分離部の具体例を示す図であ
る。
【図22】図5に示すセル多重部の具体例を示す図であ
る。
【図23】図5に示すプロセッサの内部構成例を示す図
である。
【図24】図15に示すセル折り返しループ部の一例を
示す図である。
【図25】従来のマルチプロセッサ交換機の一例を示す
図である。
【符号の説明】
10…ATM交換機 11…スイッチ装置 12…回線装置 13…プロセッサ(CPU) 15…端末装置(TE) 16…BSGC装置 17…呼処理プロセッサ 18…高速バス 21…セル分離部 22…端末側セル分離部 23…スイッチ側セル分離部 25…メモリ 26…ルーティングテーブル 31…セル多重部 32…スイッチ側セル多重部 33…端末側セル多重部 41…セル折り返しループ部 42…セル折り返し判定手段 43…セル多重手段 44…ループパス 52…保守運用装置 53…プロセッサ 55…メモリ 56…ルーティングテーブル UC…ユーザセル CIC…制御情報セル

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 複数の端末装置間で授受されるセルの交
    換を行うスイッチ装置と、該スイッチ装置と前記複数の
    端末装置の各々との間に挿入される回線装置と、を備
    え、各該回線装置にはプロセッサが内蔵されるマルチプ
    ロセッサ交換機において、 各前記回線装置内に、各該回線装置に入力されるセル
    が、ユーザセルであるか、または制御情報セルであるか
    を識別して振り分けるセル分離部を有し、 各前記プロセッサは、前記セル分離部により振り分けら
    れた前記制御情報セルを用い、前記スイッチ装置を介し
    て、プロセッサ間の通信を行うことを特徴とするマルチ
    プロセッサ交換機。
  2. 【請求項2】 前記セル分離部は、前記端末装置からの
    セルを入力とする端末側セル分離部と、前記スイッチ装
    置からのセルを入力とするスイッチ側セル分離部とから
    なる請求項1に記載のマルチプロセッサ交換機。
  3. 【請求項3】 各前記回線装置内に、前記セル分離部に
    より振り分けられた前記ユーザセルと、前記プロセッサ
    から送出される前記制御情報セルとを多重化するセル多
    重部を有する請求項1に記載のマルチプロセッサ交換
    機。
  4. 【請求項4】 前記セル多重部は、前記スイッチ装置へ
    のセルを出力するスイッチ側セル多重部と、前記端末装
    置へのセルを出力する端末側セル多重部とからなる請求
    項3に記載のマルチプロセッサ交換機。
  5. 【請求項5】 各前記セルは、少なくともヘッダエリア
    およびペイロードエリアからなり、各前記制御情報セル
    は、各前記ユーザセルと区別可能な特定の識別コードを
    前記ヘッダエリア内に有すると共に、前記プロセッサか
    ら送出される前記制御情報セルにはさらに、少なくとも
    送信先の前記プロセッサを指定するタグ情報を格納する
    ためのタグエリアが付加されてなる請求項3に記載のマ
    ルチプロセッサ交換機。
  6. 【請求項6】 各前記回線装置内に設けられたルーティ
    ングテーブルに、前記プロセッサにより前記タグ情報の
    書き込みを行う請求項5に記載のマルチプロセッサ交換
    機。
  7. 【請求項7】 前記プロセッサ間の通信において、前記
    制御情報セルの転送先プロセッサよりリプライを求める
    ために、前記制御情報セルの前記ペイロードエリアに、
    当該制御情報セルの送信元のプロセッサを表示するため
    の表示コードを格納する請求項5に記載のマルチプロセ
    ッサ交換機。
  8. 【請求項8】 前記プロセッサから送出される前記制御
    情報セル内に、前記プロセッサ間の通信をブロードキャ
    スト形態で行うか否かを指定するための第1ブロードキ
    ャスト識別子を含む請求項5に記載のマルチプロセッサ
    交換機。
  9. 【請求項9】 前記プロセッサから送出される前記制御
    情報セル内に、前記プロセッサ間の通信を、ある特定の
    プロセッサに対するブロードキャスト通信で行うか、ま
    たは、全てのプロセッサに対するブロードキャスト通信
    で行うかを指定するための第2ブロードキャスト識別子
    を含む請求項8に記載のマルチプロセッサ交換機。
  10. 【請求項10】 前記プロセッサから送出される前記制
    御情報セル内に、前記ブロードキャスト形態で行われる
    前記プロセッサ間の通信において、当該ブロードキャス
    ト情報の送信元のプロセッサが、その送信先のプロセッ
    サから、当該ブロードキャスト情報に対するリプライを
    求めるか否かを指定するためのリプライ識別子を含む請
    求項8に記載のマルチプロセッサ交換機。
  11. 【請求項11】 前記リプライが求められた前記送信先
    のプロセッサからの前記制御情報セルの前記ペイロード
    エリアに、当該リプライ元のプロセッサを表示するため
    のリプライ表示コードを格納する請求項10に記載のマ
    ルチプロセッサ交換機。
  12. 【請求項12】 端末側の一方の加入者と端末側の他方
    の加入者との間で呼を接続するに際し、全ての前記プロ
    セッサが共通に加入者データおよび局データを保有する
    場合、発呼側加入者の属するプロセッサからの当該呼設
    定情報を、前記制御情報セルの前記ペイロードエリア内
    に格納して着呼側加入者の属するプロセッサに送信し、
    該着呼側加入者の属するプロセッサからの当該呼設定情
    報に対する応答情報を、前記制御情報セルの前記ペイロ
    ードエリア内に格納して前記発呼側加入者の属するプロ
    セッサに返送して、当該呼の接続を行う請求項5に記載
    のマルチプロセッサ交換機。
  13. 【請求項13】 端末側の一方の加入者と端末側の他方
    の加入者との間で呼を接続するに際し、各前記プロセッ
    サが自己が管轄する加入者の加入者データまたは隣接す
    る局の局データのみを保有する場合、発呼側加入者の属
    するプロセッサからの当該呼設定情報を、前記制御情報
    セルの前記ペイロードエリア内に格納して全てのプロセ
    ッサにブロードキャスト通信にて送信し、当該呼設定情
    報に該当する着呼側加入者を収容すると判断したプロセ
    ッサからの当該呼設定情報に対する応答情報を、前記制
    御情報セルの前記ペイロードエリア内に格納して前記発
    呼側加入者の属するプロセッサに返送し、当該呼の接続
    を行う請求項5に記載のマルチプロセッサ交換機。
  14. 【請求項14】 前記制御情報セルを全てのプロセッサ
    にブロードキャスト通信にて送信して前記応答情報が複
    数の前記プロセッサから返送されたとき、第1番目の該
    応答情報を返送したプロセッサとの間で当該呼の接続を
    行うと共に、第2番目以降の該応答情報を返送したプロ
    セッサに対しては、切断要求情報を含む前記制御情報セ
    ルを返送する請求項13に記載のマルチプロセッサ交換
    機。
  15. 【請求項15】 各前記回線装置内に、セル折り返しル
    ープ部を設け、端末側の一方の加入者と端末側の他方の
    加入者との間で呼を接続するに際し、両加入者が同一の
    前記プロセッサに収容されているものと判定された場
    合、当該ユーザセルは、前記スイッチ装置に送出するこ
    となく、該セル折り返しループ部で折り返して当該両加
    入者間で呼の設定を行う請求項2に記載のマルチプロセ
    ッサ交換機。
  16. 【請求項16】 複数の前記回線装置のうちの1つは保
    守運用装置であり、交換機全体の保守運用のための前記
    制御情報セルを、各前記プロセッサとの間で送信または
    受信する請求項2に記載のマルチプロセッサ交換機。
  17. 【請求項17】 前記制御情報セルに乗せて転送すべき
    保守運用情報が全ての前記プロセッサに共通の場合、前
    記保守運用装置は、前記プロセッサ間の通信をブロード
    キャスト通信で行って当該保守運用情報を各該プロセッ
    サに配送し、一方、前記保守運用情報が特定の前記プロ
    セッサに対するものであるときは、前記プロセッサ間の
    通信はそのプロセッサとの間で1対1の通信により行う
    請求項16に記載のマルチプロセッサ交換機。
  18. 【請求項18】 複数の端末装置間で授受されるセルの
    交換を行うスイッチ装置と、該スイッチ装置と前記複数
    の端末装置の各々との間に挿入される回線装置と、を備
    え、各該回線装置にはプロセッサが内蔵されるマルチプ
    ロセッサ交換機において、 複数の前記端末装置間で授受されるユーザセルに加えて
    制御情報セルを生成し、 各前記回線装置に入力されるセルが、前記ユーザセルで
    あるか、または前記制御情報セルであるかを識別して振
    り分け、 振り分けられた前記制御情報セルを用いて、前記スイッ
    チ装置を介し、各前記プロセッサ間で通信を行うことを
    特徴とするマルチプロセッサ交換機の通信方法。
JP27277797A 1997-10-06 1997-10-06 マルチプロセッサ交換機およびその通信方法 Expired - Fee Related JP3676917B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27277797A JP3676917B2 (ja) 1997-10-06 1997-10-06 マルチプロセッサ交換機およびその通信方法
US09/037,936 US6304571B1 (en) 1997-10-06 1998-03-10 Multiprocessor type exchange and communication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27277797A JP3676917B2 (ja) 1997-10-06 1997-10-06 マルチプロセッサ交換機およびその通信方法

Publications (2)

Publication Number Publication Date
JPH11112513A true JPH11112513A (ja) 1999-04-23
JP3676917B2 JP3676917B2 (ja) 2005-07-27

Family

ID=17518610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27277797A Expired - Fee Related JP3676917B2 (ja) 1997-10-06 1997-10-06 マルチプロセッサ交換機およびその通信方法

Country Status (2)

Country Link
US (1) US6304571B1 (ja)
JP (1) JP3676917B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515092A (ja) * 2004-09-29 2008-05-08 インテル コーポレイション MSL(MobileScalableLink)アーキテクチャへの更なるチャネルの提供

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545978B1 (en) * 1998-04-24 2003-04-08 Fujitsu Limited Network managing method and system
JP3221414B2 (ja) * 1998-10-19 2001-10-22 日本電気株式会社 ワイヤレス非同期通信モード通信システム及び同報通信制御方法
US6480492B1 (en) * 1999-02-16 2002-11-12 Telefonaktiebolaget Lm Ericsson (Publ) Establishing internal control paths in ATM node
US7415031B2 (en) * 2001-07-30 2008-08-19 Null Networks Llc Data link/physical layer packet diversion and insertion
US7646782B1 (en) 2001-07-30 2010-01-12 Primrose Donald R Data link/physical layer packet buffering and flushing
US20100312848A1 (en) * 2009-06-09 2010-12-09 Yury Bakshi Method and System for Parallel Call Setup

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123850A (ja) 1988-11-02 1990-05-11 Hitachi Ltd プロセツサ間通信方法
JPH07177155A (ja) 1993-12-21 1995-07-14 Nec Corp Atm交換機のプロセッサ間通信方式
JPH08167907A (ja) * 1994-12-15 1996-06-25 Nec Corp Atmセル交換装置
JPH09162890A (ja) 1995-12-13 1997-06-20 Fujitsu Ltd 非同期転送モード交換機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515092A (ja) * 2004-09-29 2008-05-08 インテル コーポレイション MSL(MobileScalableLink)アーキテクチャへの更なるチャネルの提供

Also Published As

Publication number Publication date
US6304571B1 (en) 2001-10-16
JP3676917B2 (ja) 2005-07-27

Similar Documents

Publication Publication Date Title
USRE39317E1 (en) System for server obtaining terminal address via searching address table or via broadcasting to all terminals through exchange in response to terminal address interrogation request
US5949785A (en) Network access communications system and methodology
US6349098B1 (en) Method and apparatus for forming a virtual circuit
US6160811A (en) Data packet router
US5771231A (en) ATM exchange
JP2000022707A (ja) データ伝送方法、およびデータ伝送システム
US5550821A (en) ATM remote maintenance connection establishing system
US6944156B2 (en) Label request packet transmission method, packet transfer network and method thereof, and packet transfer device
JP3676917B2 (ja) マルチプロセッサ交換機およびその通信方法
US6314096B1 (en) Packet switching system having self-routing switches
JP3373281B2 (ja) ローカルネットワーク
JP3090131B2 (ja) Atm交換機における接続保留制御方法及び制御回路
US6456623B1 (en) Line switching method and asynchronous transfer mode (ATM) system using the same
US6055238A (en) Packet terminal and packet communication network
JP2513038B2 (ja) 非同期転送モ―ド交換システム
KR100268223B1 (ko) 비동기 전송모드 교환기에서 프레임 릴레이망의트래픽 관리방법
US7058062B2 (en) Packet switching system having self-routing switches
KR100209360B1 (ko) 지능형 디바이스 드라이버를 제공하는 광대역 종합정보통신망 정합장치
KR100255800B1 (ko) Atm 교환기의 셀 경로 시험방법
JPH05191434A (ja) Atmマルチリンク通信方式
KR0169643B1 (ko) Atm-mss의 셀 스위칭 장치 및 그 방법
KR970007252B1 (ko) 비동기 전송모드(atm) 연결 제어 장치
JPH10336198A (ja) Atmアクセス系装置
JP2713280B2 (ja) Atmスイッチの回線設定方法とその装置
US5953342A (en) Method for dynamically providing end-to-end connections in an asynchronous transfer mode (ATM) network

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees