JPH07170273A - 通信ネットワークのノードにおけるデータ構造、ａｔｍセルの処理、修整方法及び装置並びにａｔｍセルの処理、修整システム - Google Patents
通信ネットワークのノードにおけるデータ構造、ａｔｍセルの処理、修整方法及び装置並びにａｔｍセルの処理、修整システムInfo
- Publication number
- JPH07170273A JPH07170273A JP6162361A JP16236194A JPH07170273A JP H07170273 A JPH07170273 A JP H07170273A JP 6162361 A JP6162361 A JP 6162361A JP 16236194 A JP16236194 A JP 16236194A JP H07170273 A JPH07170273 A JP H07170273A
- Authority
- JP
- Japan
- Prior art keywords
- data structure
- information
- header
- field
- trailer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/557—Error correction, e.g. fault recovery or fault tolerance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭシステムのアプリケーション（適用）
面を拡大し得るようにすることにある。殊に、ＡＴＭレ
イヤを通して情報パケットの転送の際データを抽出し挿
入し得る手法を創出することが本発明の目的である。 【構成】 読出装置（１１）には被処理データ構造（１
ａ．．．１ｏ）のすべての情報セクション（２，３，
４，５，６）をＡＴＭセルのプリヘッダおよび／又はト
レーラおよび／又はサイドフィールドを含めて選択的に
読出すための第１のマスク装置（１１）が配属されてお
り、上記書込装置（１４）には当該ＡＴＭセルをそれの
（主）情報フィールド（２）、ヘッダフィールド
（３）、および／又は当該の２進データ構造のプリヘッ
ダ、トレーラおよび／又はサイドフィールド（４〜６）
うちの少なくとも１つにおいて選択的に書込むための第
２のマスク装置（１５）が配属されている。
面を拡大し得るようにすることにある。殊に、ＡＴＭレ
イヤを通して情報パケットの転送の際データを抽出し挿
入し得る手法を創出することが本発明の目的である。 【構成】 読出装置（１１）には被処理データ構造（１
ａ．．．１ｏ）のすべての情報セクション（２，３，
４，５，６）をＡＴＭセルのプリヘッダおよび／又はト
レーラおよび／又はサイドフィールドを含めて選択的に
読出すための第１のマスク装置（１１）が配属されてお
り、上記書込装置（１４）には当該ＡＴＭセルをそれの
（主）情報フィールド（２）、ヘッダフィールド
（３）、および／又は当該の２進データ構造のプリヘッ
ダ、トレーラおよび／又はサイドフィールド（４〜６）
うちの少なくとも１つにおいて選択的に書込むための第
２のマスク装置（１５）が配属されている。
Description
【０００１】
【産業上の利用分野】本発明は通信ネットワークのノー
ドにおけるデータ構造、ＡＴＭセルの処理、修整方法及
び装置並びにＡＴＭセルの処理、修整システムに関す
る。
ドにおけるデータ構造、ＡＴＭセルの処理、修整方法及
び装置並びにＡＴＭセルの処理、修整システムに関す
る。
【０００２】
【従来の技術】ＡＴＭレイヤ（階層）はＡＴＭセルと称
せられる短い情報パケットの転送を送信ステーションか
ら宛先（目標）ステーションへ行わせるために使用され
る。公知のＡＴＭセルは固定長のパケットであり、ヘッ
ダー（Ｈｅａｄｅｒ）及び後続の情報フィールドを有す
る(Ｔｅａｎ−Ｙｖａｓ Ｌｅ Ｂｏｕｄｅｃ 論文
“Ｔｈｅ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅ
ｒ Ｍｏｄｅ：ａｔｕｔｏｒｉａｌ”コンピュータネッ
トワーク及びＩＳＤＮシステム（１９９２）、２７９ー
３０９参照）。セルの全長はそれぞれ５３バイトであ
り、ここにおいて、ヘッダーは５バイトであり、１つの
情報フィールドは４８バイトを含む。ヘッダ中に含まれ
ているセルールーティング情報は固定的なわずかなセル
の大きさに基づき１つのラベルであり、明示的なアドレ
スではない。１つの交換ユニット（以下ノードと称せれ
る）が１つの入力ポートにてルートラベルｍを有する入
力（入来）セルを読出す場合、ルート交換テーブルから
１つの出力ボートｊ及び１つのラベルｎを決定する。し
かる後セルは出力ポートｊに書込まれ、新たなラベルｎ
を得る。新たなラベルからは次の交換ユニットは相応の
情報等を取り出す。ルート交換テーブルはあらかじめ、
調整セッティングされるか、またはダイナミックに割付
られねばならない。すべてのセルの転送は１つの接続路
（チャネル）を介して行われる。
せられる短い情報パケットの転送を送信ステーションか
ら宛先（目標）ステーションへ行わせるために使用され
る。公知のＡＴＭセルは固定長のパケットであり、ヘッ
ダー（Ｈｅａｄｅｒ）及び後続の情報フィールドを有す
る(Ｔｅａｎ−Ｙｖａｓ Ｌｅ Ｂｏｕｄｅｃ 論文
“Ｔｈｅ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅ
ｒ Ｍｏｄｅ：ａｔｕｔｏｒｉａｌ”コンピュータネッ
トワーク及びＩＳＤＮシステム（１９９２）、２７９ー
３０９参照）。セルの全長はそれぞれ５３バイトであ
り、ここにおいて、ヘッダーは５バイトであり、１つの
情報フィールドは４８バイトを含む。ヘッダ中に含まれ
ているセルールーティング情報は固定的なわずかなセル
の大きさに基づき１つのラベルであり、明示的なアドレ
スではない。１つの交換ユニット（以下ノードと称せれ
る）が１つの入力ポートにてルートラベルｍを有する入
力（入来）セルを読出す場合、ルート交換テーブルから
１つの出力ボートｊ及び１つのラベルｎを決定する。し
かる後セルは出力ポートｊに書込まれ、新たなラベルｎ
を得る。新たなラベルからは次の交換ユニットは相応の
情報等を取り出す。ルート交換テーブルはあらかじめ、
調整セッティングされるか、またはダイナミックに割付
られねばならない。すべてのセルの転送は１つの接続路
（チャネル）を介して行われる。
【０００３】また、所謂トランスレータも存在し、該ト
ランスレータはＡＴＭセルレイヤにて純然たるヘッダト
ランスレーション（翻訳、変換）を行い、付加的に個々
の情報パケットの交換のためレート情報をＡＴＭセルに
付加し得るものである。
ランスレータはＡＴＭセルレイヤにて純然たるヘッダト
ランスレーション（翻訳、変換）を行い、付加的に個々
の情報パケットの交換のためレート情報をＡＴＭセルに
付加し得るものである。
【０００４】公知ＡＴＭセルシステムでは基本的にデー
タレートの固定的規定が存在せず、１つの接続線路上で
の最大データレートの設定のみがなされる。そのような
線路上での所定の接続路のデータレートは時間単位ごと
のセルの数として規定される。そのような線路上ではフ
レーム構造が存在せず、その結果固定時間パターンを介
しての１つの接続路（チャネル、コネクション）へのセ
ルの割付が不可能である。従ってヘッダデータはセルご
とに新たに処理されなければならず、そして、何時次の
セルが存在する接続路に対して到来するかは予見不能で
ある。
タレートの固定的規定が存在せず、１つの接続線路上で
の最大データレートの設定のみがなされる。そのような
線路上での所定の接続路のデータレートは時間単位ごと
のセルの数として規定される。そのような線路上ではフ
レーム構造が存在せず、その結果固定時間パターンを介
しての１つの接続路（チャネル、コネクション）へのセ
ルの割付が不可能である。従ってヘッダデータはセルご
とに新たに処理されなければならず、そして、何時次の
セルが存在する接続路に対して到来するかは予見不能で
ある。
【０００５】
【発明の目的】本発明の目的ないし課題とするところは
ＡＴＭシステムのアプリケーション（適用）面を拡大し
得るようにすることにある。殊に、ＡＴＭレイヤを通し
て情報パケットの転送の際データを抽出し挿入し得る手
法を創出するものである。
ＡＴＭシステムのアプリケーション（適用）面を拡大し
得るようにすることにある。殊に、ＡＴＭレイヤを通し
て情報パケットの転送の際データを抽出し挿入し得る手
法を創出するものである。
【０００６】
【発明の構成】上記課題は本発明によれば次のようにし
て解決される、即ち通信ネットワークのノードをＡＴＭ
セルが通過伝送する際当該ＡＴＭセルを処理する装置で
あって、入力インターフェースと、少なくとも１つのセ
ルセクションの読出用の読出装置と、少なくとも１つの
セルセクションの書込用の書込装置と、出力インターフ
ェースユニットとを有する当該装置において、上記読出
装置には被処理データ構造のすべての上方セクションを
ＡＴＭセルのプリヘッダおよび／又はトレーラおよび／
又はサイドフィールドを含めて選択的に読出すための第
１のマスク装置が配属されており、上記書込装置には当
該ＡＴＭセルをそれの（主）情報フィールド、ヘッダフ
ィールド、および／又は当該の２進データ構造のプリヘ
ッダ、トレーラおよび／又はサイドフィールドのうちの
少なくとも１つにおいて選択的に書込むための第２のマ
スク装置が配属されているのである。
て解決される、即ち通信ネットワークのノードをＡＴＭ
セルが通過伝送する際当該ＡＴＭセルを処理する装置で
あって、入力インターフェースと、少なくとも１つのセ
ルセクションの読出用の読出装置と、少なくとも１つの
セルセクションの書込用の書込装置と、出力インターフ
ェースユニットとを有する当該装置において、上記読出
装置には被処理データ構造のすべての上方セクションを
ＡＴＭセルのプリヘッダおよび／又はトレーラおよび／
又はサイドフィールドを含めて選択的に読出すための第
１のマスク装置が配属されており、上記書込装置には当
該ＡＴＭセルをそれの（主）情報フィールド、ヘッダフ
ィールド、および／又は当該の２進データ構造のプリヘ
ッダ、トレーラおよび／又はサイドフィールドのうちの
少なくとも１つにおいて選択的に書込むための第２のマ
スク装置が配属されているのである。
【０００７】更に本発明によれば通信ネットワークのノ
ードをＡＴＭセルが通過伝送する際当該ＡＴＭセルを含
む２進データ構造の処理方法において、ａ）プリヘッダ
及び／又はトレーラおよび／又はサイドフィールドとし
て少なくとの１つの付加的情報セクションを有するデー
タ構造を使用し、その際上記のプリヘッダおよび／又は
トレーラおよび／又はサイドフィールドは選択的に可調
整であり（プログラミング可能であり）ｂ）上記ＡＴＭ
セルの情報ーおよび／又はヘッダフィールドおよび／又
はプリヘッダ、トレーラ又はサイドフィールドのうちの
少なくとも１つが第１マスク装置を介して読出され、
ｃ）上記ｂ）のステップによる読出過程に依存して、情
報フィールド、プリヘッダ、トレーラ、サイドフィール
ドからなる情報セクションのうちの少なくとも１つが、
第２マスク装置を介して選択的に書き込まれ、および／
又は除去されるようにしたのである。
ードをＡＴＭセルが通過伝送する際当該ＡＴＭセルを含
む２進データ構造の処理方法において、ａ）プリヘッダ
及び／又はトレーラおよび／又はサイドフィールドとし
て少なくとの１つの付加的情報セクションを有するデー
タ構造を使用し、その際上記のプリヘッダおよび／又は
トレーラおよび／又はサイドフィールドは選択的に可調
整であり（プログラミング可能であり）ｂ）上記ＡＴＭ
セルの情報ーおよび／又はヘッダフィールドおよび／又
はプリヘッダ、トレーラ又はサイドフィールドのうちの
少なくとも１つが第１マスク装置を介して読出され、
ｃ）上記ｂ）のステップによる読出過程に依存して、情
報フィールド、プリヘッダ、トレーラ、サイドフィール
ドからなる情報セクションのうちの少なくとも１つが、
第２マスク装置を介して選択的に書き込まれ、および／
又は除去されるようにしたのである。
【０００８】本発明においては交換ノードは次のように
構成される、即ち任意のデータが第１マスク装置を介し
て選択的にビット（ｂｉｔ）−、バイト−、又はセクシ
ョンごとに読出され得るように構成される。抽出された
データによっては内的又は外的テーブルがアドレッシン
グされ得る。第２マスク装置を介してはデータ構造−や
はり選択的に−任意の個所にて書込まれ、補充され又は
消去され得る。それにより各ノードは従来ＡＴＭレイヤ
ーネットワークへの組込結合の際、内容、フォーマッ
ト、ルート案内に対し及ぼし得る独立の影響力、制御操
作手法を行使し得る。通信伝送中（ｏｎ ｔｈｅ ｆｌ
ｙ）任意のビット（ｂｉｔ）及びバイトを抽出および／
又は挿入および／又は上書き（オーバーライト）し得
る。挿入さるべきデータに対する源（ソース）として外
部的テーブルのみならず、内部的又は外部的コンポーネ
ント、外部的アルゴリズム（これは例えばＩＣ回路の形
態で実現される）又は内部テーブル及びメモリも使用さ
れ得る。他方では本発明により構成された処理装置はＡ
ＴＭセルを従来手法で困難なく交換し得、換言すれば、
ヘッダフィールドのみを読出し、変換（トランスレー
ト、翻訳）し得、一方、情報フィールドにおけるすべて
のデータが何らの処理加工を施されずそのままにおかれ
ることが可能である。
構成される、即ち任意のデータが第１マスク装置を介し
て選択的にビット（ｂｉｔ）−、バイト−、又はセクシ
ョンごとに読出され得るように構成される。抽出された
データによっては内的又は外的テーブルがアドレッシン
グされ得る。第２マスク装置を介してはデータ構造−や
はり選択的に−任意の個所にて書込まれ、補充され又は
消去され得る。それにより各ノードは従来ＡＴＭレイヤ
ーネットワークへの組込結合の際、内容、フォーマッ
ト、ルート案内に対し及ぼし得る独立の影響力、制御操
作手法を行使し得る。通信伝送中（ｏｎ ｔｈｅ ｆｌ
ｙ）任意のビット（ｂｉｔ）及びバイトを抽出および／
又は挿入および／又は上書き（オーバーライト）し得
る。挿入さるべきデータに対する源（ソース）として外
部的テーブルのみならず、内部的又は外部的コンポーネ
ント、外部的アルゴリズム（これは例えばＩＣ回路の形
態で実現される）又は内部テーブル及びメモリも使用さ
れ得る。他方では本発明により構成された処理装置はＡ
ＴＭセルを従来手法で困難なく交換し得、換言すれば、
ヘッダフィールドのみを読出し、変換（トランスレー
ト、翻訳）し得、一方、情報フィールドにおけるすべて
のデータが何らの処理加工を施されずそのままにおかれ
ることが可能である。
【０００９】本発明の有利な発展形態によれば第２マス
ク装置及び所属の書込装置はプリへッダおよび／又はト
レーラの長さの変化のための手段を備える。このために
可能な手法によればプリヘッダおよび／又はトレーラが
ＡＴＭセルに付加され得る。同様のことは次のようなサ
イドフィールドについての成り立つ、即ちそれの長さが
プリヘッダおよび／又はトレーラ付きのＡＴＭセルの長
さに相応するサイドフィールドについても成り立つ。
ク装置及び所属の書込装置はプリへッダおよび／又はト
レーラの長さの変化のための手段を備える。このために
可能な手法によればプリヘッダおよび／又はトレーラが
ＡＴＭセルに付加され得る。同様のことは次のようなサ
イドフィールドについての成り立つ、即ちそれの長さが
プリヘッダおよび／又はトレーラ付きのＡＴＭセルの長
さに相応するサイドフィールドについても成り立つ。
【００１０】データ構造内にデータを“通信過程中”
（“ｏｎ ｔｈｅ ｆｌｙ”）挿入し得るために、本発
明の発展形態によれば、入力インターフェースと書込装
置との間の線路経路中に遅延装置が設けられ該遅延装置
内にデータ構造が分割されずに読込可能である。有利に
は遅延装置は遅延時間の調整セッティングのための手段
を備える。そのようにして、次のような際のみ分割され
ないデータ構造を書込装置内に入力することが可能であ
る、即ち、挿入さるべきおよび／又は付加さるべきデー
タが内部および／又は外部源から取出され、通過伝送さ
れるデータ構造の書込のために可用である際のみそのよ
うに入力することが可能になる。
（“ｏｎ ｔｈｅ ｆｌｙ”）挿入し得るために、本発
明の発展形態によれば、入力インターフェースと書込装
置との間の線路経路中に遅延装置が設けられ該遅延装置
内にデータ構造が分割されずに読込可能である。有利に
は遅延装置は遅延時間の調整セッティングのための手段
を備える。そのようにして、次のような際のみ分割され
ないデータ構造を書込装置内に入力することが可能であ
る、即ち、挿入さるべきおよび／又は付加さるべきデー
タが内部および／又は外部源から取出され、通過伝送さ
れるデータ構造の書込のために可用である際のみそのよ
うに入力することが可能になる。
【００１１】本発明の装置構成を備えた各ノードには有
利に次のようなマイクロプロセッサが配属される、即
ち、マイクロプロセッサは当該装置のすべての処理ユニ
ットに接続、供給されておりそして次の用に構成されて
おり、即ち、処理の開始前に入、出力インターフェース
を選択し、読出書込装置をリセットし、被読出及び被書
込情報の選択のため第１、第２マスク装置を調整セッテ
ィングし、場合により遅延装置の遅延時間を設定するよ
うに構成されているのである。
利に次のようなマイクロプロセッサが配属される、即
ち、マイクロプロセッサは当該装置のすべての処理ユニ
ットに接続、供給されておりそして次の用に構成されて
おり、即ち、処理の開始前に入、出力インターフェース
を選択し、読出書込装置をリセットし、被読出及び被書
込情報の選択のため第１、第２マスク装置を調整セッテ
ィングし、場合により遅延装置の遅延時間を設定するよ
うに構成されているのである。
【００１２】アプリケーション（適用）手法のさらなる
向上は本発明の発展形態によれば次のようにして可能と
なる、即ち書込装置と出力インターフェースとの間にク
ロック減結合のための手段が組込まれる。
向上は本発明の発展形態によれば次のようにして可能と
なる、即ち書込装置と出力インターフェースとの間にク
ロック減結合のための手段が組込まれる。
【００１３】本発明のさらなる有利な構成は引用請求項
に特定されている。
に特定されている。
【００１４】
【実施例】次に図示の実施例を用いて本発明を説明す
る。
る。
【００１５】図１はネットワークの１つの交換ノードへ
の入来（入力）の際の従来の１つのＡＴＭセル１ａの概
念図及び変形修整されたデータ構造（該データ構造は図
１によるＡＴＭセルから本発明の処理後ノードにて生成
されたものである）の部分図（図１ｂ〜ｇ）である。
の入来（入力）の際の従来の１つのＡＴＭセル１ａの概
念図及び変形修整されたデータ構造（該データ構造は図
１によるＡＴＭセルから本発明の処理後ノードにて生成
されたものである）の部分図（図１ｂ〜ｇ）である。
【００１６】図１によるＡＴＭセル１ａは８ビット（ｂ
ｉｔ）の幅と、４８バイトの（主）情報フィールド２
と、５バイトの長さのヘッダ部分３とを有する１つのデ
ータパケットである。上記の従来ＡＴＭセルは勿論本発
明のノードにおいても次のようにして処理し得る、即
ち、ヘッダ部分２が入力ポートにて書き込まれ、ルート
交換テーブルから１つの出力ポートが定められ（求めら
れ）、ヘッダ部分にて１つの新たなラベルが書き込まれ
るようにするのである。その際情報フィールド２の変化
は起こらない。
ｉｔ）の幅と、４８バイトの（主）情報フィールド２
と、５バイトの長さのヘッダ部分３とを有する１つのデ
ータパケットである。上記の従来ＡＴＭセルは勿論本発
明のノードにおいても次のようにして処理し得る、即
ち、ヘッダ部分２が入力ポートにて書き込まれ、ルート
交換テーブルから１つの出力ポートが定められ（求めら
れ）、ヘッダ部分にて１つの新たなラベルが書き込まれ
るようにするのである。その際情報フィールド２の変化
は起こらない。
【００１７】図１−ｂには以下更に述べる本発明の装置
にて処理されるデータ構造が示してあり、該装置ではヘ
ッダ部分３′にてビット（ｂｉｔ）及びバイトが変化さ
れている。明らかなようにセル１ｂの長さは（幅と同様
に）変わらない。
にて処理されるデータ構造が示してあり、該装置ではヘ
ッダ部分３′にてビット（ｂｉｔ）及びバイトが変化さ
れている。明らかなようにセル１ｂの長さは（幅と同様
に）変わらない。
【００１８】図１−ｃのデータ構造中では情報フィール
ド２′における２０で表示マーキングされたバイトが変
化されている。両側に向けられた矢印により示すべきこ
とは情報フィールド２′におけるバイトの変化（度）が
拡大又は低減され又は適当なマスクに相応して当該フィ
ールド２に亘って不連続的に分布され得ることである。
ド２′における２０で表示マーキングされたバイトが変
化されている。両側に向けられた矢印により示すべきこ
とは情報フィールド２′におけるバイトの変化（度）が
拡大又は低減され又は適当なマスクに相応して当該フィ
ールド２に亘って不連続的に分布され得ることである。
【００１９】データ構造１ｄにおいてはヘッダ部分３に
プリヘッダが前置されており、プリへッダの長さは書込
マスクを用いて選択的に可調整である。このことを図３
を用いてなお一層詳細に説明する。データ構造１ｅ中に
は同様に選択的に可調整のトレーラ５が付加されてい
る。猶、当該ＡＴＭセルにて情報フィールド２及びヘッ
ダ部分は変わらない。
プリヘッダが前置されており、プリへッダの長さは書込
マスクを用いて選択的に可調整である。このことを図３
を用いてなお一層詳細に説明する。データ構造１ｅ中に
は同様に選択的に可調整のトレーラ５が付加されてい
る。猶、当該ＡＴＭセルにて情報フィールド２及びヘッ
ダ部分は変わらない。
【００２０】図１−ｆでは入力側のデータ構造１ａには
２ビット幅のサイドフィールドが配属されており、該サ
イドフィールドはセル長さ全体に亘って延びている。
２ビット幅のサイドフィールドが配属されており、該サ
イドフィールドはセル長さ全体に亘って延びている。
【００２１】データ構造１−ｇでは更にデータ構造１−
ｂ〜ｆについて述べたようなすべての処理手段がまとめ
られている。
ｂ〜ｆについて述べたようなすべての処理手段がまとめ
られている。
【００２２】図２は交換ノード中への当該セルの流入
（入力）の際の特別データ構造１ｈ、及びデータ構造１
ｉ〜１ｏ（該データ構造は本発明による装置によりそれ
ぞれ異なる処理の後ノードの出力側にて供給されるもの
である）を示す。
（入力）の際の特別データ構造１ｈ、及びデータ構造１
ｉ〜１ｏ（該データ構造は本発明による装置によりそれ
ぞれ異なる処理の後ノードの出力側にて供給されるもの
である）を示す。
【００２３】特別のデータ構造１ｈは核心部として構造
フィールド２とヘッダ部分３とを有するＡＴＭセル（１
ａ）を有する。付加的にプリヘッダトレーラ、サイドフ
ィールド４，５，６′が設けられている。
フィールド２とヘッダ部分３とを有するＡＴＭセル（１
ａ）を有する。付加的にプリヘッダトレーラ、サイドフ
ィールド４，５，６′が設けられている。
【００２４】データ構造１ｉは変化されたプリヘッダ
４′を有する。データ構造１ｋはサイドフィールド６″
にて種々の４ビット（ｂｉｔ）ユニットが変化されてい
る。上記ユニットは図示の実施例では黒で表示マーキン
グされている。
４′を有する。データ構造１ｋはサイドフィールド６″
にて種々の４ビット（ｂｉｔ）ユニットが変化されてい
る。上記ユニットは図示の実施例では黒で表示マーキン
グされている。
【００２５】データ構造１ｌには情報フィールドのデー
タが本発明の装置により変化されており、その際情報フ
ィールド２′はトレーラ５′を犠牲にして延長されてい
る。
タが本発明の装置により変化されており、その際情報フ
ィールド２′はトレーラ５′を犠牲にして延長されてい
る。
【００２６】データ構造１ｍ及び１ｎではそれぞれプリ
ヘッダ４″ないしトレーラ５″がセル全体のフォーマッ
トの変更のもとに短縮されている。
ヘッダ４″ないしトレーラ５″がセル全体のフォーマッ
トの変更のもとに短縮されている。
【００２７】データ構造１ｇは流入（入力）側データ構
造１ｈに対して種々の変化を同時に受けている。変化さ
れたデータは黒で示してある。
造１ｈに対して種々の変化を同時に受けている。変化さ
れたデータは黒で示してある。
【００２８】図３に略示する本発明の処理装置の実施例
は次のコンポーネントを有する；複数の入力側インター
フェースＡ〜Ｄを有する入力ユニット１０と、所属の読
出マスク装置１２付き読出装置１１と、入力ユニット１
０のセル流中にて後置接続された遅延装置１３と、これ
に後置接続された書込装置１４（これは所属の書込マス
ク装置１５付き）と、被処理データ構造の出力経路内に
配置されたクロック減結合装置１６と、インターフェー
ス型式Ａ〜Ｄ付きの出力ユニットを有する。
は次のコンポーネントを有する；複数の入力側インター
フェースＡ〜Ｄを有する入力ユニット１０と、所属の読
出マスク装置１２付き読出装置１１と、入力ユニット１
０のセル流中にて後置接続された遅延装置１３と、これ
に後置接続された書込装置１４（これは所属の書込マス
ク装置１５付き）と、被処理データ構造の出力経路内に
配置されたクロック減結合装置１６と、インターフェー
ス型式Ａ〜Ｄ付きの出力ユニットを有する。
【００２９】更に、図３のノードは内部ＲＡＭ２１を有
し、このＲＡＭは一方では第１デマルチプレクサ２２を
介して読出マスク装置１２とデータ転送装置２３とに接
続され、他方では第２デマルチプレクサ２４を介して、
書込マスク装置１５とデータ転送装置２３とに接続され
ている。
し、このＲＡＭは一方では第１デマルチプレクサ２２を
介して読出マスク装置１２とデータ転送装置２３とに接
続され、他方では第２デマルチプレクサ２４を介して、
書込マスク装置１５とデータ転送装置２３とに接続され
ている。
【００３０】マイクロプロセッサ２５はすべての処理ユ
ニット、即ちユニット１０から７，２２〜２４に接続、
結合されている。それの主機能とするところは、当該処
理の前に、入力ー出力側１０，１７に入、出力側１０，
１７に入、出力インターフェースを選択すること、読出
及び読出及び書込装置１１，１４をリセットすること、
読出及び書込マスク１２，１５を被読出及び被書込情報
の選択のため調整セットすること、及び場合により遅延
時間の調整セッティングのための遅延装置１３へ作用を
及ぼすことである。マイクロプロセッサ２５及び所属の
コンポーネントのさらなる機能を以下さらに説明する。
ニット、即ちユニット１０から７，２２〜２４に接続、
結合されている。それの主機能とするところは、当該処
理の前に、入力ー出力側１０，１７に入、出力側１０，
１７に入、出力インターフェースを選択すること、読出
及び読出及び書込装置１１，１４をリセットすること、
読出及び書込マスク１２，１５を被読出及び被書込情報
の選択のため調整セットすること、及び場合により遅延
時間の調整セッティングのための遅延装置１３へ作用を
及ぼすことである。マイクロプロセッサ２５及び所属の
コンポーネントのさらなる機能を以下さらに説明する。
【００３１】読出マスク１２は図示の実施例では種々の
目標宛先（部）コンポーネント、即ちプリヘッダ目標宛
先（部）、トレーラ目標宛先（部）、情報情報フィール
ド目標宛先（部）、サイドフィールド目標宛先（部）に
結合されている。第２ないし書込マスク装置１５は相応
にプリヘッダ源、ヘッダ部分源、トレーラ源、サイドフ
ィールド源に結合されており、上記源からは外部ユニッ
トとして書込装置１４に選択後書込マスク１５を介し
て、書込ないし挿入さるべきデータが供給される。
目標宛先（部）コンポーネント、即ちプリヘッダ目標宛
先（部）、トレーラ目標宛先（部）、情報情報フィール
ド目標宛先（部）、サイドフィールド目標宛先（部）に
結合されている。第２ないし書込マスク装置１５は相応
にプリヘッダ源、ヘッダ部分源、トレーラ源、サイドフ
ィールド源に結合されており、上記源からは外部ユニッ
トとして書込装置１４に選択後書込マスク１５を介し
て、書込ないし挿入さるべきデータが供給される。
【００３２】図３に示す装置によってはＡＴＭセル流に
対する実際上汎用性の処理手法が可能にされる。
対する実際上汎用性の処理手法が可能にされる。
【００３３】読出装置１１及び読出マスク１２の組合せ
を用いて、１つ又は複数の任意のデータセクション２〜
６のうちの１つからのデータを選択的に読出し得る。読
出された又はデータ流から抽出されたデータは８ビット
（ｂｉｔ）から１つの完全なセルまで変化し得る。読出
されたデータは必要な場合データ（該データは書込マス
ク１５及び書込装置１４の組合わせによりデータ構造中
に書き込まれる）の選択のため又は生成のため使用され
得る。図３の装置は書込マスク及び書込装置１５，１４
を用いてデータを各構造のすべてのセクション２〜６中
に選択的に書き込み又は必要な場合データを除去するこ
とも可能である。挿入さるべきデータに関して何らの制
限もない。個別ビット、任意のビット列、更に１つの完
全なセルも挿入され得る。書き込まれるべきデータは内
部メモリ２１から又は外部源からとり込み得、および／
又は読出されたデータの中から再び挿入され得る。セル
のデータはヘッダ部分のデータを除いて変わらないで通
過伝送されてもよい。
を用いて、１つ又は複数の任意のデータセクション２〜
６のうちの１つからのデータを選択的に読出し得る。読
出された又はデータ流から抽出されたデータは８ビット
（ｂｉｔ）から１つの完全なセルまで変化し得る。読出
されたデータは必要な場合データ（該データは書込マス
ク１５及び書込装置１４の組合わせによりデータ構造中
に書き込まれる）の選択のため又は生成のため使用され
得る。図３の装置は書込マスク及び書込装置１５，１４
を用いてデータを各構造のすべてのセクション２〜６中
に選択的に書き込み又は必要な場合データを除去するこ
とも可能である。挿入さるべきデータに関して何らの制
限もない。個別ビット、任意のビット列、更に１つの完
全なセルも挿入され得る。書き込まれるべきデータは内
部メモリ２１から又は外部源からとり込み得、および／
又は読出されたデータの中から再び挿入され得る。セル
のデータはヘッダ部分のデータを除いて変わらないで通
過伝送されてもよい。
【００３４】出力側１７にて空きセルを生ぜしめ得る。
図には示してない入力ピンを介して、空きセルの生成の
ための図３に示す装置構成は次のような際にも起動され
得る即ち有効セルが出力のため現れる際でさえも起動さ
れ得る。データ構造１ｆ〜１ｏにおけるサイドフィール
ド６，６′，６″は第１には付加データ（これはデータ
フィールド２のふさがり状態の際ほかのようには伝送さ
れ得ない）の転送に用いられる。この目的のために、付
加的に５３又は１０６ビット（ｂｉｔ）（ＡＴＭセルに
対応する長さのもとで）がサイドフィールド６内に収容
され得、それも、以下のことに依存して収容され得る、
即ちサイドフィールドが１又は２ビット（ｂｉｔ）の幅
を有するかに依存して収容され得る。付加情報は書込マ
スク１５を介してサイドフィールドデータ源から取り出
され得る。同様のことが、勿論次のようなデータに就い
ても成り立つ、即ちプリヘッダ及びトレーラ内に及びヘ
ッダ部分３と情報フィールド２内に書き込まれるべきデ
ータに就いても成り立つ。
図には示してない入力ピンを介して、空きセルの生成の
ための図３に示す装置構成は次のような際にも起動され
得る即ち有効セルが出力のため現れる際でさえも起動さ
れ得る。データ構造１ｆ〜１ｏにおけるサイドフィール
ド６，６′，６″は第１には付加データ（これはデータ
フィールド２のふさがり状態の際ほかのようには伝送さ
れ得ない）の転送に用いられる。この目的のために、付
加的に５３又は１０６ビット（ｂｉｔ）（ＡＴＭセルに
対応する長さのもとで）がサイドフィールド６内に収容
され得、それも、以下のことに依存して収容され得る、
即ちサイドフィールドが１又は２ビット（ｂｉｔ）の幅
を有するかに依存して収容され得る。付加情報は書込マ
スク１５を介してサイドフィールドデータ源から取り出
され得る。同様のことが、勿論次のようなデータに就い
ても成り立つ、即ちプリヘッダ及びトレーラ内に及びヘ
ッダ部分３と情報フィールド２内に書き込まれるべきデ
ータに就いても成り立つ。
【００３５】プリヘッダ及びトレーラ４及び５はデータ
フィールド２が既にデータで占有されている際サイドフ
ィールドと同様に付加データの転送に用いられ得る。プ
リヘッダ及びトレーラは殊に、チェックーコントロー
ル、ルート情報の入力受取に適する。プリヘッダ又はト
レーラ中に挿入されるバイト（上述の実施例の場合最大
限１５バイト）はすべてがすべて１つのノードにて挿入
される必要はない。寧ろ、セル流中で相前後（順次連
続）するノードにてそのつど、入来データ構造の１つ又
は複数バイトがプリセットされ得る。
フィールド２が既にデータで占有されている際サイドフ
ィールドと同様に付加データの転送に用いられ得る。プ
リヘッダ及びトレーラは殊に、チェックーコントロー
ル、ルート情報の入力受取に適する。プリヘッダ又はト
レーラ中に挿入されるバイト（上述の実施例の場合最大
限１５バイト）はすべてがすべて１つのノードにて挿入
される必要はない。寧ろ、セル流中で相前後（順次連
続）するノードにてそのつど、入来データ構造の１つ又
は複数バイトがプリセットされ得る。
【００３６】上述の装置構成はマスク装置に対応してそ
のつど１つのシフトレジスタと情報セクション−長さレ
ジスタを有する。シフトレジスタにより表される個所に
て、バイトは相応の長さレジスタの調整セッティングに
相応して挿入される。スタートー及び長さレジスタは所
属の情報セクションのフォーマットに等しいかそれより
小でなければならない（プリヘッダ、情報フィールド、
トレーラ又はサイドフィールドであろうとも）。
のつど１つのシフトレジスタと情報セクション−長さレ
ジスタを有する。シフトレジスタにより表される個所に
て、バイトは相応の長さレジスタの調整セッティングに
相応して挿入される。スタートー及び長さレジスタは所
属の情報セクションのフォーマットに等しいかそれより
小でなければならない（プリヘッダ、情報フィールド、
トレーラ又はサイドフィールドであろうとも）。
【００３７】通常上述の装置構成によっては到来セルか
らのデータの置換が行われる。ユーザがデータ流中に新
たなセルを挿入しようとする場合は先ず、セルの入力受
取のためデータ流中にスペースが可用できなければなら
ない。この目的のために、図３に示す装置に適当な要求
信号が可用にされねばならない。上記信号に基づき上記
装置構成はデータ流を監視する。新たなセルの挿入に十
分なスペースが可用になると直ちに、当該装置により
“空隙”信号が生ぜしめられる。読出ユニット１１は非
活性化され、一方、書込装置１４によりセルがデータ流
中に挿入される。データ転送装置２３は外部に接続され
た源又はノードの内部ＲＡＭの更新に用いられる。ソー
ス（源）はデータ構造の通過伝送後必要性及び読出アク
セスの結果に応じて読出装置１１を介して当該装置構成
により読出される。更に、テーブルを新たな、ないし有
効データで充填するため、又はそれの内容の妥当性を折
々検証するための手段が設けられる。データ転送装置２
３は次の機能を有する；更新インターバルの選択；読出
ボートへのアドレスへのセッティング；源からのデータ
の読出；源へのデータの書込み。転送のスタートのため
には図示していない制御レジスタが設けられている。内
部ＲＡＭ２１は上述の実施例ではそれぞれ８ビット（ｂ
ｉｔ）の２５６のエントリを有する。多くの適用例にお
いて外部コンポーネントなしでも本発明の装置の利用を
可能にするには上記のわずかな容量で十分である。ＲＡ
Ｍは情報フィールド２、ヘッダ部分３、プリヘッダ４の
読出中活性化され得る。ＲＡＭ２１によっては信号遮断
が制限される。ユーザは内部ＲＡＭ制御レジスタ（図示
せず）を介してＲＡＭに対する種々のアドレス源を選択
し得る。
らのデータの置換が行われる。ユーザがデータ流中に新
たなセルを挿入しようとする場合は先ず、セルの入力受
取のためデータ流中にスペースが可用できなければなら
ない。この目的のために、図３に示す装置に適当な要求
信号が可用にされねばならない。上記信号に基づき上記
装置構成はデータ流を監視する。新たなセルの挿入に十
分なスペースが可用になると直ちに、当該装置により
“空隙”信号が生ぜしめられる。読出ユニット１１は非
活性化され、一方、書込装置１４によりセルがデータ流
中に挿入される。データ転送装置２３は外部に接続され
た源又はノードの内部ＲＡＭの更新に用いられる。ソー
ス（源）はデータ構造の通過伝送後必要性及び読出アク
セスの結果に応じて読出装置１１を介して当該装置構成
により読出される。更に、テーブルを新たな、ないし有
効データで充填するため、又はそれの内容の妥当性を折
々検証するための手段が設けられる。データ転送装置２
３は次の機能を有する；更新インターバルの選択；読出
ボートへのアドレスへのセッティング；源からのデータ
の読出；源へのデータの書込み。転送のスタートのため
には図示していない制御レジスタが設けられている。内
部ＲＡＭ２１は上述の実施例ではそれぞれ８ビット（ｂ
ｉｔ）の２５６のエントリを有する。多くの適用例にお
いて外部コンポーネントなしでも本発明の装置の利用を
可能にするには上記のわずかな容量で十分である。ＲＡ
Ｍは情報フィールド２、ヘッダ部分３、プリヘッダ４の
読出中活性化され得る。ＲＡＭ２１によっては信号遮断
が制限される。ユーザは内部ＲＡＭ制御レジスタ（図示
せず）を介してＲＡＭに対する種々のアドレス源を選択
し得る。
【００３８】上述のように、入力ユニット１０と書込装
置１４との間の遅延装置１３はユーザ選択可能な遅延時
間の挿入のためマイクロプロセッサ２５を介して可調整
である。単なるコピー又は書込の際大きな遅延時間は必
要でない。データ構造内に書込まれるべきデータが読出
されるデータに依存ずる場合、読出されるデータの処
理、及びそれに依存しての、新たな被書込データ生成の
ため比較的により長い時間が必要となり得る。そのよう
な場合においてデータ構造が遅延装置１３にて比較的長
い遅延時間に亘って遅延され、データ構造が遅延装置１
３から出力される前にすべての挿入さるべきデータが書
込装置にて可用になる。
置１４との間の遅延装置１３はユーザ選択可能な遅延時
間の挿入のためマイクロプロセッサ２５を介して可調整
である。単なるコピー又は書込の際大きな遅延時間は必
要でない。データ構造内に書込まれるべきデータが読出
されるデータに依存ずる場合、読出されるデータの処
理、及びそれに依存しての、新たな被書込データ生成の
ため比較的により長い時間が必要となり得る。そのよう
な場合においてデータ構造が遅延装置１３にて比較的長
い遅延時間に亘って遅延され、データ構造が遅延装置１
３から出力される前にすべての挿入さるべきデータが書
込装置にて可用になる。
【００３９】本発明の特別な発展形態によればマイクロ
プロセッサ２５と上述の装置の処理コンポーネントとの
間のデータ伝送のチェックのための手段が設けられてい
る。上記チェックは所謂２重ー書込モード（これは共通
の制御レジスタにより起動される）を用いて行われる。
その際レジスタは２重に書込まれる。先ず、レジスタは
適当なデータで書込まれる。２度目にすべてのデータ及
びレジスタビットが反転される。２つのデータユニット
及びレジスタアドレスが比較される。すべてのデータは
適正で有効である際のみ内部レジスタへ伝送される。そ
のようにして、データ書込の際種々のエラーが回避され
る。
プロセッサ２５と上述の装置の処理コンポーネントとの
間のデータ伝送のチェックのための手段が設けられてい
る。上記チェックは所謂２重ー書込モード（これは共通
の制御レジスタにより起動される）を用いて行われる。
その際レジスタは２重に書込まれる。先ず、レジスタは
適当なデータで書込まれる。２度目にすべてのデータ及
びレジスタビットが反転される。２つのデータユニット
及びレジスタアドレスが比較される。すべてのデータは
適正で有効である際のみ内部レジスタへ伝送される。そ
のようにして、データ書込の際種々のエラーが回避され
る。
【００４０】以下、図３の装置の動作経過を１例を用い
て略述する。
て略述する。
【００４１】データ構造の書込の前にマイクロプロセッ
サは動作フェーズの準備のため初期化されなければなら
ない。この目的のため、入力、書込装置１０，１７にお
けるインターフェースが選択され、読出、書込ユニット
がリセットされ、読出書込マスクは被処理データ構造に
調整セッティングされる。図２のデータ構造１ｉの場合
プリヘッダ４は１つのバイトの書込により変化される場
合を仮定する。（付加的に装置構成はヘッダラベル３を
読出し新たなＡＴＭアドレス情報を有しなければならな
い）内部ＲＡＭ２１はデータ転送装置２３を介して、有
効値で書き込まれる。上記有効値は動作中新たなヘッダ
部分情報として使用される。遅延装置は実施さるべき過
程操作に鑑みて２０クロックの比較的わずかな遅延に調
整セッティングされている。
サは動作フェーズの準備のため初期化されなければなら
ない。この目的のため、入力、書込装置１０，１７にお
けるインターフェースが選択され、読出、書込ユニット
がリセットされ、読出書込マスクは被処理データ構造に
調整セッティングされる。図２のデータ構造１ｉの場合
プリヘッダ４は１つのバイトの書込により変化される場
合を仮定する。（付加的に装置構成はヘッダラベル３を
読出し新たなＡＴＭアドレス情報を有しなければならな
い）内部ＲＡＭ２１はデータ転送装置２３を介して、有
効値で書き込まれる。上記有効値は動作中新たなヘッダ
部分情報として使用される。遅延装置は実施さるべき過
程操作に鑑みて２０クロックの比較的わずかな遅延に調
整セッティングされている。
【００４２】プリヘッダ、トレーラ、サイドフィールド
を有するセルはバイトごとに読出装置１１により読出さ
れ、しかる後分割されないデータ構造として遅延装置１
３内に書込まれる。読出装置１１は読出マスク１２に従
って一方ではＡＴＭセルのヘッダ部分３からバイト３，
４を読出し、当該バイトをポインタとしてデマルチプレ
クサ１を介して内部メモリ２１に加える。上記メモリは
上記アドレス情報の印加及び所定の応答時間（該応答時
間は２０クロックのプリセット遅延時間より小である）
の後情報をヘッダ情報としてデマルチプレクサ２４及び
書込マスク１５を介して書込装置１４に供給する。該書
込装置はヘッダ部分の書込のためバイト３，４をアドレ
ッシングする。それと並列的にプリヘッダ４のバイト３
が読出装置１１により読出される。内部ＲＡＭ２１から
又は外部バイアス電圧源から相応の個所にて挿入さるべ
き情報が書込マスクから書込装置に供給され、被処理デ
ータ構造のプリヘッダが相応に書き込まれる。
を有するセルはバイトごとに読出装置１１により読出さ
れ、しかる後分割されないデータ構造として遅延装置１
３内に書込まれる。読出装置１１は読出マスク１２に従
って一方ではＡＴＭセルのヘッダ部分３からバイト３，
４を読出し、当該バイトをポインタとしてデマルチプレ
クサ１を介して内部メモリ２１に加える。上記メモリは
上記アドレス情報の印加及び所定の応答時間（該応答時
間は２０クロックのプリセット遅延時間より小である）
の後情報をヘッダ情報としてデマルチプレクサ２４及び
書込マスク１５を介して書込装置１４に供給する。該書
込装置はヘッダ部分の書込のためバイト３，４をアドレ
ッシングする。それと並列的にプリヘッダ４のバイト３
が読出装置１１により読出される。内部ＲＡＭ２１から
又は外部バイアス電圧源から相応の個所にて挿入さるべ
き情報が書込マスクから書込装置に供給され、被処理デ
ータ構造のプリヘッダが相応に書き込まれる。
【００４３】クロック減結合段１６の通過伝送後変化さ
れたデータ構造（図２中１ｉ）は出力ユニット１７へ達
し、インターフェースモードＡを介してバイトごとに書
込まれる。読出及び読出装置１２，１５は当該の過程操
作の際次のようにセッティングされる、すなわちトレー
ラ及びサイドフィールド並びに情報フィールド２におけ
るデータが変わらないで伝送されるようにセットされ
る。
れたデータ構造（図２中１ｉ）は出力ユニット１７へ達
し、インターフェースモードＡを介してバイトごとに書
込まれる。読出及び読出装置１２，１５は当該の過程操
作の際次のようにセッティングされる、すなわちトレー
ラ及びサイドフィールド並びに情報フィールド２におけ
るデータが変わらないで伝送されるようにセットされ
る。
【００４４】処理ユニットのうちの１つによりそれのデ
ータ処理フェーズ中エラーが捕捉検出されると、当該の
１つの処理ユニットからエラー通報信号がマイクロプロ
セッサ２５に供給される。その種通報は適当な中間メモ
リに記憶される。エラー通報はマイクロプロセッサから
外部コントロール装置へ転送され、該コントロール装置
はそのようなエラー通報を評価し、適当な命令をマイク
ロプロセッサを介して処理装置に送信する。チャックモ
ード中該試行の後１つのセルないしセル構造が記憶され
る場合、それの代わりに空きセルが、出力ユニット１７
を介して出力され得る。
ータ処理フェーズ中エラーが捕捉検出されると、当該の
１つの処理ユニットからエラー通報信号がマイクロプロ
セッサ２５に供給される。その種通報は適当な中間メモ
リに記憶される。エラー通報はマイクロプロセッサから
外部コントロール装置へ転送され、該コントロール装置
はそのようなエラー通報を評価し、適当な命令をマイク
ロプロセッサを介して処理装置に送信する。チャックモ
ード中該試行の後１つのセルないしセル構造が記憶され
る場合、それの代わりに空きセルが、出力ユニット１７
を介して出力され得る。
【００４５】上述のように、データ流の接続線路中で書
込装置１４の後方にクロック減結合部が組込まれる。そ
れにより、出力レートは困難なく入力レートより高い値
にされ得る。
込装置１４の後方にクロック減結合部が組込まれる。そ
れにより、出力レートは困難なく入力レートより高い値
にされ得る。
【００４６】
【発明の効果】本発明によればＡＴＭシステムはの適用
（アプリケーション）手法領域を拡大し、更にＡＴＭレ
イヤを介して情報パケットの転送の際データを抽出し挿
入し得るという効果が奏される。
（アプリケーション）手法領域を拡大し、更にＡＴＭレ
イヤを介して情報パケットの転送の際データを抽出し挿
入し得るという効果が奏される。
【図１】種々の２進構造を従来ＡＴＭセル及びそれに対
して変化されたデータ構造を含めて、本発明により実現
される処理手法の、本発明により実施される処理方法の
説明のため示す概念図である。
して変化されたデータ構造を含めて、本発明により実現
される処理手法の、本発明により実施される処理方法の
説明のため示す概念図である。
【図２】特別なデータ構造及び該データ構造の本発明に
よる処理の手法の説明用概念図である。
よる処理の手法の説明用概念図である。
【図３】本発明の処理装置の実施例のブロック接続図で
ある。
ある。
【符号の説明】 ２ 情報フィールド ３ ヘッダ（部分） ４ プリヘッダ ５ トレーラ １０ 入力インターフェース １１ 読出装置 １２ 読出マスク装置 １３ 遅延装置 １４ 書込装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲリット−ヤン ヴァン ロー ジュニア オランダ国 ヘールレン ヨスクリーネン ストラート ５ビー (72)発明者 ヨアヒム ノル ドイツ連邦共和国 アーヘン ブリュッセ ラー リング75エフ (72)発明者 アンドレアス シュヴォーペ ドイツ連邦共和国 ヴュルゼレン モルス バッハー シュトラーセ 23
Claims (21)
- 【請求項１】 通信ネットワークのノードをＡＴＭセル
（１ａ）が通過伝送する際当該ＡＴＭセル（１ａ）を処
理する装置であって、入力インターフェース（１０）
と、少なくとも１つのセルセクションの読出用の読出装
置（１１）と、少なくとも１つのセルセクションの書込
用の書込装置（１４）と、出力インターフェースユニッ
ト（１７）とを有する当該装置において、上記読出装置
（１１）には被処理データ構造（１ａ．．．１ｏ）のす
べての情報セクション（２，３，４，５，６）をＡＴＭ
セルのプリヘッダおよび／又はトレーラおよび／又はサ
イドフィールドを含めて選択的に読出すための第１のマ
スク装置（１２）が配属されており、上記書込装置（１
４）には当該ＡＴＭセルをそれの（主）情報フィールド
（２）、ヘッダフィールド（３）、および／又は当該の
２進データ構造のプリヘッダ、トレーラおよび／又はサ
イドフィールド（４〜６）うちの少なくとも１つにおい
て選択的に書込むための第２のマスク装置（１５）が配
属されていることを特徴とする通信ネットワークのノー
ドにおけるＡＴＭセルの処理装置。 - 【請求項２】 上記の第２マスク装置（１５）及び所属
の書込装置（１４）はプリヘッダ（４）および／又はト
レーラの長さの変化のための手段を有する請求項１記載
の装置。 - 【請求項３】 入力インターフェース（１０）と書込装
置（１４）との間の線路経路中に遅延装置（１３）が配
置されており、該遅延装置中にはデータ構造（１
ａ．．．１ｏ）が分割せずに読込可能である請求項１又
は２記載の装置。 - 【請求項４】 上記遅延装置（１３）は遅延の調整セッ
ティングのための手段を有する請求項２又は３記載の装
置。 - 【請求項５】 マイクロプロセッサ（２５）は当該装置
のすべての処理ユニット（１０〜１７，２２〜２４）に
接続、結合されておりそして次のように構成されてお
り、即ち、処理の開始前に入、出力インターフェース
（１０，１７）を選択し、読出書込装置（１１，１４）
をリセットし、被読出及び被書込情報の選択のため第
１、第２マスク装置（１２，１５）を調整セッティング
し、場合により遅延装置（１３）の遅延時間を設定する
ように構成されている請求項１からまでのうちいずれか
１項記載の装置。 - 【請求項６】 書込装置（１４）と出力インターフェー
ス（１７）との間にクロック減結合のための手段（１
６）が挿入接続されている請求項１から５までのうちい
ずれか１項記載の装置。 - 【請求項７】 通信ネットワークのノードに内部メモリ
（２１）が配属されており、該内部メモリは一方では第
１デマルチプレクサ（２２）を介して第１マスク装置
（１２）に接続され、他方では第２デマルチプレクサ
（２４）を介して第２マスク装置（１５）に接続、結合
されており、当該装置構成は次のようになされている即
ち、第１マスク装置（１２）を介してポインタがメモリ
（２１）にてセットされ指示（インジケーション）され
たポジションに位置するエントリが第２マスク装置（１
５）を介して２進データ構造中少なくとも１つの情報−
及びアドレスセクション（２〜６）内に書き込まれるよ
うに構成されている請求項１から６までのうちいずれか
１項記載の装置。 - 【請求項８】 データ転送装置（２３）はデマルチプレ
クサ（２２，２４）を介してメモリ（２１）及び第１、
第２マスク装置（１２，１５）に接続、結合されてお
り、有効な情報で内部メモリの書込のため設けられてい
る請求項７記載の装置。 - 【請求項９】 通信ネットワークのノードをＡＴＭセル
が通過伝送する際の当該ＡＴＭセルを含む２進データ構
造の処理方法において、 ａ）プリヘッダ及び／又はトレーラおよび／又はサイド
フィールドとして少なくとも１つの付加的情報セクショ
ンを有するデータ構造を使用し、その際上記のプリヘッ
ダおよび／又はトレーラおよび／又はサイドフィールド
は選択的に可調整であり（プログラミング可能であり） ｂ）上記ＡＴＭセルの情報ーおよび／又はヘッダフィー
ルドおよび／又はプリヘッダ、トレーラ又はサイドフィ
ールドのうちの少なくとも１つが第１マスク装置を介し
て読出され、 ｃ）上記ｂ）のステップによる読出過程に依存して、情
報フィールド、プリヘッダ、トレーラ、サイドフィール
ドからなる情報セクションのうちの少なくとも１つが、
第２マスク装置を介して選択的に書き込まれ、および／
又は除去されるようにしたことを特徴とする通信ネット
ワークのノードにおける２進データ構造の処理方法。 - 【請求項１０】 当該データ構造は読出後分割せずに遅
延され、当該の遅延はステップｃ）にて書込に必要なす
べてのデータが可用になるまでなされるようにした請求
項９記載の方法。 - 【請求項１１】 ステップｃ）にて必要なデータが、少
なくとも１つの情報セクションの選択的読出に依存して
可用にされるようにした請求項１０記載の方法。 - 【請求項１２】 ステップｂ）にて選択的に読出される
データ及びアドレスが少なくとも部分的に内部メモリに
対するポインタとして使用され、更にポインタにより指
示（インジケーション）された内部メモリからのデータ
が、ステップｃ）にて選択的に書込まれる請求項９から
１１までのうちいずれか１項記載の方法。 - 【請求項１３】 データ構造の書込後及び出力インター
フェースを介する出力前にクロック減結合を行う請求項
９から１２までのうちいずれか１項記載の方法。 - 【請求項１４】 遅延の度合いを書込過程操作の様式、
種別に依存してプリセットする請求項９から１３までの
うちいずれか１項記載の方法。 - 【請求項１５】 プリヘッダおよび／又はトレーラ中に
データを挿入し、データ構造のフォーマットを変化させ
る請求項９から１４までのうちいずれか１項記載の方
法。 - 【請求項１６】 データがプリヘッダおよび／又はトレ
ーラにて除去されるようにしてデータ構造のフォーマッ
トを変化させる請求項９から１５までのうちいずれか１
項記載の方法。 - 【請求項１７】 サイドフィールドを使用し、該サイド
フィールドの内容を特別データの変化のため所定のビッ
ト単位ユニットで選択的に変化させる請求項９から１５
までのうちいずれか１項記載の方法。 - 【請求項１８】 初期化フェーズにて２進データ構造の
処理前に、入、出力インターフェースを選択し、読出、
書込ユニットをリセットし、そして選択的読出のために
使用される第１マスク装置、及び選択的書込のために使
用される第２マスク装置を、セルの情報ーおよび／又は
ヘッダフィールド、プリヘッダ、および／又はトレーラ
および／又はサイドフィールドのうちの少なくとも１つ
の情報セクションの読出ないし書込へプリセットし、書
込過程操作に対するデータ源として１つの内部源および
／又は少なくとも１つの外部源が選択されるようにした
請求項９から１７までのうちいずれか１項記載の方法。 - 【請求項１９】 ２進データ構造の交換のため複数のノ
ードを有する通信ネットワークにて、ＡＴＭセルを処理
するシステムであって、上記ＡＴＭセルは前記の２進デ
ータ構造中に含まれており、少なくとも１つの主情報フ
ィールドと、少なくとも１つの付加情報フィールドとを
有し、該付加情報フィールドはプリヘッダ、トレーラ、
サイドフィールドのうちから選ばれたものからなり、こ
こにおいて上記のシステムはＡＴＭセルの処理のためそ
れぞれ上記ノードのうちの１つに割当られており、下記
の手段を有しており、即ち ａ）上記のノードにてＡＴＭセルの入力受取のための第
１のインターフェース手段 ｂ）被処理データ構造のすべての情報フィールドを主情
報フィールド及び実際のＡＴＭセル内に存在するすべて
の付加情報フィールドを含めて選択的に読出すための第
１のマスク手段、 ｃ）主情報フィールド及び上記ＡＴＭセルの少なくとも
１つの付加情報フィールドを選択的に書き込むための第
２マスク手段 ｄ）選択的に書き込まれたＡＴＭセルの出力のため、及
び通信ネットワークにて１つの受信器へ伝送のための第
２インターフェース手段を有することを特徴とするＡＴ
Ｍセルの処理システム。 - 【請求項２０】 ＡＴＭセルの修整システムであって、
上記ＡＴＭセルは少なくとも１つの情報フィールドと、
ヘッダフィールドと少なくとも１つの付加情報フィール
ドとを含み、該付加情報フィールドはプリヘッダ、トレ
ーラ、サイドフィールドを含む群（集合体）からなり、
上記システムは下記手段を有しており、即ち ａ）ＡＴＭセルの上記フィールドのうち少なくとも２つ
の読出のための読出手段、 ｂ）ＡＴＭセルの当該フィールドの選択的読出のための
読出手段と結合された第１のマスク手段、 ｃ）少なくとも２つのセルフィールドを書込むための書
込手段 ｄ）ＡＴＭセルの少なくとも２つのフィールドの選択的
書込のための第２のマスク手段を有することを特徴とす
るＡＴＭセルの修整システム。 - 【請求項２１】 ２進データ構造の交換のため複数ノー
ドを有する通信ネットワークにて、ＡＴＭセルの形の２
進データ構造の処理方法において、下記のステップを有
し、即ち ａ）第１の情報フィールドのステップを有するＡＴＭセ
ルの生成のステップを有し、上記の付加情報フィールド
はプリヘッダ、トレーラ、サイドフィールドを含む群
（集合体）のうちから選択されたものであり、ここにお
いて上記の付加情報フィールドの各々が選択的に調整セ
ッティング（プログラミング）され得るものであり ｂ）上記ＡＴＭセルを第１インターフェースを介して上
記ノードに入力するステップ、 ｃ）第１の情報セクションとプリヘッダ、トレーラ、サ
イドフィールドからなる付加情報セクションのうち少な
くとも１つとを第１のマスク装置により選択的に読出す
ステップ、 ｄ）情報フィールド、プリヘッダ、トレーラ、サイドフ
ィールドからなる情報フィールド（集合体）のうちの少
なくとも１つの情報フィールドにおける情報の修整を、
第２マスク装置により前記の少なくとも１つの情報フィ
ールドの選択的書込により行うようにしたことを特徴と
するＡＴＭセルの処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4323471.2 | 1993-07-14 | ||
| DE4323471A DE4323471C2 (de) | 1993-07-14 | 1993-07-14 | Anordnung und Verfahren zum Bearbeiten von Datenstrukturen bei deren Durchlauf durch einen Netzwerkknoten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170273A true JPH07170273A (ja) | 1995-07-04 |
Family
ID=6492715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6162361A Ceased JPH07170273A (ja) | 1993-07-14 | 1994-07-14 | 通信ネットワークのノードにおけるデータ構造、ａｔｍセルの処理、修整方法及び装置並びにａｔｍセルの処理、修整システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5568478A (ja) |
| EP (1) | EP0634879A3 (ja) |
| JP (1) | JPH07170273A (ja) |
| DE (1) | DE4323471C2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825765A (en) * | 1992-03-31 | 1998-10-20 | Fore Systems, Inc. | Communication network based on ATM for general purpose computers |
| DE19616286A1 (de) * | 1996-04-24 | 1997-10-30 | Sel Alcatel Ag | Synchrones Übertragungssystem mit Fehlerortungsfunktion und Monitoreinrichtung dafür |
| US5878028A (en) * | 1996-06-06 | 1999-03-02 | Advanced Micro Devices, Inc. | Data structure to support multiple transmit packets for high performance |
| US6829240B1 (en) * | 1996-11-27 | 2004-12-07 | Mindspeed Technologies, Inc. | System for, and method of, ATM segmentation and re-assembly of cells providing streaming data |
| US6392996B1 (en) * | 1998-04-13 | 2002-05-21 | At&T Corp. | Method and apparatus for frame peeking |
| JP2000175189A (ja) * | 1998-12-07 | 2000-06-23 | Univ Tokyo | 動画符号化方法およびそれに用いる動画符号化装置 |
| US6629163B1 (en) * | 1999-12-29 | 2003-09-30 | Implicit Networks, Inc. | Method and system for demultiplexing a first sequence of packet components to identify specific components wherein subsequent components are processed without re-identifying components |
| US20020069309A1 (en) * | 2000-09-25 | 2002-06-06 | Edward Balassanian | Method and system for data metering |
| US6990086B1 (en) | 2001-01-26 | 2006-01-24 | Cisco Technology, Inc. | Method and system for label edge routing in a wireless network |
| US8234444B2 (en) * | 2008-03-11 | 2012-07-31 | International Business Machines Corporation | Apparatus and method to select a deduplication protocol for a data storage library |
| US10957445B2 (en) | 2017-10-05 | 2021-03-23 | Hill-Rom Services, Inc. | Caregiver and staff information system |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU678728A1 (ru) * | 1977-02-21 | 1979-08-05 | Предприятие П/Я Г-5308 | Устройство дл синхронного уплотнени асинхронных цифровых сигналов |
| US4493021A (en) * | 1981-04-03 | 1985-01-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multicomputer communication system |
| DE3714385A1 (de) * | 1987-04-30 | 1988-11-10 | Philips Patentverwaltung | Verfahren und schaltungsanordnung zur koppelfeldsteuerung in einem vermittlungssystem |
| ATE89692T1 (de) * | 1988-03-26 | 1993-06-15 | Alcatel Nv | Kommunikationsvermittlungselement. |
| SU1690210A1 (ru) * | 1988-11-25 | 1991-11-07 | Предприятие П/Я Р-6609 | Система передачи и приема информации с пакетной коммутацией |
| SU1653181A1 (ru) * | 1988-12-30 | 1991-05-30 | Предприятие П/Я М-5308 | Устройство объединени асинхронных цифровых сигналов |
| JP2964457B2 (ja) * | 1989-12-05 | 1999-10-18 | 株式会社日立製作所 | 通信処理装置 |
| JPH03187646A (ja) * | 1989-12-18 | 1991-08-15 | Oki Electric Ind Co Ltd | セル組立・分解方式 |
| JP3001953B2 (ja) * | 1990-10-20 | 2000-01-24 | 富士通株式会社 | 仮想識別子変換装置 |
| GB2254980B (en) * | 1991-04-16 | 1995-03-08 | Roke Manor Research | Improvements in or relating to multicast server apparatus |
| FR2681164A1 (fr) * | 1991-09-06 | 1993-03-12 | Thomson Csf | Procede pour l'acheminement d'un paquet de donnees dans un reseau de transmission numerique. |
| US5323389A (en) * | 1992-08-14 | 1994-06-21 | Fore Systems, Inc. | ATM cell interface and method for dispatching an ATM cell |
| DE4230744A1 (de) * | 1992-09-14 | 1993-02-11 | Siemens Ag | Verfahren zum rundsenden von zellen in einer im asynchron-transfer-modus wirkenden koppelstruktur eines kommunikationssystems |
| US5321691A (en) * | 1993-01-11 | 1994-06-14 | At&T Bell Laboratories | Asynchronous transfer mode (ATM) switch fabric |
-
1993
- 1993-07-14 DE DE4323471A patent/DE4323471C2/de not_active Expired - Fee Related
-
1994
- 1994-07-07 EP EP94110591A patent/EP0634879A3/de not_active Withdrawn
- 1994-07-13 US US08/275,000 patent/US5568478A/en not_active Expired - Fee Related
- 1994-07-14 JP JP6162361A patent/JPH07170273A/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US5568478A (en) | 1996-10-22 |
| DE4323471C2 (de) | 1996-10-17 |
| DE4323471A1 (de) | 1995-01-19 |
| EP0634879A2 (de) | 1995-01-18 |
| EP0634879A3 (de) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7643511B2 (en) | Frame alteration logic for network processors | |
| JP3104429B2 (ja) | コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法 | |
| US5870479A (en) | Device for processing data packets | |
| US7218632B1 (en) | Packet processing engine architecture | |
| EP0952716A2 (en) | System and method for data transformation and transfer in networks | |
| US6788684B2 (en) | Cell bridge apparatus and cell bridging method as well as information transmission system having cell bridge apparatus | |
| JPH07170273A (ja) | 通信ネットワークのノードにおけるデータ構造、ａｔｍセルの処理、修整方法及び装置並びにａｔｍセルの処理、修整システム | |
| US6772269B1 (en) | Bus switch and bus switch system for increased data transfer | |
| US5568651A (en) | Method for detection of configuration types and addressing modes of a dynamic RAM | |
| US7369553B2 (en) | Unicast/multicast system | |
| AU661118B2 (en) | Multicast pocket generation device for a pocket switching telecommunication system | |
| US6788700B1 (en) | Interfacing between a network interface and a bus | |
| RU2142646C1 (ru) | Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| KR100467708B1 (ko) | 비동기전송모드교환시스템의셀처리장치및방법 | |
| US5748917A (en) | Line data architecture and bus interface circuits and methods for dual-edge clocking of data to bus-linked limited capacity devices | |
| EP1031092B1 (en) | Byte alignment method and apparatus | |
| JP3088384B2 (ja) | Ａｔｍスイッチ及びａｔｍスイッチの論理同報通信方法 | |
| JPH077520A (ja) | ローカルネットワークおよびブリッジ素子 | |
| US7739423B2 (en) | Bulk transfer of information on network device | |
| JP2002344514A (ja) | マルチキャスト方法及びマルチキャスト装置 | |
| JP3501577B2 (ja) | Ａｔｍセルヘッダ変換回路 | |
| US7733854B2 (en) | Forced bubble insertion scheme | |
| JP3955640B2 (ja) | ポイント対ポイント・インタフェース上にポイント対マルチポイント・インタフェースを再構築する方法 | |
| KR100190854B1 (ko) | 비동기 전송 방식 멀티캐스트 셀 라우팅 망의 스위칭장치 | |
| JP2937750B2 (ja) | ポインタ挿入装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20040220 |