JP3001953B2 - 仮想識別子変換装置 - Google Patents
仮想識別子変換装置Info
- Publication number
- JP3001953B2 JP3001953B2 JP28260590A JP28260590A JP3001953B2 JP 3001953 B2 JP3001953 B2 JP 3001953B2 JP 28260590 A JP28260590 A JP 28260590A JP 28260590 A JP28260590 A JP 28260590A JP 3001953 B2 JP3001953 B2 JP 3001953B2
- Authority
- JP
- Japan
- Prior art keywords
- identifier
- virtual
- identification information
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
Description
【発明の詳細な説明】 〔概要〕 交換機の前段におかれ、交換機への入力ハイウェイ上
でのATMセルに付加されている仮想パス識別子、仮想チ
ャネル識別子を交換機からの出力ハイウェイ上でのATM
セルに付加されるべき仮想パル識別子、仮想チャネル識
別子に変換し、さらに交換機内のスイッチでの交換用の
タグ情報を付加してATMセルを交換機に入力させる仮想
チャネル変換器における仮想識別子変換方式に関し、 入力仮想パス識別子および仮想チャネル識別子28ビッ
トをフルサポートでき、しかも汎用性のある形式で仮想
識別子の変換を実現することを目的とし、 広帯域ISDN用交換機の前段におかれ、該交換機への入
力ハイウェイ上でのATMセルのヘッダに付加されている
仮想パス識別子および仮想チャネル識別子を、該交換機
からの出力ハイウェイ上でATMセルのヘッダに付加され
るべき仮想パス識別子および仮想チャネル識別子に変換
し、かつ該交換機内のスイッチにおける交換用のタグ情
報を該ATMセルに付加する仮想チャネル変換器におい
て、前記入力ハイウェイ上でのATMセルのヘッダに付加
されている仮想パス識別子及び仮想チャネル識別子を記
憶する入力識別子記憶手段と、該入力ハイウェイから入
力されたATMセルに付加されている仮想パス識別子およ
び仮想チャネル識別子と該入力識別子記憶手段の内容と
が一致するか否かを比較する比較手段とを有する識別子
比較部を、該入力ハイウェイ上でのATMセルに付加され
ている仮想パス識別子および仮想チャネル識別子の値の
変化数に対してそれぞれ備えるように構成する。
でのATMセルに付加されている仮想パス識別子、仮想チ
ャネル識別子を交換機からの出力ハイウェイ上でのATM
セルに付加されるべき仮想パル識別子、仮想チャネル識
別子に変換し、さらに交換機内のスイッチでの交換用の
タグ情報を付加してATMセルを交換機に入力させる仮想
チャネル変換器における仮想識別子変換方式に関し、 入力仮想パス識別子および仮想チャネル識別子28ビッ
トをフルサポートでき、しかも汎用性のある形式で仮想
識別子の変換を実現することを目的とし、 広帯域ISDN用交換機の前段におかれ、該交換機への入
力ハイウェイ上でのATMセルのヘッダに付加されている
仮想パス識別子および仮想チャネル識別子を、該交換機
からの出力ハイウェイ上でATMセルのヘッダに付加され
るべき仮想パス識別子および仮想チャネル識別子に変換
し、かつ該交換機内のスイッチにおける交換用のタグ情
報を該ATMセルに付加する仮想チャネル変換器におい
て、前記入力ハイウェイ上でのATMセルのヘッダに付加
されている仮想パス識別子及び仮想チャネル識別子を記
憶する入力識別子記憶手段と、該入力ハイウェイから入
力されたATMセルに付加されている仮想パス識別子およ
び仮想チャネル識別子と該入力識別子記憶手段の内容と
が一致するか否かを比較する比較手段とを有する識別子
比較部を、該入力ハイウェイ上でのATMセルに付加され
ている仮想パス識別子および仮想チャネル識別子の値の
変化数に対してそれぞれ備えるように構成する。
本発明は広帯域ISDN用交換機に係り、さらに詳しくは
交換機の前段におかれ、交換機への入力ハイウェイ上で
のATMセルに付加されている仮想パス識別子、仮想チャ
ネル識別子を交換機からの出力ハイウェイ上でのATMセ
ルに付加されるべき仮想パス識別子、仮想チャネル識別
子に変換し、さらに交換機内のスイッチでの交換用のタ
グ情報を付加してATMセルを交換機に入力させる仮想チ
ャネル変換器における仮想識別子変換方式に関する。
交換機の前段におかれ、交換機への入力ハイウェイ上で
のATMセルに付加されている仮想パス識別子、仮想チャ
ネル識別子を交換機からの出力ハイウェイ上でのATMセ
ルに付加されるべき仮想パス識別子、仮想チャネル識別
子に変換し、さらに交換機内のスイッチでの交換用のタ
グ情報を付加してATMセルを交換機に入力させる仮想チ
ャネル変換器における仮想識別子変換方式に関する。
広帯域（Ｂ）ISDNにおいては、非同期転送モード（AT
M）セルと呼ばれる固定長のパケット形式のセルが、そ
のヘッダにセルの宛先などを示す仮想パス識別子（バー
チャルパスアイデンティファイアー:VPI）と仮想チャネ
ル識別子（バーチャルパスアイデンティファイアー:VC
I）とが付加されて伝送される。
M）セルと呼ばれる固定長のパケット形式のセルが、そ
のヘッダにセルの宛先などを示す仮想パス識別子（バー
チャルパスアイデンティファイアー:VPI）と仮想チャネ
ル識別子（バーチャルパスアイデンティファイアー:VC
I）とが付加されて伝送される。
第６図はATMセルの交換方式の構成ブロック図であ
る。同図において加入者線、または局間の回線、すなわ
ち交換機への入力ハイウェイ上で交換機に伝送されてく
るATMセルは、まず仮想チャネル変換器（バーチャルチ
ャネルコンバータ、VCC）１に入力され、ここで仮想識
別子の変換とATM交換機内での交換制御用のタグ（TAG）
情報のATMセルへの付加が行われる。すなわち入力ハイ
ウェイ上でのATMセルのヘッダに付加されている仮想パ
ス識別子と仮想チャネル識別子が、交換機からの出力ハ
イウェイ上でのATMセルに付加されるべき仮想パス識別
子と仮想チャネル識別子とに変換され、また交換制御用
のタグ情報が付加される。
る。同図において加入者線、または局間の回線、すなわ
ち交換機への入力ハイウェイ上で交換機に伝送されてく
るATMセルは、まず仮想チャネル変換器（バーチャルチ
ャネルコンバータ、VCC）１に入力され、ここで仮想識
別子の変換とATM交換機内での交換制御用のタグ（TAG）
情報のATMセルへの付加が行われる。すなわち入力ハイ
ウェイ上でのATMセルのヘッダに付加されている仮想パ
ス識別子と仮想チャネル識別子が、交換機からの出力ハ
イウェイ上でのATMセルに付加されるべき仮想パス識別
子と仮想チャネル識別子とに変換され、また交換制御用
のタグ情報が付加される。
VCC1から出力されたATMセルはマルチプレクサ２に入
力され、さらにATM交換機内のスイッチングモジュール
3,4および５によって交換動作が行われ、デマルチプレ
クサ６によって複数本の出力ハイウェイのいずれかに出
力される。ここでスイッチングモジュール3,4および５
は一般に自己ルーティングモジュールと呼ばれ、各段の
自己ルーティングモジュールに入力されたATMセルはVCC
1によって付加されたダグ情報の内容によって複数本の
出力線のいずれかに出力され、交換動作が行われる。
力され、さらにATM交換機内のスイッチングモジュール
3,4および５によって交換動作が行われ、デマルチプレ
クサ６によって複数本の出力ハイウェイのいずれかに出
力される。ここでスイッチングモジュール3,4および５
は一般に自己ルーティングモジュールと呼ばれ、各段の
自己ルーティングモジュールに入力されたATMセルはVCC
1によって付加されたダグ情報の内容によって複数本の
出力線のいずれかに出力され、交換動作が行われる。
第７図はATMセルのフォーマットである。ATMセルは、
交換動作に必要なタグ（２バイト）と前述の仮想パス識
別子および仮想チャネル識別子などが格納されるヘッダ
部５バイトと、実際に転送されるデータが格納される情
報部48バイトから構成されている。
交換動作に必要なタグ（２バイト）と前述の仮想パス識
別子および仮想チャネル識別子などが格納されるヘッダ
部５バイトと、実際に転送されるデータが格納される情
報部48バイトから構成されている。
ヘッダ部５バイトの内容は、ユーザとネットワークと
の間でのセルとネットワーク相互間でのセルとではわず
かに異なり、ユーザとネットワークとの間でのセルには
第７図に示すようにユーザ側の端末で使われるゼネラル
フローコントロール（GFC）４ビットが付加されている
のに対して、ネットワーク相互間のセルにはGFC4ビット
は存在しない。
の間でのセルとネットワーク相互間でのセルとではわず
かに異なり、ユーザとネットワークとの間でのセルには
第７図に示すようにユーザ側の端末で使われるゼネラル
フローコントロール（GFC）４ビットが付加されている
のに対して、ネットワーク相互間のセルにはGFC4ビット
は存在しない。
ヘッダ部にはその後に仮想パス識別子VPIと仮想チャ
ネル識別子VCI、通信の種類を示すペイロードタイプPT
などの４ビット、ヘッドエラー訂正用のヘッダエラーコ
ントロールHEC8ビットが格納されている。従って仮想パ
ス識別子および仮想チャネル識別子の格納ビット数はユ
ーザとネットワークとの間でのセルでは24ビット、ネッ
トワーク相互間では28ビットとなる。
ネル識別子VCI、通信の種類を示すペイロードタイプPT
などの４ビット、ヘッドエラー訂正用のヘッダエラーコ
ントロールHEC8ビットが格納されている。従って仮想パ
ス識別子および仮想チャネル識別子の格納ビット数はユ
ーザとネットワークとの間でのセルでは24ビット、ネッ
トワーク相互間では28ビットとなる。
第８図は仮想チャネル変換器（VCC）の従来例の構成
ブロック図である。同図において、コールプロセッサ
（CPR）７はATMセルの交換全体を制御するものであり、
オーダ受信・分配回路８はCPR7からの命令に従って通信
路の制御を行うものである。入力ハイウェイ（HW）から
入力されるATMセルは入力VPI/VCI用レジスタ９、および
ヘッダ挿入回路10に与えられる。
ブロック図である。同図において、コールプロセッサ
（CPR）７はATMセルの交換全体を制御するものであり、
オーダ受信・分配回路８はCPR7からの命令に従って通信
路の制御を行うものである。入力ハイウェイ（HW）から
入力されるATMセルは入力VPI/VCI用レジスタ９、および
ヘッダ挿入回路10に与えられる。
そして入力VPI/VCI用レジスタ９は入力ハイウェイ上
のATMセルのヘッダに付加されている仮想パス識別子お
よび仮想チャネル識別子最大28ビットを、タイミング発
生器（TG）11の発生するタイミングに従って、セレクタ
12を介して変換テーブルとしてのランダム・アクセス・
メモリ（RAM）13にリードアドレスとして与える。
のATMセルのヘッダに付加されている仮想パス識別子お
よび仮想チャネル識別子最大28ビットを、タイミング発
生器（TG）11の発生するタイミングに従って、セレクタ
12を介して変換テーブルとしてのランダム・アクセス・
メモリ（RAM）13にリードアドレスとして与える。
変換テーブル13には予めCPR7からの命令により入力ハ
イウェイ上でのATMセルの仮想パス識別子、仮想チャネ
ル識別子に対応して交換機からの出力ハイウェイ上のAT
Mセルに付加されるべき仮想パス識別子、仮想チャネル
識別子および第６図の自己ルーティングモジュール3,4,
5、デマルチプレクサ６でのスイッチングに必要なタグ
情報とがオーダ受信分配回路８を介して格納されてお
り、入力VPIとVCIとに対応する格納内容が変換テーブル
13からヘッダ挿入回路10に出力される。
イウェイ上でのATMセルの仮想パス識別子、仮想チャネ
ル識別子に対応して交換機からの出力ハイウェイ上のAT
Mセルに付加されるべき仮想パス識別子、仮想チャネル
識別子および第６図の自己ルーティングモジュール3,4,
5、デマルチプレクサ６でのスイッチングに必要なタグ
情報とがオーダ受信分配回路８を介して格納されてお
り、入力VPIとVCIとに対応する格納内容が変換テーブル
13からヘッダ挿入回路10に出力される。
ここでスイッチングモジュールの各段、およびデマル
チプレクサ６のスイッチングに必要なタグ情報がそれぞ
れ４ビットであるとして、タグ情報16ビットが前述の28
ビットに加えられ、変換テーブル13からの出力は44ビッ
トとなる。そしてこの内容がヘッダ挿入回路10によって
ATMセルに付加されて、セルが交換機に入力されること
になる。
チプレクサ６のスイッチングに必要なタグ情報がそれぞ
れ４ビットであるとして、タグ情報16ビットが前述の28
ビットに加えられ、変換テーブル13からの出力は44ビッ
トとなる。そしてこの内容がヘッダ挿入回路10によって
ATMセルに付加されて、セルが交換機に入力されること
になる。
第８図で説明したように、従来は入力ATMセルに付加
されている仮想パス識別子、仮想チャネル識別子の変換
内容と交換機内でのスイッチングに必要なタグ情報は変
換テーブルとしてのランダム・アクセス・メモリ（RA
M）に格納されていたために、RAMのアドレスは228すな
わち約2.6億アドレスとなり、入力識別子データ28ビッ
トをタグ情報を含む44ビットに変換することには、ハー
ドウェア量やアクセス速度などの問題で現在の技術では
ほとんど対応不可能であるという問題点があった。
されている仮想パス識別子、仮想チャネル識別子の変換
内容と交換機内でのスイッチングに必要なタグ情報は変
換テーブルとしてのランダム・アクセス・メモリ（RA
M）に格納されていたために、RAMのアドレスは228すな
わち約2.6億アドレスとなり、入力識別子データ28ビッ
トをタグ情報を含む44ビットに変換することには、ハー
ドウェア量やアクセス速度などの問題で現在の技術では
ほとんど対応不可能であるという問題点があった。
このために、従来はVPIとVCIの全部のビット、すなわ
ち28ビットをサポートする代わりに、28ビットを縮退さ
せて、例えば８ビット、すなわち256アドレスのRAMを用
いて変換テーブルを構成することも行われていたが、こ
の場合には技術的に対応は可能となるが汎用性がなくな
り、他の機種との整合性に問題を生じていた。
ち28ビットをサポートする代わりに、28ビットを縮退さ
せて、例えば８ビット、すなわち256アドレスのRAMを用
いて変換テーブルを構成することも行われていたが、こ
の場合には技術的に対応は可能となるが汎用性がなくな
り、他の機種との整合性に問題を生じていた。
本発明は、入力仮想パス識別子および仮想チャネル識
別子28ビットをフルサポートでき、しかも汎用性のある
形式で仮想識別子の変換を実現することを目的とする。
別子28ビットをフルサポートでき、しかも汎用性のある
形式で仮想識別子の変換を実現することを目的とする。
第１図は本発明の原理ブロック図である。同図は広帯
域ISDN用交換機の前段におかれ、交換機への入力ハイウ
ェイ上でのATMセルのヘッダに付加されている仮想パス
識別子および仮想チャネル識別子を、交換機からの出力
ハイウェイ上で付加されるべき仮想パス識別子および仮
想チャネル識別子に変換し、さらにATM交換機内の自己
ルーティングモジュールなどにおける交換用のタグ情報
をATMセルに付加する仮想チャネル変換器（VCC）におけ
る仮想識別子変換方式の原理ブロック図である。
域ISDN用交換機の前段におかれ、交換機への入力ハイウ
ェイ上でのATMセルのヘッダに付加されている仮想パス
識別子および仮想チャネル識別子を、交換機からの出力
ハイウェイ上で付加されるべき仮想パス識別子および仮
想チャネル識別子に変換し、さらにATM交換機内の自己
ルーティングモジュールなどにおける交換用のタグ情報
をATMセルに付加する仮想チャネル変換器（VCC）におけ
る仮想識別子変換方式の原理ブロック図である。
第１図（ａ）は第１の発明の原理ブロック図である。
同図において、入力識別子記憶手段20と比較手段21とを
それぞれ含む識別子比較部22が、交換機への入力ハイウ
ェイ上でATMセルに付加される仮想パス識別子および仮
想チャネル識別子の値の変化数に対応してそれぞれ設け
られる。
同図において、入力識別子記憶手段20と比較手段21とを
それぞれ含む識別子比較部22が、交換機への入力ハイウ
ェイ上でATMセルに付加される仮想パス識別子および仮
想チャネル識別子の値の変化数に対応してそれぞれ設け
られる。
前述のように仮想パス識別子および仮想チャネル識別
子は合計最大28ビットであり、それらの変化数は最大2
28、すなわち約2.6億個であるが、実際に１つの交換機
に入力されるATMセルにおけるそれらの変化範囲は228よ
りはるかに少なく、たかだか28すなわち256個程度と考
えられる。そこで、本発明においては入力VPIとVCIとの
変化数ｎは最大256程度として、その変化数に一致する
個数の識別子比較部22が設けられる。
子は合計最大28ビットであり、それらの変化数は最大2
28、すなわち約2.6億個であるが、実際に１つの交換機
に入力されるATMセルにおけるそれらの変化範囲は228よ
りはるかに少なく、たかだか28すなわち256個程度と考
えられる。そこで、本発明においては入力VPIとVCIとの
変化数ｎは最大256程度として、その変化数に一致する
個数の識別子比較部22が設けられる。
識別子比較部22内の入力識別子記憶手段20は入力ハイ
ウェイ上のATMセルに付加されている仮想パス識別子お
よび仮想チャネル識別子を例えばコールプロセッサの命
令に応じて、オーダ受信・分配回路から受け取って記憶
する。また比較手段21は入力ハイウェイから実際に入力
されたATMセルに付加されている仮想パス識別子と仮想
チャネル識別子と、入力識別子記憶手段20の内容とが一
致するか否かを比較する。
ウェイ上のATMセルに付加されている仮想パス識別子お
よび仮想チャネル識別子を例えばコールプロセッサの命
令に応じて、オーダ受信・分配回路から受け取って記憶
する。また比較手段21は入力ハイウェイから実際に入力
されたATMセルに付加されている仮想パス識別子と仮想
チャネル識別子と、入力識別子記憶手段20の内容とが一
致するか否かを比較する。
すなわち各識別子比較部22内の入力識別子記憶手段20
はそれぞれ異なる内容の入力パス識別子および入力チャ
ネル識別子を記憶しており、それらの記憶内容のいずれ
かが実際に入力ハイウェイから入力されるATMセルに付
加されている識別子と一致することになり、それに対応
する比較手段21だけが比較結果として一致を出力する。
はそれぞれ異なる内容の入力パス識別子および入力チャ
ネル識別子を記憶しており、それらの記憶内容のいずれ
かが実際に入力ハイウェイから入力されるATMセルに付
加されている識別子と一致することになり、それに対応
する比較手段21だけが比較結果として一致を出力する。
第１図（ｂ）は第２の発明の原理ブロック図である。
第２の発明においては、第１の発明において備えられた
識別子比較部22のそれぞれに対応して、出力識別子記憶
手段23と出力制御手段24とが備えられる。各出力識別子
記憶手段23は、前述の入力識別子記憶手段20の記憶内
容、すなわち入力ハイウェイ上でATMセルに付加されて
いる識別子に対応して出力ハイウェイ上でのATMセルに
付加されるべき仮想パス識別子、仮想チャネル識別子お
よびスイッチ内での交換用のタグ情報を例えばオーダ受
信・分配回路から受け取り、それらを記憶する。
第２の発明においては、第１の発明において備えられた
識別子比較部22のそれぞれに対応して、出力識別子記憶
手段23と出力制御手段24とが備えられる。各出力識別子
記憶手段23は、前述の入力識別子記憶手段20の記憶内
容、すなわち入力ハイウェイ上でATMセルに付加されて
いる識別子に対応して出力ハイウェイ上でのATMセルに
付加されるべき仮想パス識別子、仮想チャネル識別子お
よびスイッチ内での交換用のタグ情報を例えばオーダ受
信・分配回路から受け取り、それらを記憶する。
また出力制御手段24は、前述の識別子比較部22内の比
較手段21が、入力されたATMセルに付加されている識別
子の内容と入力識別子記憶手段20の記憶内容との一致を
検出した時に、比較手段21の制御により出力識別子記憶
手段23の内容を出力する。
較手段21が、入力されたATMセルに付加されている識別
子の内容と入力識別子記憶手段20の記憶内容との一致を
検出した時に、比較手段21の制御により出力識別子記憶
手段23の内容を出力する。
第１図（ｃ）は第３の発明の原理ブロック図である。
第３の発明においては、出力識別子記憶手段25とアドレ
ス指定手段26とがそれぞれ１つだけ設けられる。出力識
別子記憶手段25は例えばランダム・アクセス・メモリ
（RAM）であり、例えば256個のアドレスに対応して出力
ハイウェイ上でのATMセルに付加されるべき仮想パス識
別子、仮想チャネル識別子および交換用のタグ情報を記
憶する。
第３の発明においては、出力識別子記憶手段25とアドレ
ス指定手段26とがそれぞれ１つだけ設けられる。出力識
別子記憶手段25は例えばランダム・アクセス・メモリ
（RAM）であり、例えば256個のアドレスに対応して出力
ハイウェイ上でのATMセルに付加されるべき仮想パス識
別子、仮想チャネル識別子および交換用のタグ情報を記
憶する。
またアドレス指定手段26は、前述の入力ATMセルに付
加されている仮想パス識別子および仮想チャネル識別子
の値の変化数、例えば256個に一致する数の識別子比較
部22内の比較手段21の出力が入力され、その出力に応じ
て出力識別子記憶手段25のアドレスを指定する。このア
ドレス指定は、例えば256個の識別子比較部22に対応す
る１から256までの10進数を２進数に変換して、出力識
別子記憶手段25からのリードアドレスすることにより行
われる。
加されている仮想パス識別子および仮想チャネル識別子
の値の変化数、例えば256個に一致する数の識別子比較
部22内の比較手段21の出力が入力され、その出力に応じ
て出力識別子記憶手段25のアドレスを指定する。このア
ドレス指定は、例えば256個の識別子比較部22に対応す
る１から256までの10進数を２進数に変換して、出力識
別子記憶手段25からのリードアドレスすることにより行
われる。
第１の発明の原理を示す第１図（ａ）においては、識
別子比較部22が入力ATMセルに付加されている仮想パス
識別子および仮想チャネル識別子の変化数、例えば256
個設けられ、各識別子比較部22内の入力識別子記憶手段
20には入力ハイウェイから入力される可能性があるセル
の識別子の内容が格納されており、その格納内容は各識
別子比較部22によって異なっている。一方実際に入力さ
れたATMセルから取り出された仮想パス識別子および仮
想チャネル識別子の内容は、全ての識別子比較部22内の
比較手段21に与えられる。その結果256個の識別子比較
部22のいずれか１つから比較結果としての一致を示す信
号が出力される。
別子比較部22が入力ATMセルに付加されている仮想パス
識別子および仮想チャネル識別子の変化数、例えば256
個設けられ、各識別子比較部22内の入力識別子記憶手段
20には入力ハイウェイから入力される可能性があるセル
の識別子の内容が格納されており、その格納内容は各識
別子比較部22によって異なっている。一方実際に入力さ
れたATMセルから取り出された仮想パス識別子および仮
想チャネル識別子の内容は、全ての識別子比較部22内の
比較手段21に与えられる。その結果256個の識別子比較
部22のいずれか１つから比較結果としての一致を示す信
号が出力される。
第２の発明の原理を示す第１図（ｂ）においては、第
１の発明において、例えば256個の識別子比較部22内の
比較手段21のうちの１つだけから比較結果としての一致
を示す信号が出力され、その信号によって出力制御手段
24を介して出力識別子記憶手段23の内容が例えばヘッダ
挿入回路に出力され、その内容がATMセルに付加されて
交換機に入力される。ここで出力識別子記憶手段23は、
例えば256個の識別子比較部22にそれぞれ対応して設け
られており、入力識別子記憶手段20と出力識別子記憶手
段23の内容は１対１に対応する。
１の発明において、例えば256個の識別子比較部22内の
比較手段21のうちの１つだけから比較結果としての一致
を示す信号が出力され、その信号によって出力制御手段
24を介して出力識別子記憶手段23の内容が例えばヘッダ
挿入回路に出力され、その内容がATMセルに付加されて
交換機に入力される。ここで出力識別子記憶手段23は、
例えば256個の識別子比較部22にそれぞれ対応して設け
られており、入力識別子記憶手段20と出力識別子記憶手
段23の内容は１対１に対応する。
第３の発明の原理を示す第１図（ｃ）においては、第
１の発明における、例えば256個の比較部22の出力は全
てアドレス指定手段26に入力される。そして256個の比
較部22内の比較手段21のうちのいずれかが一致を検出す
る信号を出力し、その出力に対応してアドレス指定手段
26により出力識別子記憶手段からのリードアドレスが指
定され、出力識別子記憶手段25に格納されている出力ハ
イウェイ上でのATMセルに付加されるべき仮想パス識別
子、仮想チャネル識別子および交換機内での交換用タグ
情報とが、例えばヘッダ挿入回路によって、入力された
ATMセルに付加されて交換機に出力される。
１の発明における、例えば256個の比較部22の出力は全
てアドレス指定手段26に入力される。そして256個の比
較部22内の比較手段21のうちのいずれかが一致を検出す
る信号を出力し、その出力に対応してアドレス指定手段
26により出力識別子記憶手段からのリードアドレスが指
定され、出力識別子記憶手段25に格納されている出力ハ
イウェイ上でのATMセルに付加されるべき仮想パス識別
子、仮想チャネル識別子および交換機内での交換用タグ
情報とが、例えばヘッダ挿入回路によって、入力された
ATMセルに付加されて交換機に出力される。
以上のように、本発明においては入力ATMセルに付加
されている仮想パス識別子および仮想チャネル識別子全
28ビットをフルサポートすることが可能になる。
されている仮想パス識別子および仮想チャネル識別子全
28ビットをフルサポートすることが可能になる。
第２図は本発明の仮想識別子変換方式の実施例の基本
構成ブロック図である。同図においてレジスタ30は第１
図（ａ）における入力識別子記憶手段20に相当し、入力
ハイウェイ上で転送されてくるATMセルに付加されてい
る可能性のある仮想パス識別子および仮想チャネル識別
子の内容を格納している。またレジスタ31は第１図
（ｂ）における出力識別子記憶手段23に相当し、レジス
タ30の記憶内容に１対１に対応して出力ハイウェイ上で
ATMセルに付加されるべき仮想パス識別子最大28ビット
と交換用のタグ情報16ビットの合計44ビットを格納して
いる。
構成ブロック図である。同図においてレジスタ30は第１
図（ａ）における入力識別子記憶手段20に相当し、入力
ハイウェイ上で転送されてくるATMセルに付加されてい
る可能性のある仮想パス識別子および仮想チャネル識別
子の内容を格納している。またレジスタ31は第１図
（ｂ）における出力識別子記憶手段23に相当し、レジス
タ30の記憶内容に１対１に対応して出力ハイウェイ上で
ATMセルに付加されるべき仮想パス識別子最大28ビット
と交換用のタグ情報16ビットの合計44ビットを格納して
いる。
第２図において、比較回路32は28個のEXORゲート33お
よびそれらの出力が入力されるNAND回路34によって構成
されており、28個のEXOR33にはレジスタ30の格納内容が
負論理で、また入力ハイウェイから入力されたATMセル
に付加されている仮想パス識別子VPIおよび仮想チャネ
ル識別子VCI情報が正論理で、それぞれ１ビットずつ入
力され、レジスタ30の格納内容と入力セルに付加されて
いる識別子の内容とが全て一致した時にNAND回路34の出
力は‘L'となり、これがスリーステートバスドライバ35
の制御入力端子に加えられ、スリーステートバスドライ
バ35はオン状態となる。その結果レジスタ31に格納され
ている識別子とタグ情報合計44ビットが、後述するヘッ
ダ挿入回路に出力される。
よびそれらの出力が入力されるNAND回路34によって構成
されており、28個のEXOR33にはレジスタ30の格納内容が
負論理で、また入力ハイウェイから入力されたATMセル
に付加されている仮想パス識別子VPIおよび仮想チャネ
ル識別子VCI情報が正論理で、それぞれ１ビットずつ入
力され、レジスタ30の格納内容と入力セルに付加されて
いる識別子の内容とが全て一致した時にNAND回路34の出
力は‘L'となり、これがスリーステートバスドライバ35
の制御入力端子に加えられ、スリーステートバスドライ
バ35はオン状態となる。その結果レジスタ31に格納され
ている識別子とタグ情報合計44ビットが、後述するヘッ
ダ挿入回路に出力される。
第１図（ｂ）で説明したように、第２図の回路は入力
VPIおよびVCIの変化数に対してそれぞれ１個、例えば25
6組設けられており、それらのうちいずれか１つのレジ
スタ31の内容がヘッダ挿入回路に出力される。
VPIおよびVCIの変化数に対してそれぞれ１個、例えば25
6組設けられており、それらのうちいずれか１つのレジ
スタ31の内容がヘッダ挿入回路に出力される。
第３図は仮想チャネル変換器の第１実施例の全体構成
ブロック図である。同図において、第８図と同じ部分に
は同じ記号を付けてある。また第２図と同じ部分にも同
じ記号を付けてある。
ブロック図である。同図において、第８図と同じ部分に
は同じ記号を付けてある。また第２図と同じ部分にも同
じ記号を付けてある。
第３図において、入力ハイウェイ上を伝送されてきた
ATMセルから仮想パス識別子および仮想チャネル識別子
の値が、セットタイミング発生回路36の制御するタイミ
ングにおいてレジスタ37に格納される。一方レジスタ3
0,31、比較回路32,およびバスドライバ35によって構成
される変換回路38は、VPIおよびVCIの変化数だけ、例え
ば256個設けられる。
ATMセルから仮想パス識別子および仮想チャネル識別子
の値が、セットタイミング発生回路36の制御するタイミ
ングにおいてレジスタ37に格納される。一方レジスタ3
0,31、比較回路32,およびバスドライバ35によって構成
される変換回路38は、VPIおよびVCIの変化数だけ、例え
ば256個設けられる。
そしてレジスタ37の内容と各変換回路38内のレジスタ
30の内容とが比較回路32によって比較され、レジスタ30
と37の内容が完全に一致した時のみ比較回路32からバス
ドライバ35へゲートをオンにするための信号が送出さ
れ、レジスタ31に記憶されている内容、すなわち交換機
からの出力ハイウェイ上でATMセルに付加されるべきVP
I、VCI、および交換用のタグ情報合計44ビットが、ヘッ
ダ挿入回路10によって入力ATMセルに付加されて、第６
図のマルチプレクサ２に送られる。
30の内容とが比較回路32によって比較され、レジスタ30
と37の内容が完全に一致した時のみ比較回路32からバス
ドライバ35へゲートをオンにするための信号が送出さ
れ、レジスタ31に記憶されている内容、すなわち交換機
からの出力ハイウェイ上でATMセルに付加されるべきVP
I、VCI、および交換用のタグ情報合計44ビットが、ヘッ
ダ挿入回路10によって入力ATMセルに付加されて、第６
図のマルチプレクサ２に送られる。
第４図は仮想チャネル変換器の第２の実施例の全体構
成ブロック図である。第３図と同じ部分には同じ番号を
付けてある。同図を第３図と比較すると、変換回路39が
レジスタ30と比較回路32のみによって構成されているこ
とと、レジスタ31およびバスドライバ35の代わりに、エ
ンコーダ40、セレクタ41、および出力ハイウェイ上での
ATMセルに付加されるべきVPI,VCIおよび交換用のタグ情
報、合計44ビットを格納しているランダム・アクセス・
メモリ（RAM）42が設けられている点が異なっている。
成ブロック図である。第３図と同じ部分には同じ番号を
付けてある。同図を第３図と比較すると、変換回路39が
レジスタ30と比較回路32のみによって構成されているこ
とと、レジスタ31およびバスドライバ35の代わりに、エ
ンコーダ40、セレクタ41、および出力ハイウェイ上での
ATMセルに付加されるべきVPI,VCIおよび交換用のタグ情
報、合計44ビットを格納しているランダム・アクセス・
メモリ（RAM）42が設けられている点が異なっている。
第４図においてRAM42には、オーダ受信・分配回路８
の制御によってセレクタ41を介して入力されるライトア
ドレスにヘッダ挿入回路に出力すべき内容44ビットが書
き込まれている。
の制御によってセレクタ41を介して入力されるライトア
ドレスにヘッダ挿入回路に出力すべき内容44ビットが書
き込まれている。
前述と同様に、例えば256個の変換回路39のうちのい
ずれかの比較回路32から比較結果としての一致を示す信
号が出力されると、その比較回路の出力線の番号（１か
ら256の間の10進数）がエンコーダ40によって２進数に
変換され、セレクタ41を介してRAM42に対してリードア
ドレスとして与えられる。そしてそのアドレスのデータ
44ビットがヘッダ挿入回路10によってATMセルに付加さ
れ、そのATMセルはマルチプレクサ２に送られる。
ずれかの比較回路32から比較結果としての一致を示す信
号が出力されると、その比較回路の出力線の番号（１か
ら256の間の10進数）がエンコーダ40によって２進数に
変換され、セレクタ41を介してRAM42に対してリードア
ドレスとして与えられる。そしてそのアドレスのデータ
44ビットがヘッダ挿入回路10によってATMセルに付加さ
れ、そのATMセルはマルチプレクサ２に送られる。
第５図は本発明の仮想識別子変換の実施例タイムチャ
ートである。同図において、入力ハイウェイからのATM
セルのデータは16ビットずつクロック周期に同期して、
イネーブル信号が‘H'となった時点から取り込まれる。
ここでクロック信号は、例えば9MHzである。ATMセルの
ヘッダのうちVPIおよびVCIは最大28ビットであり、最初
のクロックに同期して16ビット、次のクロックに同期し
て12ビットがレジスタ37に格納される。有効なデータ28
ビットがレジスタ37に格納された後に、いずれか１つの
比較回路32が一致検出を示す信号を出力し、これにより
バスドライバ35、またはRAM42は44ビットの有効データ
をヘッダ挿入回路10に出力する。ヘッダ挿入回路10はイ
ネーブル信号が‘H'となってから、1.5周期後にまずタ
グ情報16ビットを、さらに１周期後れてVPIおよびVCIを
出力し、これらがATMセルに付加されてマルチプレクサ
２に送られる。
ートである。同図において、入力ハイウェイからのATM
セルのデータは16ビットずつクロック周期に同期して、
イネーブル信号が‘H'となった時点から取り込まれる。
ここでクロック信号は、例えば9MHzである。ATMセルの
ヘッダのうちVPIおよびVCIは最大28ビットであり、最初
のクロックに同期して16ビット、次のクロックに同期し
て12ビットがレジスタ37に格納される。有効なデータ28
ビットがレジスタ37に格納された後に、いずれか１つの
比較回路32が一致検出を示す信号を出力し、これにより
バスドライバ35、またはRAM42は44ビットの有効データ
をヘッダ挿入回路10に出力する。ヘッダ挿入回路10はイ
ネーブル信号が‘H'となってから、1.5周期後にまずタ
グ情報16ビットを、さらに１周期後れてVPIおよびVCIを
出力し、これらがATMセルに付加されてマルチプレクサ
２に送られる。
以上詳細に説明したように、本発明によれば仮想パス
識別子および仮想チャネル識別子、合計28ビットのフル
サポートが可能となり、汎用性のある仮想チャネル変換
器を構成することができる。また変換回路の数を増加さ
せることにより識別子の変化数の増加に対応することが
容易であり、さらに変換回路をLSI化することによりそ
の対応はさらに容易となり、ISDN変換機の実用性の向上
に寄与するところが大きい。
識別子および仮想チャネル識別子、合計28ビットのフル
サポートが可能となり、汎用性のある仮想チャネル変換
器を構成することができる。また変換回路の数を増加さ
せることにより識別子の変化数の増加に対応することが
容易であり、さらに変換回路をLSI化することによりそ
の対応はさらに容易となり、ISDN変換機の実用性の向上
に寄与するところが大きい。
第１図は本発明の原理ブロック図、 第２図は本発明の仮想識別子変換方式の実施例の基本構
成を示すブロック図、 第３図は仮想チャネル変換器の第１の実施例の全体構成
を示すブロック図、 第４図は仮想チャネル変換器の第２の実施例の全体構成
を示すブロック図、 第５図は仮想識別子変換実施例のタイムチャートを示す
図、 第６図はATM交換方式の全体構成を示すブロック図、 第７図はATMセルのフォーマットを示す図、 第８図は仮想チャネル変換器の従来例の構成を示すブロ
ック図である。 ７……コールプロセッサ（CPR）、 ８……オーダ受信・分配回路、 10……ヘッダ挿入回路、 20……入力識別子記憶手段、 21……比較手段、 22……識別子比較部、 23,25……出力識別子記憶手段、 24……出力制御手段、 26……アドレス指定手段．
成を示すブロック図、 第３図は仮想チャネル変換器の第１の実施例の全体構成
を示すブロック図、 第４図は仮想チャネル変換器の第２の実施例の全体構成
を示すブロック図、 第５図は仮想識別子変換実施例のタイムチャートを示す
図、 第６図はATM交換方式の全体構成を示すブロック図、 第７図はATMセルのフォーマットを示す図、 第８図は仮想チャネル変換器の従来例の構成を示すブロ
ック図である。 ７……コールプロセッサ（CPR）、 ８……オーダ受信・分配回路、 10……ヘッダ挿入回路、 20……入力識別子記憶手段、 21……比較手段、 22……識別子比較部、 23,25……出力識別子記憶手段、 24……出力制御手段、 26……アドレス指定手段．
フロントページの続き (72)発明者 加久間 哲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 吉村 修二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 相原 直樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 福田 直樹 福岡県福岡市博多区博多駅前１丁目４番 ４号 富士通九州通信システム株式会社 内 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56
Claims (2)
- 【請求項１】入力されたセルに設定されている仮想パス
情報及び仮想チャネル情報を、出力されるセルに設定さ
れるべき仮想パス情報及び仮想チャネル情報に変換し、
前記出力セルに設定する仮想識別子変換器において、 入力セルに設定されるべき仮想パス識別情報及び仮想チ
ャネル識別情報を記憶する入力識別子記憶手段と、 前記入力セルに設定されている仮想パス識別情報及び仮
想チャネル識別情報と、前記入力識別子記憶手段に記憶
されている仮想パス識別情報及び仮想チャネル識別情報
とが、一致するか否かを比較する比較手段と を有する識別子比較部を、前記入力セルに設定されるべ
き仮想パス識別情報及び仮想チャネル識別情報の値の変
化数に対してそれぞれ備え、さらに、 前記変化数に対応する各識別子比較部に対応して、前記
入力識別子記憶手段に記憶されている仮想パス識別情報
及び仮想チャネル識別情報に応じて出力セルに設定され
るべき仮想パス識別情報及び仮想チャネル識別情報を記
憶する出力識別子記憶手段と、 前記比較手段が一致を検出した時、該出力識別子記憶手
段に記憶されている仮想パス識別情報及び仮想チャネル
識別情報を出力するための出力制御手段とをそれぞれ備
え、 前記変化数に対応する各識別子比較部のうち、一致を検
出した比較手段を含む識別子比較部に対応する出力識別
子記憶手段に記憶されている仮想パス識別情報及び仮想
チャネル識別情報を、前記出力セルに設定することを特
徴とする仮想識別子変換装置。 - 【請求項２】入力されたセルに設定されている仮想パス
情報及び仮想チャネル情報を、出力されるセルに設定さ
れるべき仮想パス情報及び仮想チャネル情報に変換し、
前記出力セルに設定する仮想識別子変換器において、 入力セルに設定されるべき仮想パス識別情報及び仮想チ
ャネル識別情報を記憶する入力識別子記憶手段と、 前記入力セルに設定されている仮想パス識別情報及び仮
想チャネル識別情報と、前記入力識別子記憶手段に記憶
されている仮想パス識別情報及び仮想チャネル識別情報
とが、一致するか否かを比較する比較手段と、 を有する識別子比較部を、前記入力セルに設定されてい
る仮想パス識別情報及び仮想チャネル識別情報の値の変
化数に対してそれぞれ備え、さらに、 出力セルに設定されるべき仮想パス識別情報及び仮想チ
ャネル識別情報を記憶する出力識別子記憶手段と、 各々の前記比較手段の出力が入力され、該出力識別子記
憶手段のアドレスを指定するアドレス指定手段とを備
え、 該アドレス指定手段によって指定される、前記出力識別
子記憶手段に記憶されている仮想パス識別情報及び仮想
チャネル識別情報を、前記出力セルに設定することを特
徴とする仮想識別子変換装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28260590A JP3001953B2 (ja) | 1990-10-20 | 1990-10-20 | 仮想識別子変換装置 |
| CA002053840A CA2053840C (en) | 1990-10-20 | 1991-10-21 | Virtual identifier conversion system |
| US07/780,108 US5271010A (en) | 1990-10-20 | 1991-10-21 | Virtual identifier conversion system |
| DE69118095T DE69118095T2 (de) | 1990-10-20 | 1991-10-21 | Umsetzeinrichtung für virtuelle Identifizierer |
| EP91117916A EP0482550B1 (en) | 1990-10-20 | 1991-10-21 | A virtual identifier conversion system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28260590A JP3001953B2 (ja) | 1990-10-20 | 1990-10-20 | 仮想識別子変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04157845A JPH04157845A (ja) | 1992-05-29 |
| JP3001953B2 true JP3001953B2 (ja) | 2000-01-24 |
Family
ID=17654684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28260590A Expired - Lifetime JP3001953B2 (ja) | 1990-10-20 | 1990-10-20 | 仮想識別子変換装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5271010A (ja) |
| EP (1) | EP0482550B1 (ja) |
| JP (1) | JP3001953B2 (ja) |
| CA (1) | CA2053840C (ja) |
| DE (1) | DE69118095T2 (ja) |
Families Citing this family (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3262142B2 (ja) * | 1992-01-16 | 2002-03-04 | 富士通株式会社 | Ａｔｍセル化装置、ａｔｍセル化方法、ノード、及びノードにおける多重化方法 |
| DE4230743C2 (de) * | 1992-09-14 | 1994-03-17 | Siemens Ag | Verfahren zum Rundsenden von Zellen in einer im Asynchron-Transfer-Modus wirkenden Koppelstruktur eines Kommunikationssystems |
| SE515274C2 (sv) * | 1992-11-09 | 2001-07-09 | Ericsson Telefon Ab L M | Paketväljare för telekommunikationsanläggning |
| SE470544B (sv) * | 1992-11-24 | 1994-07-25 | Ellemtel Utvecklings Ab | För en bitfelsövervakning i en väljarutrustning avsedd anordning |
| GB9300279D0 (en) * | 1993-01-08 | 1993-03-03 | Plessey Telecomm | Telecommunications network |
| JPH0744545B2 (ja) * | 1993-01-21 | 1995-05-15 | 日本電気株式会社 | Ａｔｍセル分解／組立てシステム |
| DE4323471C2 (de) * | 1993-07-14 | 1996-10-17 | Atecom Advanced Telecommunicat | Anordnung und Verfahren zum Bearbeiten von Datenstrukturen bei deren Durchlauf durch einen Netzwerkknoten |
| US5430715A (en) * | 1993-09-15 | 1995-07-04 | Stratacom, Inc. | Flexible destination address mapping mechanism in a cell switching communication controller |
| JP3167228B2 (ja) * | 1993-09-20 | 2001-05-21 | 富士通株式会社 | Ｖｃｃテーブルのアクセス方法及びバーチャルチャネル変換装置 |
| DE4340329C2 (de) * | 1993-11-26 | 2002-06-20 | Tenovis Gmbh & Co Kg | Verfahren zur Erzeugung von Leitadressen für in einem nach dem asynchronen Transfermodus (ATM) arbeitenden Vermittlungssystem zu übertragende Pakete |
| US5467349A (en) * | 1993-12-21 | 1995-11-14 | Trw Inc. | Address handler for an asynchronous transfer mode switch |
| US5504743A (en) * | 1993-12-23 | 1996-04-02 | British Telecommunications Public Limited Company | Message routing |
| EP0746823B1 (en) * | 1994-02-25 | 2000-05-03 | International Business Machines Corporation | Bit mapping apparatus and method |
| US5493564A (en) * | 1994-03-25 | 1996-02-20 | Sprint International Communications Corp. | Method and apparatus for global routing of electronic messages |
| US5452301A (en) * | 1994-04-26 | 1995-09-19 | Klingman; Edwin E. | Data transmission and control system using local, externally generated D, Q, and M bits in X.25 packets |
| US6314103B1 (en) | 1994-05-05 | 2001-11-06 | Sprint Communications Company, L.P. | System and method for allocating bandwidth for a call |
| US5926482A (en) | 1994-05-05 | 1999-07-20 | Sprint Communications Co. L.P. | Telecommunications apparatus, system, and method with an enhanced signal transfer point |
| US6172977B1 (en) * | 1994-05-05 | 2001-01-09 | Sprint Communications Company, L. P. | ATM direct access line system |
| US6023474A (en) * | 1996-11-22 | 2000-02-08 | Sprint Communications C.O.L.P. | Broadband telecommunications system interface |
| RU2138919C1 (ru) | 1994-05-05 | 1999-09-27 | Спринт Комьюникейшнз Компани Л.П. | Способ, система и устройство управления телефонной связью |
| US6031840A (en) * | 1995-12-07 | 2000-02-29 | Sprint Communications Co. L.P. | Telecommunications system |
| US5991301A (en) | 1994-05-05 | 1999-11-23 | Sprint Communications Co. L.P. | Broadband telecommunications system |
| US6633561B2 (en) | 1994-05-05 | 2003-10-14 | Sprint Communications Company, L.P. | Method, system and apparatus for telecommunications control |
| US6181703B1 (en) * | 1995-09-08 | 2001-01-30 | Sprint Communications Company L. P. | System for managing telecommunications |
| US6631133B1 (en) * | 1994-05-05 | 2003-10-07 | Sprint Communications Company L.P. | Broadband telecommunications system |
| US5703876A (en) * | 1994-05-05 | 1997-12-30 | Christie; Joseph Michael | ATM transport system |
| US6430195B1 (en) | 1994-05-05 | 2002-08-06 | Sprint Communications Company L.P. | Broadband telecommunications system interface |
| US5920562A (en) * | 1996-11-22 | 1999-07-06 | Sprint Communications Co. L.P. | Systems and methods for providing enhanced services for telecommunication call |
| US5414701A (en) * | 1994-07-22 | 1995-05-09 | Motorola, Inc. | Method and data structure for performing address compression in an asynchronous transfer mode (ATM) system |
| US5530806A (en) * | 1994-12-15 | 1996-06-25 | At&T Corp. | Method and apparatus for storing and retrieving routing information in a network node |
| KR0132959B1 (ko) * | 1994-12-22 | 1998-04-21 | 양승택 | 비동기 전달모드(atm)망에서 비연결형 데이터 서비스 제공을 위한 비연결형 서버 |
| US5627836A (en) * | 1995-01-31 | 1997-05-06 | Bell Atlantic Network Services, Inc. | VPI/VCI administration |
| US5815737A (en) * | 1995-06-05 | 1998-09-29 | Pmc-Sierra, Inc. | Approach for identifying a subset of asynchronous transfer mode (ATM) VPI/VCI values in the complete VPI/VCI range |
| US5636371A (en) * | 1995-06-07 | 1997-06-03 | Bull Hn Information Systems Inc. | Virtual network mechanism to access well known port application programs running on a single host system |
| US5734865A (en) * | 1995-06-07 | 1998-03-31 | Bull Hn Information Systems Inc. | Virtual local area network well-known port routing mechanism for mult--emulators in an open system environment |
| US5996019A (en) | 1995-07-19 | 1999-11-30 | Fujitsu Network Communications, Inc. | Network link access scheduling using a plurality of prioritized lists containing queue identifiers |
| US5719864A (en) * | 1995-08-11 | 1998-02-17 | International Business Machines Corp. | Logical channel resolution in asynchronous transmission mode communication systems |
| EP0873611A1 (en) * | 1995-09-14 | 1998-10-28 | Fujitsu Network Communications, Inc. | Transmitter controlled flow control for buffer allocation in wide area atm networks |
| US6081529A (en) * | 1995-11-22 | 2000-06-27 | Sprint Communications Company, L. P. | ATM transport system |
| US5991298A (en) * | 1996-01-16 | 1999-11-23 | Fujitsu Network Communications, Inc. | Reliable and flexible multicast mechanism for ATM networks |
| WO1997028622A1 (en) * | 1996-02-02 | 1997-08-07 | Sprint Communications Company, L.P. | Atm gateway system |
| US5826014A (en) | 1996-02-06 | 1998-10-20 | Network Engineering Software | Firewall system for protecting network elements connected to a public network |
| US5870550A (en) * | 1996-02-26 | 1999-02-09 | Network Engineering Software | Web server employing multi-homed, moldular framework |
| US5898830A (en) * | 1996-10-17 | 1999-04-27 | Network Engineering Software | Firewall providing enhanced network security and user transparency |
| US8117298B1 (en) | 1996-02-26 | 2012-02-14 | Graphon Corporation | Multi-homed web server |
| US5757796A (en) * | 1996-04-26 | 1998-05-26 | Cascade Communications Corp. | ATM address translation method and apparatus |
| US5940393A (en) * | 1996-05-28 | 1999-08-17 | Sprint Communications Co. L.P. | Telecommunications system with a connection processing system |
| US5835730A (en) * | 1996-07-31 | 1998-11-10 | General Instrument Corporation Of Delaware | MPEG packet header compression for television modems |
| US5748905A (en) * | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
| US6667982B2 (en) | 1996-11-22 | 2003-12-23 | Sprint Communications Company, L.P. | Broadband telecommunications system interface |
| US6115380A (en) * | 1996-11-22 | 2000-09-05 | Sprint Communications Co., L.P. | Broadband telecommunications system |
| CA2271926C (en) | 1996-11-22 | 2005-10-11 | Sprint Communications Company, L.P. | System and method for transporting a call in a telecommunication network |
| US6002689A (en) * | 1996-11-22 | 1999-12-14 | Sprint Communications Co. L.P. | System and method for interfacing a local communication device |
| US6014378A (en) * | 1996-11-22 | 2000-01-11 | Sprint Communications Company, L.P. | Telecommunications tandem system for circuit-based traffic |
| US5867499A (en) * | 1996-12-31 | 1999-02-02 | Northern Telecom Limited | ATM switch having location independent virtual-connection switches |
| JP3579208B2 (ja) * | 1997-03-11 | 2004-10-20 | 株式会社東芝 | ノード装置及びメッセージ交換方法 |
| US6067299A (en) * | 1997-04-16 | 2000-05-23 | Sprint Communications Company, L.P. | Communications system for providing ATM connections and echo cancellation |
| US6704327B1 (en) | 1997-05-09 | 2004-03-09 | Sprint Communications Company, L.P. | System and method for connecting a call |
| US6137800A (en) * | 1997-05-09 | 2000-10-24 | Sprint Communications Company, L. P. | System and method for connecting a call |
| US6178170B1 (en) | 1997-05-13 | 2001-01-23 | Sprint Communications Company, L. P. | System and method for transporting a call |
| US6963570B1 (en) * | 1997-07-15 | 2005-11-08 | Comsat Corporation | Method and apparatus for adaptive loss-less compression of cell/packet headers |
| US6700890B1 (en) | 1997-12-22 | 2004-03-02 | Cisco Technology, Inc. | Method and apparatus for configuring permanent virtual connection (PVC) information stored on network devices in an ATM network logically configured with subnetworks |
| US6810040B1 (en) | 1997-12-22 | 2004-10-26 | Cisco Technology, Inc. | Method and apparatus for configuring network devices |
| US6483837B1 (en) | 1998-02-20 | 2002-11-19 | Sprint Communications Company L.P. | System and method for connecting a call with an interworking system |
| US6563918B1 (en) | 1998-02-20 | 2003-05-13 | Sprint Communications Company, LP | Telecommunications system architecture for connecting a call |
| JPH11275082A (ja) * | 1998-03-19 | 1999-10-08 | Fujitsu Ltd | マルチライン対応のセルヘッダー変換装置及びその方法 |
| US6452939B1 (en) * | 1998-03-24 | 2002-09-17 | Samsung Electronics Co., Ltd. | ATM interface device with double header conversion |
| US6160871A (en) | 1998-04-10 | 2000-12-12 | Sprint Communications Company, L.P. | Communications test system |
| JP2000031962A (ja) | 1998-07-10 | 2000-01-28 | Fujitsu Ltd | Ｉｓｄｎバックアップチャネルの有効利用方式 |
| US6714217B2 (en) | 1998-12-18 | 2004-03-30 | Sprint Communication Company, L.P. | System and method for providing a graphical user interface to, for building, and/or for monitoring a telecommunication network |
| US7079530B1 (en) | 1999-02-25 | 2006-07-18 | Sprint Communications Company L.P. | System and method for caching toll free number information |
| US7103068B1 (en) | 1999-05-04 | 2006-09-05 | Sprint Communication Company L.P. | System and method for configuring bandwidth transmission rates for call connections |
| US6895088B1 (en) | 1999-05-21 | 2005-05-17 | Sprint Communications Company L.P. | System and method for controlling a call processing system |
| US6704314B1 (en) | 1999-12-15 | 2004-03-09 | Sprint Communications Company, L.P. | Method and apparatus to control cell substitution |
| US7434128B2 (en) * | 2005-03-24 | 2008-10-07 | Hewlett-Packard Development Company, L.P. | Systems and methods for identifying system links |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8428533D0 (en) * | 1984-11-12 | 1984-12-19 | Secr Defence | Data decoder |
| AU604444B2 (en) * | 1987-11-11 | 1990-12-13 | Nec Corporation | Frame relay type data switching apparatus |
| NL8801120A (nl) * | 1988-04-29 | 1989-11-16 | At & T & Philips Telecomm | Kruispuntschakelaar voor het doorschakelen van pakketten. |
| JPH03104451A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 多段リンク交換システムのルート切替え方式 |
-
1990
- 1990-10-20 JP JP28260590A patent/JP3001953B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-21 CA CA002053840A patent/CA2053840C/en not_active Expired - Fee Related
- 1991-10-21 EP EP91117916A patent/EP0482550B1/en not_active Expired - Lifetime
- 1991-10-21 US US07/780,108 patent/US5271010A/en not_active Expired - Lifetime
- 1991-10-21 DE DE69118095T patent/DE69118095T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69118095D1 (de) | 1996-04-25 |
| EP0482550B1 (en) | 1996-03-20 |
| EP0482550A1 (en) | 1992-04-29 |
| CA2053840C (en) | 1995-03-14 |
| JPH04157845A (ja) | 1992-05-29 |
| US5271010A (en) | 1993-12-14 |
| DE69118095T2 (de) | 1996-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001953B2 (ja) | 仮想識別子変換装置 | |
| US5936959A (en) | Cell routing in ATM networks | |
| JP3035868B2 (ja) | Ａｔｍ交換のための方法および装置 | |
| CA2022798C (en) | Communication switching element and method for transmitting variable length cells | |
| US4933932A (en) | Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system | |
| JPH0728311B2 (ja) | パケット交換装置 | |
| KR970704282A (ko) | 회로 에뮬레이터된 atm 교환기에서 stm셑을 스위칭시키기 위한 스위치 노드 및 방법 | |
| US5440552A (en) | ATM cell assembling/disassembling system | |
| US6289014B1 (en) | Multiline-correspondent cell header conversion apparatus and method | |
| US5796734A (en) | Simultaneously-occuring message control device in a communications system where a message is transmitted using a plurality of data units | |
| US5369635A (en) | High bit rate cell switching element in CMOS technology | |
| US6046996A (en) | Identifier translation apparatus | |
| EP0500238B1 (en) | Header translation unit for an ATM switching system | |
| Kartalopoulos | An associative RAM-based CAM and its application to broadband communications systems | |
| JP3455379B2 (ja) | 速度変換回路 | |
| JP2000032575A (ja) | Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 | |
| EP0442936A4 (en) | Distributed router of connectionless packets over connection oriented networks | |
| JPH0730554A (ja) | アドレス変換方式 | |
| JP3955640B2 (ja) | ポイント対ポイント・インタフェース上にポイント対マルチポイント・インタフェースを再構築する方法 | |
| JPH05136809A (ja) | ヘツダ処理方式 | |
| JP2962916B2 (ja) | Ａｔｍ交換機 | |
| AU637988B2 (en) | Distributed router of connectionless packets over connection oriented networks | |
| KR970002712B1 (ko) | 비동기 전달모드망에서 다수의 가상연결을 가지는 비동기 전달모드 적응계층의 다중화 식별자 할당 및 복구 방법 | |
| KR950010925B1 (ko) | 비동기 전달모드(atm) 교환기의 헤더변환테이블 최소화 방법 및 장치 | |
| JPH08288950A (ja) | セルリレー形交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |