JP2962916B2

JP2962916B2 - Ａｔｍ交換機

Info

Publication number: JP2962916B2
Application number: JP759992A
Authority: JP
Inventors: 直文永井; 昌夫池田; 和弘佐藤; 栄一堀内; 浩之佐藤; 敏弘鹿間
Original assignee: Mitsubishi Electric Corp; Nippon Telegraph and Telephone Corp
Current assignee: Mitsubishi Electric Corp; Nippon Telegraph and Telephone Corp
Priority date: 1992-01-20
Filing date: 1992-01-20
Publication date: 1999-10-12
Anticipated expiration: 2014-10-12
Also published as: JPH05199256A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は広帯域ＩＳＤＮにおける
交換機、とくに非同期転送モード（ＡＴＭ）により情報
の交換を行うＡＴＭ交換機に関するものである。

【０００２】

【従来の技術】Asynchronous Transfer Mode（以後ＡＴ
Ｍと記す）ではあらゆる情報を固定長のセルに変換して
伝送交換を行う。例えば、データ通信において、端末か
ら受信した可変長のメッセージを他の端末に伝送する場
合、メッセージは複数のセルに分割して転送され、受信
側ではメッセージを構成するセルを全部受信した後に、
元のメッセージに組み立てて宛先の端末に送信する。図
６は一般的に、セルが端末と端末の間にある幾つかの交
換機をへて転送される様子を示した図である。図におい
て、Ｔ１・Ｔ２は端末、Ｅ１〜Ｅ４はＡＴＭ交換機、Ｌ
１〜Ｌ６は伝送路、Ｃ１はセルを示している。伝送され
る情報のうち、Ｈ１・Ｈ２はヘッダと呼ばれるもので、
セル内の先頭にある。また、Ｍ１は交換機Ｅ１内部にあ
る後述するＶＰＩ／ＶＣＩ変換テーブルである。

【０００３】そして、伝送される情報の各セルのヘッダ
には、ＶＰＩ／ＶＣＩ（各々Virtial Path Identifier/
Virtial Channel Identifierの略である）と呼ばれる論
理チャネル情報が含まれている。このＶＰＩ／ＶＣＩ
は、伝送路内でセルが転送される論理チャネルを識別す
るのに用いられる。セルは相手先の端末へ向けて、複数
の伝送路を経て転送されていくが、セルの転送される論
理チャネルは伝送路ごとに異なり、ＶＰＩ／ＶＣＩも伝
送路ごとに異なる値を持つ。そのため交換機では、他の
交換機あるいは端末にセルを転送する際に、セルを受け
取った時に含まれていたＶＰＩ／ＶＣＩを、これから転
送する行き先に対応するＶＰＩ／ＶＣＩに変換して、ヘ
ッダ内部に書き込むという動作が必要になる。例えば、
伝送される情報であるセルＣ１をみると、伝送路Ｌ１に
おいて、ＶＰＩ／ＶＣＩの値は３であったのが、交換機
Ｅ１でその値は書き換えられて、伝送路Ｌ２では７とな
っている。

【０００４】交換機が先に述べた動作をするためには、
セルを受け取った時のＶＰＩ／ＶＣＩと、当該受信セル
を送信する伝送路の識別情報および変換先のＶＰＩ／Ｖ
ＣＩとの対応を付ける対応表が必要となり、これをＶＰ
Ｉ／ＶＣＩ変換テーブルと呼ぶ。このテーブルを実現す
る方法として、電子情報通信学会技術研究報告Vol.88No
27加藤・初鹿野他の「広帯域ＩＳＤＮ用ＡＴＭ交換機の
試作」に記載されているように、セルを受け取った時の
ＶＰＩ／ＶＣＩの値をメモリのアドレスとしてメモリを
読み出し、読み出した内容に、当該受信セルを送信する
伝送路の識別情報および変換先のＶＰＩ／ＶＣＩが設定
されている方式がある。このメモリをＶＰＩ／ＶＣＩ変
換テーブルＭ１と呼ぶ。

【０００５】この方式では、例えばヘッダにおいて２０
ビットの領域がＶＰＩ／ＶＣＩに割り当てられていると
すると、それを同じ２０ビットのＶＰＩ／ＶＣＩに変換
するためには少なくとも２ ²⁰×２０ビットの大きさのＶ
ＰＩ／ＶＣＩ変換テーブルＭ１が必要になる。ところが
実際には２ ²⁰個すべてのＶＰＩ／ＶＣＩの値が用いられ
るとは限らず、たかだか２ ¹⁰個のＶＰＩ／ＶＣＩの値を
別の２ ¹⁰個のＶＰＩ／ＶＣＩの値に変換すれば良い場
合、実際に使用されるＶＰＩ／ＶＣＩ変換テーブルＭ１
の大きさは２ ¹⁰×２０ビットであり、ＶＰＩ／ＶＣＩ変
換テーブルＭ１のほとんどの部分が未使用になってしま
う。

【０００６】上記不具合をなくすため、未使用のアドレ
スをつめてメモリの使用効率を上げる方法も考えられ
る。例えば、ＶＰＩ／ＶＣＩが、”１〜１９”、”３０
〜３８”、”４１〜４３”であるとすると、未使用のア
ドレス２０〜２９、３９、４０………を使用せず、”３
０〜３８”をアドレス２０〜２８の場所に、”４１〜４
３”をアドレス２９〜３１に詰めて収容することも考え
られる。しかし、この方法であるとＶＰＩ／ＶＣＩの変
換テーブルの参照のために、例えば逐次比較するとか、
上半分と下半分の振り分け比較することになり、比較の
ための時間が飛躍的に増大する。従って遅延が問題とな
る交換装置には適切な方法ではない。

【０００７】

【発明が解決しようとする課題】従来のＡＴＭ交換機は
以上のように構成されていて、このようなＶＰＩ／ＶＣ
Ｉ変換テーブルＭ１の構成では、実施に使用する領域に
比べて極めて大きなメモリ量を必要とするという課題が
あった。この発明は、このような課題を解消するために
なされたもので、間接アドレス指定を多段階利用するこ
とにより、小容量のメモリで、しかも変換テーブル探索
時間はそれ程かからないＡＴＭ交換機を得ることを目的
としている。

【０００８】

【課題を解決するための手段】この発明における交換機
は、変換テ−ブル参照のためのアドレスを複数段に区切
り、参照のための時間は増えるが、くぎりの段毎に次区
分に登録されているアドレスのみを指して参照すること
を繰り返し、最後に変換テ−ブルを見ることで使用メモ
リ数を減らす。具体的には、変換前のＶＰＩ／ＶＣＩを
保持するレジスタと、このレジスタに保持された数値を
複数段に区切り、比較の度毎に順次区切った段の数値を
取り込み、また後述するアドレスメモリ相当から登録ア
ドレス相当を取り込むアドレス生成レジスタと、これら
の数値が一致していれば次段の数値を取り込み、アドレ
スメモリ相当から前回指定の数値を取り込む手段と、最
後に一致した数値にＶＰＩ／ＶＣＩ変換テ−ブルを設
け、変換後のＶＰＩ／ＶＣＩ値を得るようにした。

【０００９】

【作用】この発明における交換機は、転送されてきたセ
ル内部のＶＰＩ／ＶＣＩ値が区切られて複数回比較さ
れ、一致する数値のアドレスの変換テ−ブルの数値が変
換後の値として指定される。

【００１０】

【実施例】実施例１．図１はこの発明による装置におけ
るＶＰＩ／ＶＣＩ変換テーブルの一実施例の全体構成図
である。例としてＶＰＩ／ＶＣＩが１６ビットである場
合について説明する。図１において、１は変換前ＶＰＩ
／ＶＣＩの値の保持レジスタ、１ａ〜１ｄはその変換前
ＶＰＩ／ＶＣＩ保持レジスタ１を４ビットずつに分割し
た４つのブロックである。２はブロック選択機構、３は
初期上位アドレスレジスタ、４はカウンタ、５は上位ア
ドレス選択機構である。６はアドレス生成レジスタで、
６ａはその上位アドレス部分、６ｂは下位アドレス部分
を表す。７はメモリで、上位アドレス情報エリア７ａ
と、変換後のＶＰＩ／ＶＣＩ情報を収容したエリア７ｂ
からなる。そして、変換ＶＰＩ／ＶＣＩ情報エリア７ｂ
には、各々、受信セルを送信する伝送路の識別情報８ａ
および変換先のＶＰＩ／ＶＣＩ・８ｂの各組が、必要組
数収容されている。

【００１１】以下、各部の機能の説明をする。カウンタ
４は、メモリ７への読み出しの回数をカウントする。こ
の実施例では、１６ビットのＶＰＩ／ＶＣＩから、４ビ
ットのブロックを取り出して、メモリ７への読み出しの
ためのアドレスの下位アドレスとするので、１６ビット
すべてを取り出すのに、４回の読み出しをおこなう。つ
まり、参照回数は４回に増える。まず、変換前ＶＰＩ／
ＶＣＩ保持レジスタ１は、変換前のＶＰＩ／ＶＣＩを記
憶する。ブロック選択機構２は、カウンタ４のカウント
数に応じて、レジスタ１内の４つのブロック１ａ〜１ｄ
の中から、１つのブロックを選択して、アドレス生成レ
ジスタ６内の下位アドレス部分６ｂへ出力する。例とし
てここでは、１回目の読み出しの前ではブロック１ａ
を、２回目の読み出しの前ではブロック１ｂを、３回目
の前ではブロック１ｃを、４回目の前ではブロック１ｄ
を選択することとする。上位アドレス選択機構５は、カ
ウンタ４のカウント数に応じて、初期上位アドレスレジ
スタ３あるいはメモリ７の出力する値の、どちらかを選
択して、アドレス生成レジスタ６内の上位アドレス部分
６ａへ出力する。

【００１２】１回目の読み出しの前では初期上位アドレ
スレジスタ３を選択し、２〜４回目の読み出しの前では
メモリ７の出力を選択する。初期上位アドレスレジスタ
３は、１回目の読み出しの際の上位アドレス部分６ａに
設定される値を指定するもので、例としてここでは、上
位アドレス部分６ａと同じビット数を持ち、その各ビッ
トの値がすべて０であるとする。アドレス生成レジスタ
６は、上位アドレス部分６ａと下位アドレス部分６ｂよ
り構成されていて、上位アドレス選択機構５およびブロ
ック選択機構２の出力する値を格納する。このレジスタ
６に格納された値は、メモリ７のアドレスの指定に用い
られる。メモリ７では、１〜３回目の読み出しにおいて
読み出される内容は自らのアドレスの上位アドレスの値
を指し、４回目の読み出しにおいて読み出される内容
は、受信セルの送信伝送路の識別情報８ａおよび変換先
のＶＰＩ／ＶＣＩ８ｂが設定されているとする。

【００１３】次に、上記実施例の動作を図２を１つの例
として、図１を使いながら説明する。変換前ＶＰＩ／Ｖ
ＣＩ保持レジスタ１には、図に示されるような変換前の
ＶＰＩ／ＶＣＩのビットパターンが設定されたとする。
ブロック１ａ〜１ｂに書かれている数値は、その４ビッ
ト単位ごとを１０進数表示したものである。０・１・５
２・１０３・２０１の数字の列９はメモリ７におけるア
ドレスの上位アドレスであり、０〜１５の数字の列１０
は下位アドレスである。８ａは受信セルを送信する伝送
路の識別情報、８ｂは変換先のＶＰＩ／ＶＣＩであり、
メモリ７のうちの変換ＶＰＩ／ＶＣＩ情報エリア７ｂの
範囲に含まれている。図２では、変換前ＶＰＩ／ＶＣＩ
保持レジスタ１の１６ビットから、４ビットのブロック
を順番に読みだし、メモリ７の読み出しを行うことによ
って、変換すべきＶＰＩ／ＶＣＩが得られる様子が示さ
れている。この実施例では、メモリ７の読み出しを合計
４回行うことになる。

【００１４】この実施例においては、まず、変換前のＶ
ＰＩ／ＶＣＩ値は、変換前ＶＰＩ／ＶＣＩ保持レジスタ
１に格納される。ここでは１例として、１０進数表示
で、ブロック１ａには１、１ｂには７、１ｃには１０、
１ｄには５が、格納されているものとする。メモリ７へ
の４回の読み出しのうち、１回目の読み出しの直前で
は、上位アドレス選択機構５は初期上位アドレスレジス
タ３を選び、ブロック選択機構２はブロック１ａを選
ぶ。そのため、アドレス生成レジスタ６に格納される値
は、（上位アドレス６ａ、下位アドレス６ｂ）の組み合
わせが（０、１）のようになる。従って１回目の読み出
しでは、アドレス（０、１）が指定され、メモリ７から
読み出された値は、図２から分かるように、１０３とな
る。次に、２回目の読み出しの前では上位アドレス選択
機構５はメモリ７の出力を選び、ブロック選択機構２は
ブロック１ｂを選ぶので、アドレス生成レジスタ６に格
納される値は（１０３、７）となる。従って２回目の読
み出しでは、アドレス（１０３、７）が指定され、メモ
リ７から読み出される値は５２となる。

【００１５】３回目の読み出しの前では、上位アドレス
選択機構５はメモリ７の出力を選び、ブロック選択機構
２はブロック１ｃを選ぶので、アドレス生成レジスタ６
に格納される値は（５２、１０）となる。従って、３回
目の読み出しでは、アドレス（５２、１０）が指定さ
れ、メモリ７から読み出された値は２０１となる。最後
の４回目の読み出しの前では、上位アドレス選択機構５
はメモリ７の出力を選び、ブロック選択機構２はブロッ
ク１ｄを選ぶので、アドレス生成レジスタ６に格納され
る値は（２０１、５）となる。従って、４回目の読み出
しでは、アドレス（２０１、５）が指定され、メモリ７
からの読み出しにより伝送路の識別情報８ａと変換先の
ＶＰＩ／ＶＣＩ・８ｂが得られる。

【００１６】次に、変換前ＶＰＩ／ＶＣＩ保持レジスタ
１に格納された値が、変換テーブルに登録されていない
ＶＰＩ／ＶＣＩであった場合の動作を、図３に基き以下
に説明する。図３において、例えば［１ａ，１ｂ，１
ｃ，１ｄ］の組み合わせが［１，７，９，Ｘ］のような
ＶＰＩ／ＶＣＩに対する変換ＶＰＩ／ＶＣＩは登録され
ていないとする（Ｘは０〜１５の任意の１０進数値）。
このとき、変換前ＶＰＩ／ＶＣＩ保持レジスタ１に格納
された値が［１，７，９，１０］である場合を説明す
る。図２の場合と同様に、１回目の読み出しでは、メモ
リ７の出力は１０３、２回目の読み出しでは、出力は５
２となる。しかし、３回目の読み出しでは図２の場合と
は異なり、−１のような、本装置がメモリに読み出しで
きない値（未登録パターン）となる。この時点でＶＰＩ
／ＶＣＩ変換の動作は終了する。４回目の読み出しに必
要なアドレスの上位アドレスの情報を持つ記憶場所はメ
モリ７には存在せず、変換ＶＰＩ／ＶＣＩの情報を持つ
記憶場所も変換ＶＰＩ／ＶＣＩ情報エリア７ｂにはとら
れない。

【００１７】実施例２．上記実施例１ではメモリ７への
３回目の読み出しまでは、次回の読み出しの為に使用す
るアドレスの上位アドレスが読み出され、４回目のメモ
リ７への読み出しで変換ＶＰＩ／ＶＣＩが読み出される
という様に、上位アドレス情報、変換ＶＰＩ／ＶＣＩ情
報の異なる情報が同一メモリ上に取られているが、これ
らを異なるメモリ上に記憶させる実施例もある。図４は
その実施例を示したもので、上位アドレスの情報はアド
レスメモリ１１上に記憶され、セルの送信される伝送路
識別情報および変換先のＶＰＩ／ＶＣＩで構成される変
換ＶＰＩ／ＶＣＩ情報は、アドレスメモリ１１とは異な
る変換ＶＰＩ／ＶＣＩ情報メモリ１２上に記憶される。
以下、実施例１との動作の相違を図４を用いて説明す
る。

【００１８】図２と同様にＶＰＩ／ＶＣＩが１６ビット
の場合であるとする。変換前ＶＰＩ／ＶＣＩ保持レジス
タ１には、実施例１を示す図２と同一のビットパターン
が保持されるとすると、アドレスメモリ１１への読み出
しは３回、変換ＶＰＩ／ＶＣＩ情報メモリ１２への読み
出しは１回必要になる。アドレスメモリ１１への３回目
の読み出しまでは、図２においてメモリ７への３回目の
読み出しまでと全く同様の動作が行われる。しかし、４
回目の読み出しは、変換ＶＰＩ／ＶＣＩ情報メモリ１２
から行われる。３回目の読み出しで得られた内容と、ブ
ロック１ｄのビットパターンからアドレスが生成され、
得られたアドレスにより、変換ＶＰＩ／ＶＣＩメモリ１
２の読み出しが行われ、読み出される内容には変換ＶＰ
Ｉ／ＶＣＩ情報が設定されている。この実施例は、上位
アドレス情報を表わすために必要なビット数と、変換Ｖ
ＰＩ／ＶＣＩ情報を表わすために必要なビット数が異な
る場合にメモリの使用の効率を上げるのに有効である。

【００１９】実施例３．特定のＶＰＩ値によってはＶＣ
Ｉ値に関係なく、ＶＰＩのみを変換するだけでセルの転
送を行う場合がある。そこで、まず転送されてきたセル
のＶＰＩ値のみを取りだして、ＶＰＩのみを変換すれば
良い場合にはＶＰＩのみを変換して動作を終了し、ＶＣ
Ｉ値も変換する必要のある場合には、更に受信セルのＶ
ＣＩ値を取りだして動作を続け、変換ＶＰＩ／ＶＣＩを
求める方法が考えられる。実施例３では図５の様にＶＰ
Ｉ変換用メモリ１６とＶＰＩ／ＶＣＩ変換用メモリ１８
の２種類のメモリを配置する。ＶＰＩ変換用メモり１６
は、実施例１でのアドレスメモリに相当すると考えても
よい。両者は同一のメモリ上の異なるアドレスのエリア
に配置されてもよい。以下では図５を用いて実施例３の
動作を説明する。変換前ＶＰＩ／ＶＣＩ保持レジスタ１
３では、ＶＰＩ／ＶＣＩのビットパターンをＶＰＩのビ
ット１４と、ＶＣＩのビット１５とに分割する。更にＶ
ＰＩビットを１〜Ｍ（Ｍ≧１）のＶＰＩブロックに、Ｖ
ＣＩビットを１〜Ｎ（Ｎ≧１）のＶＣＩブロックに分割
する。この場合には、ＶＣＩ変換用メモり１８の一部に
も、アドレスメモリが含まれる。

【００２０】最初に、実施例１と同様の方法で第１ＶＰ
Ｉブロックから第Ｍ・ＶＰＩブロックまでを用いてＶＰ
Ｉ変換用メモリの読み出しを行う。最後のＭ回目で読み
出された内容には、ＶＰＩ変換のみで動作を終了するも
のなのか、ＶＰＩ／ＶＣＩ変換を必要とするものなのか
を指示する情報１７ａが設定されている。指示情報１７
ａがＶＰＩ変換のみで動作を終了することを示している
時、読み出した内容には、セルを送信する伝送路の識別
情報１７ｂおよび変換先のＶＰＩ・１７ｃが含まれてお
り、ＶＰＩが変換されるのみで動作を終了する。指示情
報１７ａがＶＰＩ／ＶＣＩ変換を必要とすることを示し
ている時、この読み出した内容と第１ＶＣＩブロックと
からアドレスを生成して、ＶＰＩ／ＶＣＩ変換用メモリ
１８の読み出しを行う。以下実施例１と同様に第２ＶＣ
Ｉブロックから第Ｎ・ＶＣＩブロックを用いてＶＰＩ／
ＶＣＩ変換用メモリ１８の読み出しを行い、最後の第Ｎ
・ＶＣＩブロックを用いた読み出しにより、受信セルを
送信する伝送路の識別情報１９ａおよび変換先のＶＰＩ
／ＶＣＩ・１９ｂが得られる。

【００２１】このように、本装置では、使用される変換
ＶＰＩ／ＶＣＩについての情報のみを変換ＶＰＩ／ＶＣ
Ｉメモリに登録するため、使用される変換ＶＰＩ／ＶＣ
Ｉが少なければ少ないほど、メモリの節約がなされる。
たとえば実施例１において、ＶＰＩ／ＶＣＩが１６ビッ
トの場合、１０００個の異なる値をもつＶＰＩ／ＶＣＩ
をそれぞれ１０００個のＶＰＩ／ＶＣＩに変換するテー
ブルを実現するためには、従来の方式では約６４Ｋ×１
６ビットの大きさのメモリを必要とするが、本装置で
は、詳細説明は省略するが、最悪の場合でも２０３６８
×１６ビットの大きさのメモリで十分である。

【００２２】実施例４．上記実施例では、アドレス生成
レジスタ６に取り込まれたアドレスで指定される番地の
アドレスメモリ相当をアクセスする例を示したが、アド
レス生成レジスタの大きさを大きくし、以下の比較動作
で次のアドレスを指定する構成としてもよい。即ち、実
施例１と同様にＶＰＩ／ＶＣＩが１６ビットで、４ビッ
トづつ分割する例を考える。その数値は同様に［１，
７，１０，５］であるとする。図１において、最初にア
ドレス生成レジスタ６にはメモリ７の最上位アドレスの
登録分を含む４ビット分、つまり１６アドレスが読み出
されている。ブロック選択機構２は最上位数値１ａを取
り込み、これがアドレス生成レジスタ６のアドレス、こ
の例では１を見て、登録されているかどうかを調べる。
もし登録されていれば、次にアドレス生成レジスタ６
は、登録されているこの例では［１］のアドレスメモリ
７の１６アドレスを読み出す。この中にも登録されてい
るアドレスと登録されていないアドレスがある。登録さ
れているアドレスだけが数値記入されていて、ブロック
選択機構２が読み出した次の４ビット１ｂでこのアドレ
ス生成レジスタ６を調べる。この例では［７］で登録さ
れているので、この番地のアドレスメモリ７の内容を読
み出す。

【００２３】以下、ブロック選択機構２は１ｃの［１
０］を読み、アドレス生成レジスタ６が読んでいるアド
レスメモリの［７］の内容と比較する。登録されていれ
ば次の［１０］のアドレスメモリの内容を読み出す。こ
れとブロック選択機構２が読んだ１ｄの［５］が登録さ
れているかどうかを比較して調べる。登録されていれば
メモリの変換後のＶＰＩ／ＶＣＩ情報エリア７ｂのデ−
タが、変換前のそれに対応するデ−タとなる。

【００２４】なお、以上はＶＰＩ／ＶＣＩが１６ビット
から成る場合について説明したが、この発明はこれに限
らず、ＶＰＩ／ＶＣＩが任意の固定長のビット数からな
る場合に適用できる。また、ビットパターンの区切り方
も、ここでは４ビットずつとしているが、適切な任意の
ビット数で区切ってもよい。さらに本発明に関する装置
は、ここではＶＰＩ／ＶＣＩ変換のために用いたが、あ
るデータの内容を別の内容に対応させるような他のあら
ゆる変換あるいは対応テーブルの実現およびその呼び出
しに適用できる。

【００２５】

【発明の効果】以上のようにこの発明によれば、ＡＴＭ
交換機において入力を複数段に分けて取り込み、順次参
照する手段と、最後に一致した数値には変換テ−ブルを
設けて対応する変換後のＶＰＩ／ＶＣＩ値を得るように
したので、変換テ−ブルを小容量のメモリで実現できる
効果がある。

【図面の簡単な説明】

【図１】本発明の交換機におけるＶＰＩ／ＰＣＩ変換テ
ーブルの全体構成図である。

【図２】本発明の交換機におけるＶＰＩ／ＰＣＩ変換テ
ーブルの動作説明図（実施例１）である。

【図３】本発明の交換機におけるＶＰＩ／ＰＣＩ変換テ
ーブルの他の動作説明図（実施例１）である。

【図４】本発明の交換機におけるＶＰＩ／ＰＣＩ変換テ
ーブルの動作説明図（実施例２）である。

【図５】本発明の交換機におけるＶＰＩ／ＰＣＩ変換テ
ーブルの動作説明図（実施例３）である。

【図６】セルが交換機をへて転送される際にＶＰＩ／Ｖ
ＣＩ変換がされる様子を示す図である。

【符号の説明】

１変換前ＶＰＩ／ＶＣＩ保持レジスタ（実施例１）２ブロック選択機構３初期上位アドレスレジスタ４カウンタ５上位アドレス選択機構６アドレス生成レジスタ７メモリ７ａメモリ７における上位アドレス情報エリア７ｂメモリ７における変換ＶＰＩ／ＶＣＩ情報エリア８ａメモリ７における伝送路識別情報８ｂメモリ７における変換先ＶＰＩ／ＶＣＩ９メモリの上位アドレス１０メモリの下位アドレス１１アドレスメモリ１２変換ＶＰＩ／ＶＣＩ情報メモリ１２ａ変換ＶＰＩ／ＶＣＩ情報メモリにおける伝送路
識別情報１２ｂ変換ＶＰＩ／ＶＣＩ情報メモリにおける変換先
ＶＰＩ／ＶＣＩ１３変換前ＶＰＩ／ＶＣＩ保持レジスタ（実施例３）１４ＶＰＩビット１５ＶＣＩビット１６ＶＰＩ変換用メモリ１６ａＶＰＩ変換用メモリにおける上位アドレス情報
エリア１６ｂＶＰＩ変換用メモリにおける変換ＶＰＩ／ＶＣ
Ｉ情報エリア１７ａＶＰＩ変換用メモリにおける指示情報１７ｂＶＰＩ変換用メモリにおける伝送路識別情報１７ｃＶＰＩ変換用メモリにおける変換先ＶＰＩ１７ｄＶＰＩ変換用メモリにおける上位アドレス１８ＶＰＩ／ＶＣＩ変換用メモリ１８ａＶＰＩ／ＶＣＩ変換用メモリにおける上位アド
レス情報エリア１８ｂＶＰＩ／ＶＣＩ変換用メモリにおける変換ＶＰ
Ｉ／ＶＣＩ情報エリア１９ａＶＰＩ／ＶＣＩ変換用メモリにおける伝送路識
別情報１９ｂＶＰＩ／ＶＣＩ変換用メモリにおける変換先Ｖ
ＰＩ／ＶＣＩ

フロントページの続き (72)発明者佐藤和弘東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内 (72)発明者堀内栄一鎌倉市大船五丁目１番１号三菱電機株式会社通信システム研究所内 (72)発明者佐藤浩之鎌倉市大船五丁目１番１号三菱電機株式会社通信システム研究所内 (72)発明者鹿間敏弘鎌倉市大船五丁目１番１号三菱電機株式会社通信システム研究所内 (56)参考文献特開平３−19452（ＪＰ，Ａ) 特開平１−312625（ＪＰ，Ａ) 特開平２−233023（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/28

Claims

(57)【特許請求の範囲】

【請求項１】ＶＰＩビットとＶＣＩビットから成る論
理チャネル番号を含むヘッダを含むセルを受信し、論理
チャネル番号を変換してセルを転送するＡＴＭ交換機
で、受信セルの論理番号を構成するビットを保持するレジス
タと、上記論理番号をＶＰＩとＶＣＩのブロックに区切り、上
記ブロック毎に体系的に登録アドレスを記憶するアドレ
スメモリと、上記論理番号を保持するレジスタからＶＰＩまたはＶＣ
Ｉブロックの数値を必要に応じて区切って取り込み、ま
た前回に指定された上記アドレスメモリ相当から登録ア
ドレス相当を取り込むアドレス生成レジスタと、上記アドレス生成レジスタが指定するアドレスメモリの
数値を次回の参照数値として取り込む手段と、上記読み込んだアドレスメモリの数値からＶＣＩ変換が
必要でないとされる場合には、最後のＶＰＩアドレスに
転送先のＶＰＩビットを記載した変換テーブルと、上記読み込んだ数値からＶＣＩ変換が必要な場合には、
上記ＶＣＩメモリを読みに行き、同様動作を繰り返す手
段と、最後に上記アドレス生成レジスタが指定するアドレス
に、転送先のＶＰＩ／ＶＣＩ論理番号を記載した変換テ
ーブルを備えたことを特徴とするＡＴＭ交換機。