KR19980033975A

KR19980033975A - Atm망과 공중전화망의 연동 장치 및 방법

Info

Publication number: KR19980033975A
Application number: KR1019960051872A
Authority: KR
Inventors: 정용근
Original assignee: 정장호; 엘지정보통신 주식회사
Priority date: 1996-11-04
Filing date: 1996-11-04
Publication date: 1998-08-05
Also published as: CN1112004C; RU2194367C2; US6094432A; KR100200558B1; CN1182993A

Abstract

본 발명은 ATM망과 공중전화망 간의 연동에 관한 것으로, 특히 별도의 회선 교환없이도 ATM망과 공중전화망 사이에 연동할 수 있도록 한 ATM망과 공중전화망의 연동 장치 및 방법에 관한 것이다.

일반적으로, ATM망과 공중전화망을 접속하기 위해서는 별도의 회선 교환 장치가 필요하고 이를 위해서는 많은 장치가 필요하므로 비용면이나 차지하는 설비 부피면에서 부담이 컸었다.

본 발명에 따른 트렁크 수신부와 ATM셀 수신부에 의해 외부 ATM셀을 특정 제어 필드를 추가하여 버퍼에 저장하거나 TDM 트렁크의 데이타를 판독해 ATM셀로 변환하여 버퍼에 저장하고 해당 버퍼에 저장된 ATM셀을 순차적으로 판독해 특정 T/S에 기록하거나 ATM망으로 전송하므로서, ATM망과 공중전화망 사이의 접속을 별도의 회선 교환없이도 연동하여 차지하는 설비 부피나 비용을 절감할 수 있다.

Description

ATM망과 공중전화망의 연동 장치 및 방법

상술한 바와 같은 점을 해결하기 위해, 본 발명은 ATM망과 공중전화망 사이의 접속을 별도의 회선 교환없이도 연동하므로서 차지하는 설비 부피나 비용을 절감할 수 있도록 한 ATM망과 공중전화망의 연동 장치 및 방법을 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 크게 두 부분으로 외부 TDM 트렁크의 값을 판독하여 ATM셀로 생성하는 트렁크 수신부와, 외부로부터 ATM셀을 판독하여 상기 트렁크로 수신하는 ATM셀 수신부를 포함하여 이루어지며; 상기 트렁크 수신부는 외부로부터 클럭을 인가받아 FSM과 다수개의 카운터를 형성하는 STGB와; 외부로부터 인가되는 클럭을 인가받고 상기 TDM 트렁크로부터 인가되는 직렬 데이타를 병렬 데이타로 변환하는 S/P와; 상기 STGB를 통해 인가되는 클럭의 주기마다 상기 S/P로부터 병렬 데이타를 판독하여 상기 TDM 트렁크의 각 T/S 데이타를 추출하고 TCB로부터 판독한 제어 정보에 따라 해당 T/S 데이타의 폐기 여부를 결정하여 해당 TCB에 기록하며, 해당 TCB에 ATM셀이 완전히 쌓이면 CBID를 CCQ에 기록하는 TDTCB와; 상기 STGB의 형성된 FSM 상태 신호에 따라 해당 상태에서 상기 CCQ를 검색하여 상기 TCB의 ATM셀을 출력FIFO에 기록하는 TCCB와; 상기 STGB의 형성된 FSM 상태 신호에 따라 해당 상태에서 CPU와 TCB 억세스를 중재하여 해당 CPU로부터 신호를 인가받고 CPU 데이타를 해당 CPU와 상호 교환하며, 돈 신호를 해당 CPU에 인가하는 CPUAB와; 상기 STGB의 형성된 FSM 상태 신호에 따라 해당 상태에서 상기 TDTCB, TCCB 및 CPUAB 간의 TCB 억세스를 중재하여 TCB 신호를 상기 TCB에 인가하고 TCB 데이타를 상기 TCB와 상호 교환하는 TCBAB를 포함하여 이루어진 것을 특징으로 하고, 상기 ATM셀 수신부는 외부로부터 클럭을 인가받아 FSM과 다수개의 카운터를 형성하는 STGB와; 상기 STGB의 형성된 FSM 상태 신호에 따라 입력되는 ATM셀을 판독하여 유효 여부를 판단하여 RCB에 ATM셀로 기록하는 RCCB와; 상기 STGB를 통해 인가되는 클럭의 주기마다 RCB를 판독하여 상기 TDM 트렁크의 T/S에 기록하기 위해 병렬 데이타를 인가하는 CTTDB와; 외부로부터 인가되는 클럭을 인가받고 상기 CTTDB로부터 인가되는 병렬 데이타를 직렬 데이타로 변환하여 상기 TDM 트렁크의 T/S에 인가하는 P/S와; 상기 STGB의 형성된 FSM 상태 신호에 따라 해당 상태에서 CPU와 RCB 억세스를 중재하여 해당 CPU로부터 CPU 신호를 인가받고 CPU 데이타를 해당 CPU와 상호 교환하며, 돈 신호를 해당 CPU에 인가하는 CPUAB와; 상기 STGB의 형성된 FSM 상태 신호에 따라 해당 상태에서 상기 RCCB, CPUAB 및 CTTDB 간의 RCB 억세스를 중재하여 RCB 신호를 상기 RCB에 인가하고 RCB 데이타를 상기 RCB와 상호 교환하는 RCBAB를 포함하여 이루어진 것을 특징으로 한다.

도 1은 본 발명의 실시예에 따른 ATM망과 공중전화망의 연동 장치를 나타낸 구성 블록도.

도 2는 도 1에 있어 FSM의 6개의 상태를 나타낸 도면.

도 3는 도 1에 있어 T/S에 따른 내부 신호들의 타이밍도.

도 4는 도 1에 있어 ATM셀 형태에 따른 TCB의 구성을 나타낸 도면.

도 5는 도 1에 있어 ATM셀 형태에 따른 RCB의 구성을 나타낸 도면.

도 6은 도 1에 있어 TCB의 전체 메모리맵을 나타낸 도면.

도 7은 도 1에 있어 RCB의 전체 메모리맵을 나타낸 도면.

도 8은 도 6과 도 7에 있어 CPU에 의한 SNIT의 기록을 나타낸 도면.

도 9는 도 1에 있어 ATM셀의 구조를 나타낸 도면.

도 10은 본 발명의 실시예에 따른 ATM망과 공중전화망의 연동 방법을 나타낸 플로우챠트.

* 도면의 주요부분에 대한 부호의 설명 *

10 : 트렁크 수신부 11, 21 : STGB(State Timing Generation Block)

12 : S/P(Serial to Parallel Converter)

13 : TDTCB(Time-slot Data To Cell Block)

14 : TCCB(Transmit Cell Control Block)

15, 25 : CPUAB(CPU Access Block)

16 : TCBAB(Transmit Cell Buffer Access Block)

20 : ATM셀 수신부 22 : RCCB(Receive Cell Control Block)

23 : CTTDB(Cell To Time-slot Data Block)

24 : P/S(Parallel to Serial Converter)

26 : RCBAB(Receive Cell Buffer Access Block)

본 발명의 실시예에 따른 ATM망과 공중전화망의 연동 장치는 도 1에 도시된 바와 같이 크게 두 부분으로 구성되는데, 외부 TDM 트렁크(Trunk)의 값을 판독하여 ATM셀을 생성하는 트렁크 수신부(10)와, 외부로부터 ATM셀을 판독하여 해당 트렁크로 수신하는 ATM셀 수신부(20)로 구성되어진다.

상기 트렁크 수신부(10)는 STGB(State Timing Generation Block; 11)와, S/P(Serial to Parallel Converter; 12)와, TDTCB(Time-slot Data To Cell Block; 13)와, TCCB(Transmit Cell Control Block; 14)와, CPUAB(CPU Access Block; 15)와, TCBAB(Transmit Cell Buffer Access Block; 16)를 포함하여 이루어진다.

상기 STGB(11)는 외부로부터 클럭(8K, N*8K, CLK)을 인가받아 FSM(Finite State Machine)과 다수개의 카운터를 형성한다. 여기서, 해당 클럭(8K)은 망 동기 신호이고 해당 클럭(N*8K)은 T/S(Time/Slot) 동기 클럭이고 해당 클럭(CLK)은 동작 클럭을 나타낸다.

상기 S/P(12)는 외부로부터 인가되는 클럭(N*8K, N*8*8K)을 인가받고 외부 TDM(Time Division Multiplexing) 트렁크로부터 인가되는 직렬 데이타를 8비트의 병렬 데이타로 변환한다. 여기서, 해당 클럭(N*8*8K)은 T/S 내의 비트 동기 클럭을 나타낸다.

상기 TDTCB(13)는 상기 STGB(11)를 통해 인가되는 클럭(N*8K)의 주기마다 상기 S/P(12)로부터 병렬 데이타를 판독하여 트렁크의 각 T/S 데이타를 추출하여 해당 TCB(Transmit Cell Buffer)의 제어 정보에 따라 해당 데이타의 폐기 여부를 결정하고 유효 데이타이면 TCB에 기록하며, 임의의 특정 TCB에 ATM셀이 완전히 쌓이면 해당 CBID(Cell Buffer Identification)를 CCQ(Complete Cell Queue)에 기록한다.

상기 TCCB(14)는 상기 CCQ를 검색하여 상기 TCB의 데이타를 출력FIFO에 기록한다.

상기 CPUAB(15)는 CPU와 내부 블록의 TCB 억세스를 중재한다.

상기 TCBAB(16)는 상기 STGB(11)의 형성된 FSM 상태 신호에 따라 해당 상태에서 내부 블록 간의 TCB 억세스를 중재한다.

그리고, 상기 ATM셀 수신부(20)는 STGB(State Timing Generation Block; 21)와, RCCB(Receive Cell Control Block; 22)와, CTTDB(Cell To Time-slot Data Block; 23)와, P/S(Parallel to Serial Converter; 24)와, CPUAB(CPU Access Block; 25)와, RCBAB(Receive Cell Buffer Access Block; 26)를 포함하여 이루어진다.

상기 STGB(21)는 외부로부터 클럭(8K, N*8K, CLK)을 인가받아 FSM과 다수개의 카운터를 형성한다.

상기 RCCB(22)는 입력되는 ATM셀을 판독하여 유효 여부를 판단하고, 유효한 ATM셀이면 RCB(Receive Cell Buffer)에 기록한다.

상기 CTTDB(23)는 상기 STGB(21)를 통해 인가되는 클럭(N*8K)의 주기마다 RCB를 판독하여 상기 트렁크의 T/S(Time/Slot)에 데이타를 기록한다.

상기 P/S(24)는 외부로부터 인가되는 클럭(N*8K, N*8*8K)을 인가받고 상기 CTTDB(23)로부터 인가되는 병렬 데이타를 직렬 데이타로 변환한다.

상기 CPUAB(25)는 CPU와 내부 블록의 RCB 엑세스를 중재한다.

상기 RCBAB(26)는 상기 STGB(21)의 형성된 FSM 상태 신호에 따라 해당 상태에서 내부 블록 간의 RCB 억세스를 중재한다.

본 발명의 실시예에 따른 ATM망과 공중전화망의 연동에 대한 동작을 다음과 같이 설명한다.

먼저, 도 2에 도시된 FSM은 6개의 상태에 따라 결정되는데, 해당 상태 신호는 STGB(11)에서 생성되며, 해당 STGB(11)는 T/S 카운터를 두어 도 3의 타이밍도에 도시된 바와 같이 b지점에서 그 값을 초기화시키고 a지점에서 증가시킨다. 그리고, 해당 STGB(11)에서 생성된 상태 신호는 다른 구성 요소들에게 전달된다.

외부 ATM망으로부터 입출력될 ATM셀을 저장하는 버퍼인 RCB와 TCB는 도 4와 도 5에 도시된 바와 같이 구성되며, 각 T/S 당 한 개씩 할당되고 두 개의 ATM셀을 저장한다. 그런데, ATM셀의 페로이드 형태에 따라 실재 페이로드의 크기는 48바이트 또는 ATM셀 렝스(Length)가 되며, 셀 형태(Cell Type)가 `00'이면 48바이트 라우 셀(Raw Cell)이고 셀 형태가 `01'이면 렝스 바이트 라우 셀이고 셀 형태가 `10'이면 48바이트 AAL1 셀이고 셀 형태가 `11'이면 렝스 바이트 AAL1 셀이다. 여기서, 해당 ATM셀 렝스는 ATM셀 페로이드의 크기를 나타낸다.

즉, 도 4a는 셀 형태가 `01'일 때의 TCB의 단위 버퍼를 나타내고 도 4b는 셀의 형태가 `10'일 때의 TCB의 단위 버퍼를 나타내고 도 5a는 셀 형태가 `01'일 때의 RCB의 단위 버퍼를 나타내고 도 5b는 셀의 형태가 `10'일 때의 RCB의 단위 버퍼를 나타낸 것이다.

그리고, 상기 TCB와 RCB의 전체 메모리맵을 나타낸 도 6과 도 7을 보면, SNIT(Sequence Number Index Table)는 CSI(Convergence Sublayer Incator), SN(Sequence Number) 및 SNP(Sequence Number Protection)의 조합 테이블로서 특정 어드레스(0*0070~0*007F)에 존재하고, 완성된 ATM셀의 CBID를 저장하는 CCQ(Complete Cell Queue)는 특정 어드레스(0*00F0~0*00FF)에 존재한다. 또한, 해당 SNIT는 시스템의 초기시에 CPU가 기록하는데, 도 8에 도시된 바와 같이 기록하여 준다.

한편, TCBAB(16)와 RCBAB(26)는 상기 STGB(11,21)의 내부 상태 신호에 따라 각 상태의 TCB와 RCB의 억세스를 중재한다. 즉, 상기 T/S 판독/기록 상태에서는 상기 TDTCB(13)와 CTTDB(23)에게 억세스 권한을 주고, 상기 셀 판독/기록 상태에서는 상기 TCCB(14)와 RCCB(22)에게 억세스 권한을 주고, 상기 CPU 억세스 상태에서는 상기 CPUAB(15)에게 RCB 억세스 권한을 준다. 그리고, ATM셀 버퍼의 제어 필드는 TCB나 RCB 모두 동일한 형태를 가진다.

그러면, 도 10의 플로우챠트를 참고하여 도 2에 도시된 FSM의 6개의 상태에 따라 ATM망과 공중전화망의 연동에 대한 동작을 설명하면, 먼저 상기 STGB(11,21)에서 리셋(Reset) 신호가 `0'인지 `1'인지를 확인한다(단계 S1).

이에, 해당 리셋 신호가 `0'이면 리셋 상태로 천이하고(단계 S2) 모든 외부 출력 신호를 비활성 상태로 만들어 주며(단계 S3), 해당 리셋 신호가 `1'이면 초기화 상태로 천이한다(단계 S4).

상기 초기화 상태에서는 TCB와 RCB의 밸리드(Valid) 비트를 `0'으로 만들어 주고(단계 S5) 이로 인해 RCB가 초기화되었는지를 확인하며(단계 S6), 해당 동작 수행이 완료되면 아이들(Idle) 상태로 천이한다(단계 S7).

상기 아이들 상태에서는 모든 외부 출력 신호를 비활성 상태로 만들어 주고(단계 S8) 해당 비활성 상태에서 외부로부터 인가되는 클럭(N*8K)이 `0'에서 `1'로 변하는지를 확인하며(단계 S9), 도 3의 타이밍도를 보면 알 수 있다시피 해당 클럭(N*8K)이 `0'에서 `1'로 변하는 a시점에서 T/S 판독/기록 상태로 천이한다(단계 S10). 여기서, 해당 밸리드 비트는 호의 설립 여부를 나타내고 호 설정시에 밸리드 비트의 값은 `1'로 한다.

이에 따라, 상기 T/S 판독 상태인지 상기 T/S 기록 상태인지를 확인한다(단계 S11).

상기 T/S 판독 상태에서 TDTCB(13)는 상기 T/S의 TCB의 밸리드 비트를 판독하여(단계 S12) 해당 판독한 값이 `0'인지 `1'인지를 확인하며(단계 S13), 만약 해당 판독한 값이 `0'이라면 바로 그냥 셀 기록(Cell Write) 상태로 천이하고 해당 판독한 값이 `1'이라면 CBID와 기록 세그먼트(Write Segment) 그리고 포인터(Pointer)를 판독하여(단계 S14) 해당 포인터 값이 가리키는 TCB에 S/P(12)의 입력 데이타를 기록한 후(단계 S15), 해당 포인터 값이 ATM셀 렝스와 동일한지를 확인한다(단계 S16). 여기서, 해당 CBID는 TCB에서는 트렁크 입력 데이타를 저장할 버퍼의 위치를 가리키고, 해당 기록 세그먼트는 두 개의 셀 버퍼 중 하나를 가리키는 것으로 트렁크 수신부(10)의 TDTCB(13)는 한 개의 셀을 완전히 기록한 후에 해당 기록 세그먼트의 값을 반전시킨다. 또한, 해당 포인터는 트렁크 수신부(10)에서의 TDTCB(13)가 트렁크 입력 데이타를 저장한 48바이트 페이로드 상의 위치를 가리킨다.

이에, 상기 포인터 값이 ATM셀 렝스와 동일하지 않으면 계속해서 상기 CBID와 기록 세그먼트 그리고 포인터를 판독하며, 상기 포인터 값이 ATM셀 렝스와 동일하면 상기 기록 세그먼트를 반전시키고 상기 포인터를 초기화시킨다(단계 S17). 그리고, 상기 CBID를 CCQ에 기록하여 주고(단계 S18) 해당 동작 수행이 완료되면 상기 셀 기록 상태로 천이한다(단계 S19).

이에 따라, 상기 셀 기록 상태에서 TCCB(14)는 상기 CCQ의 포인터를 검색하고(단계 S20) 큐(Queue)가 비어 있는지를 확인하며(단계 S21), 해당 큐가 비어 있으면 계속해서 상기 CCQ의 포인터를 검색하고 해당 큐가 비어 있지 않으면 상기 CCQ에 저장되어 있는 CBID에 해당하는 TCB를 판독하여(단계 S22) 외부 ATM망으로 ATM셀을 기록한다(단계 S23). 그리고, 해당 동작 수행이 완료되면 판독 세그먼트의 값을 반전시키고 CPU 억세스 상태로 천이한다(단계 S24). 여기서, 해당 판독 세그먼트는 두 개의 셀 버퍼 중 하나를 가리키는 것으로 트렁크 수신부(10)의 TCCB(14)와 ATM셀 수신부(20)의 CTTDB(23)는 한 개의 셀을 완전히 판독한 후에 해당 판독 세그먼트의 값을 반전시킨다.

한편, 상기 T/S 기록 상태에서 CTTDB(23)는 상기 T/S의 RCB의 밸리드 비트를 판독하여(단계 S25) 해당 판독한 값이 `0'인지 `1'인지를 확인하며(단계 S26), 만약 해당 판독한 값이 `0'이라면 바로 그냥 상기 셀 판독(Cell Read) 상태로 천이하고 해당 판독한 값이 `1'이라면 CBID와 판독 세그먼트(Read Segment) 그리고 포인터를 판독하여(단계 S27) 해당 포인터 값이 가리키는 RCB의 유효 데이타(Payload)를 판독하여 P/S(24)에 인가한 후(단계 S28), 해당 포인터 값이 ATM셀 렝스와 동일한지를 확인한다(단계 S29). 여기서, 해당 CBID는 RCB에서는 ATM셀의 입력 데이타를 저장할 버퍼의 위치를 가리키고, 해당 기록 세그먼트는 두 개의 셀 버퍼 중 하나를 가리키는 것으로 ATM셀 수신부(20)의 CTTDB(23)는 한 개의 셀을 완전히 기록한 후에 해당 기록 세그먼트의 값을 반전시킨다. 또한, 해당 포인터는 ATM셀 수신부(20)에서의 CTTDB(23)가 트렁크 출력 데이타를 판독한 48바이트 페이로드 상의 위치를 가리킨다.

이에, 상기 포인터 값이 ATM셀 렝스와 동일하지 않으면 계속해서 상기 CBID와 판독 세그먼트 그리고 포인터를 판독하며, 상기 포인터 값이 ATM셀 렝스와 동일하면 상기 판독 세그먼트를 반전시키고 상기 포인터를 초기화시킨다(단계 S30). 그리고, 해당 동작 수행이 완료되면 상기 셀 판독 상태로 천이한다(단계 S31).

이에 따라, 상기 셀 판독 상태에서 RCCB(22)는 외부 ATM셀의 존재 여부를 검색하여 ATM셀이 있는지를 확인한 후(단계 S32), 해당 ATM셀이 존재하면 도 9에 도시된 ATM셀의 구조에서 VCI(11:4) 영역에 해당하는 RCB의 CBID와 기록 세크먼트를 판독하여(단계 S33) 해당 판독한 값이 가리키는 RCB 영역에 ATM셀의 유효 데이타 영역(페이로드0~47)을 기록한다(단계 S34). 그리고, 해당 동작 수행이 완료되면 기록 세그먼트의 값을 반전시키고 상기 CPU 억세스 상태로 천이한다(단계 S35).

그런데, 여기서 해당 도 9에 도시된 ATM셀의 OPN(Output Port Number)은 스위치의 경로 할당에 필요한 출력 포트를 나타낸 것으로 해당 출력 포트와 비트는 서로 일대일로 매핑되어 있는데, 예로 해당 출력 포트가 7이면 비트는 `1000000'이고 모든 포트로 출력하려면 비트는 `1111111'이다. 그리고, 상기 VCI(11:4)는 트렁크를 나타내는 VCI(11:9)와 T/S를 나타내는 VCI(8:4)가 있고 VCI(15:12)는 향후 확장용으로 사용하며, PT(Payload Type)는 향후 OAM셀과 신호셀 처리를 고려하나 본 발명에서는 사용하지 않고 GFC(Generic Flow Control), CLP(Cell Loss Priority), VCI(7:4) 및 VCI(3:0)는 사용하지 않는다.

그러므로 해서, 상기 CPU 억세스 상태에서 CPUAB(15)는 CPU로부터 인가되는 제어 신호(CPU_CS)가 `0'인지 `1'인지를 확인하고(단계 S36) 해당 제어 신호(CPU_CS)가 `0'이면 CPU로부터 인가되는 어드레스 신호(CPU_ADDR)의 최상위 비트가 `0'인지 `1'인지를 확인한다(단계 S37).

이에, 상기 어드레스 신호(CPU_ADDR)의 최상위 비트가 `0'이면 상기 CPUAB(15)는 CPU로부터 인가되는 신호(CPU_CS, CPU_RW, CPU_DATA, CPU_ADDR)를 TCB 신호(TCB_CS, TCB_RW, TCB_DATA, TCB_ADDR)로 제1매핑 동작을 수행하고(단계 S38), 상기 어드레스 신호(CPU_ADDR)의 최상위 비트가 `1'이면 CPU로부터 인가되는 신호(CPU_CS, CPU_RW, CPU_DATA, CPU_ADDR)를 RCB 신호(RCB_CS, RCB_RW, RCB_DATA, RCB_ADDR)로 제2매핑 동작을 수행한다(단계 S39). 그리고, 해당 동작 수행이 완료되면 돈 신호(CPU_DONE)를 `1'로 생성시켜(단계 S40) CPU 버스 사이클이 종료되었음을 CPU에게 알려주고 상기 아이들 상태로 천이한다(단계 S41).

이렇게 하여 상기 아이들 상태에서 다음의 아이들 상태로 동작이 도 3의 타이밍도에 도시된 a지점을 기준으로 반복됨을 알 수 있으며, 별도의 회선 교환없이도 ATMakd과 공중전화망 사이의 연동을 할 수 있으므로 TDM방식의 타임 스위치와 스페이스 스위치를 ATM셀 방식의 스위치로 변환할 수 있게 된다.

이상과 같이, 본 발명에 따른 트렁크 수신부와 ATM셀 수신부에 의해 외부 ATM셀을 특정 제어 필드를 추가하여 버퍼에 저장하거나 TDM 트렁크의 데이타를 판독해 ATM셀로 변환하여 버퍼에 저장하고 해당 버퍼에 저장된 ATM셀을 순차적으로 판독해 특정 T/S에 기록하거나 ATM망으로 전송하므로서, ATM망과 공중전화망 사이의 접속을 별도의 회선 교환없이도 연동하여 차지하는 설비 부피나 비용을 절감할 수 있다.

Claims

ATM망과 공중전화망의 연동 장치에 있어서, 외부 TDM 트렁크의 값을 판독하여 ATM셀로 생성하는 트렁크 수신부(10)와; 외부로부터 ATM셀을 판독하여 상기 트렁크로 수신하는 ATM셀 수신부(20)를 포함하여 이루어진 것을 특징으로 하는 ATM망과 공중전화망의 연동 장치.
ATM망과 공중전화망의 연동 장치에 있어서, 상기 트렁크 수신부(10)는 외부로부터 클럭(8K, N*8K, CLK)을 인가받아 FSM과 다수개의 카운터를 형성하는 STGB(11)와; 외부로부터 인가되는 클럭(N*8K, N*8*8K)을 인가받고 상기 TDM 트렁크로부터 인가되는 직렬 데이타를 병렬 데이타로 변환하는 S/P(12)와; 상기 STGB(11)를 통해 인가되는 클럭(N*8K)의 주기마다 상기 S/P(12)로부터 병렬 데이타를 판독하여 상기 TDM 트렁크의 각 T/S 데이타를 추출하고 TCB로부터 판독한 제어 정보에 따라 해당 T/S 데이타의 폐기 여부를 결정하여 해당 TCB에 기록하며, 해당 TCB에 ATM셀이 완전히 쌓이면 CBID를 CCQ에 기록하는 TDTCB(13)와; 상기 STGB(11)의 형성된 FSM 상태 신호에 따라 해당 상태에서 상기 CCQ를 검색하여 상기 TCB의 ATM셀(CELL_WR, CELL_DATA)을 출력FIFO에 기록하는 TCCB(14)와; 상기 STGB(11)의 형성된 FSM 상태 신호에 따라 해당 상태에서 CPU와 TCB 억세스를 중재하여 해당 CPU로부터 신호(CPU_CS, CPU_RW, CPU_ADDR)를 인가받고 CPU 데이타(CPU_DATA)를 해당 CPU와 상호 교환하며, 돈 신호(CPU_DONE)를 해당 CPU에 인가하는 CPUAB(15)와; 상기 STGB(11)의 형성된 FSM 상태 신호에 따라 해당 상태에서 상기 TDTCB(13), TCCB(14) 및 CPUAB(15) 간의 TCB 억세스를 중재하여 TCB 신호(TCB_CS, TCB_RW, TCB_ADDR)를 상기 TCB에 인가하고 TCB 데이타(TCB_DATA)를 상기 TCB와 상호 교환하는 TCBAB(16)를 포함하여 이루어진 것을 특징으로 하는 ATM망과 공중전화망의 연동 장치.
ATM망과 공중전화망의 연동 장치에 있어서, 상기 ATM셀 수신부(20)는 외부로부터 클럭(8K, N*8K, CLK)을 인가받아 FSM과 다수개의 카운터를 형성하는 STGB(21)와; 상기 STGB(21)의 형성된 FSM 상태 신호에 따라 입력되는 ATM셀(CELL_DATA)을 판독하여 유효 여부를 판단하여 RCB에 ATM셀(CELL_RD)로 기록하는 RCCB(22)와; 상기 STGB(21)를 통해 인가되는 클럭(N*8K)의 주기마다 RCB를 판독하여 상기 TDM 트렁크의 T/S에 기록하기 위해 병렬 데이타를 인가하는 CTTDB(23)와; 외부로부터 인가되는 클럭(N*8K, N*8*8K)을 인가받고 상기 CTTDB(23)로부터 인가되는 병렬 데이타를 직렬 데이타로 변환하여 상기 TDM 트렁크의 T/S에 인가하는 P/S(24)와; 상기 STGB(21)의 형성된 FSM 상태 신호에 따라 해당 상태에서 CPU와 RCB 억세스를 중재하여 해당 CPU로부터 CPU 신호(CPU_CS, CPU_RW, CPU_ADDR)를 인가받고 CPU 데이타(CPU_DATA)를 해당 CPU와 상호 교환하며, 돈 신호(CPU_DONE)를 해당 CPU에 인가하는 CPUAB(25)와; 상기 STGB(21)의 형성된 FSM 상태 신호에 따라 해당 상태에서 상기 RCCB(22), CPUAB(25) 및 CTTDB(23) 간의 RCB 억세스를 중재하여 RCB 신호(RCB_CS, RCB_RW, RCB_ADDR)를 상기 RCB에 인가하고 RCB 데이타(RCB_DATA)를 상기 RCB와 상호 교환하는 RCBAB(26)를 포함하여 이루어진 것을 특징으로 하는 ATM망과 공중전화망의 연동 장치.
FSM의 상태에 따른 ATM망과 공중전화망의 연동 방법에 있어서, 리셋 신호의 상태를 확인하며, 해당 리셋 신호가 `0'이면 리셋 상태로 천이하여 외부 출력 신호를 비활성 상태로 만들어 주고 해당 리셋 신호가 `1'이면 초기화 상태로 천이하는 제1과정과; 상기 초기화 상태에서 TCB와 RCB의 밸리드 비트를 `0'으로 변환시켜 RCB를 초기화하여 아이들 상태로 천이하는 제2과정과; 상기 아이들 상태에서 상기 외부 출력 신호를 비활성 상태로 만들어 주고, 외부로부터 인가되는 클럭(N*8K)이 `1'로 변하는지를 확인하여 T/S 판독/기록 상태로 천이하는 제3과정과; 상기 T/S 판독 상태임을 확인하여 상기 T/S의 TCB의 밸리드 비트를 판독하고, 해당 판독한 TCB의 밸리드 비트가 `0'이면 셀 기록 상태로 천이하는 제4과정과; 상기 판독한 TCB의 밸리드 비트가 `1'이면 CBID, 기록 세그먼트 및 포인터를 판독하여 해당 판독한 포인터 값의 TCB에 S/P(12)의 입력 데이타를 기록하며, 해당 판독한 포인터 값이 ATM셀 렝스와 동일한지를 확인하여 해당 기록 세그먼트를 반전시키고 해당 판독한 포인터를 초기화시키며, 해당 CBID를 CCQ에 기록한 후 상기 셀 기록 상태로 천이하는 제5과정과; 상기 셀 기록 상태에서 상기 CCQ의 포인터를 검색하여 큐가 비어 있지 않음을 확인하고 상기 CCQ에 저장되어 있는 CBID에 해당하는 TCB를 판독하여 해당 ATM셀을 외부 ATM망에 기록한 후, 판독 세그먼트을 반전시켜 CPU 억세스 상태로 천이하는 제6과정과; 상기 T/S 기록 상태임을 확인하여 상기 T/S의 RCB의 밸리드 비트를 판독하고, 해당 판독한 RCB의 밸리드 비트가 `0'이면 셀 판독 상태로 천이하는 제7과정과; 상기 판독한 RCB의 밸리드 비트가 `1'이면 CBID, 판독 세그먼트 및 포인터를 판독하여 해당 판독한 포인터 값의 RCB의 유효 데이타를 P/S(24)에 인가하며, 해당 판독한 포인터 값이 ATM셀 렝스와 동일한지를 확인하여 해당 판독 세그먼트를 반전시키고 해당 판독한 포인터를 초기화시킨 후 상기 셀 판독 상태로 천이하는 제8과정과; 상기 셀 판독 상태에서 외부 ATM셀이 있는지를 확인하여 해당 외부 ATM셀의 VCI(11:4) 영역에 해당하는 RCB의 CBID와 기록 세크먼트를 판독하며, 해당 판독한 값이 가리키는 RCB 영역에 해당 ATM셀의 유효 데이타 영역을 기록한 후 해당 기록 세그먼트를 반전시켜 상기 CPU 억세스 상태로 천이하는 제9과정과; 상기 CPU 억세스 상태에서 CPU로부터 인가되는 제어 신호(CPU_CS)가 `0'인지를 확인하고 해당 CPU로부터 인가되는 어드레스 신호(CPU_ADDR)의 최상위 비트의 상태를 확인하는 제10과정과; 상기 어드레스 신호(CPU_ADDR)의 최상위 비트가 `0'이면 상기 CPU로부터 인가되는 신호(CPU_CS, CPU_RW, CPU_DATA, CPU_ADDR)를 TCB 신호(TCB_CS, TCB_RW, TCB_DATA, TCB_ADDR)로 제1매핑 동작을 수행하고, 상기 어드레스 신호(CPU_ADDR)의 최상위 비트가 `1'이면 상기 CPU로부터 인가되는 신호(CPU_CS, CPU_RW, CPU_DATA, CPU_ADDR)를 RCB 신호(RCB_CS, RCB_RW, RCB_DATA, RCB_ADDR)로 제2매핑 동작을 수행하는 제11과정과; 상기 제1과 제2매핑 동작 수행 후 돈 신호(CPU_DONE)를 `1'로 생성시켜 CPU 버스 사이클이 종료되었음을 CPU에게 알려주고 상기 아이들 상태로 천이하는 제12과정을 포함하여 이루어진 것을 특징으로 하는 ATM망과 공중전화망의 연동 방법.