KR100246561B1

KR100246561B1 - 비동기 전송 모드 스위치의 라우팅 테크 해석회로

Info

Publication number: KR100246561B1
Application number: KR1019970028285A
Authority: KR
Inventors: 정성현
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1997-06-27
Filing date: 1997-06-27
Publication date: 2000-04-01
Also published as: KR19990004235A

Abstract

본 발명은 ATM 교환기에 있어서, ATM 스위치로 입력되는 셀 데이터의 라우팅 테그를 해석하여 출력 단자를 결정할 수 있도록 한 ATM 스위치의 라우팅 테그 해석회로에 관한 것으로, 임의의 수신측 LIM을 통해 입력되는 셀 데이터를 수신하여 라우팅 테그를 추출하고 나머지 데이터를 출력하는 수신부(10)와, 상기 수신부(10)에서 출력되는 데이터를 저장하는 메모리(20)와, 상기 수신부(10)에서 추출한 라우팅 테그를 해석하여 인에이블 신호를 출력하는 라우팅 테그 해석부(30)와, 상기 라우팅 테그 해석부(30)에서 출력되는 인에이블 신호에 따라 데이터를 저장하고 있는 상기 메모리(20)의 주소를 저장하는 주소 버퍼(40)와, 상기 주소 버퍼(40)에 저장된 주소에 따라 상기 메모리(20)에 저장된 데이터를 리드하여 송신측 LIM으로 출력하는 출력 버퍼(50)로 구성된다.

Description

비동기 전송 모드(ATM) 스위치의 라우팅 테그 해석회로

본 발명은 비동기 전송 모드(Asynchronous Transfer Mode ; 이하, 'ATM'이라 칭함) 교환기에 있어서, ATM 스위치로 입력되는 셀 데이터(Cell Data)의 라우팅 테그(Routing Tag)를 해석하여 출력 단자를 결정할 수 있도록 한 ATM 스위치의 라우팅 테그 해석회로에 관한 것이다.

일반적으로 셀 단위의 데이터를 처리하는 ATM 교환기는 도 1에 도시된 바와 같이, 외부 장치(도시하지 않음)와 접속되는 수신측 선로 접속 모듈(Line Interface Module)인 제1 RX LIM∼제n RX LIM(1-1∼1-n)과, 상기 제1 RX LIM∼제n RX LIM(1-1∼1-n)를 통해 입력되는 데이터를 스위칭하여 해당 출력 단자로 출력하는 ATM 스위치(2)와, 상기 ATM 스위치(2)에 연결되어 ATM 교환기의 각종 동작을 제어하는 제어부(3)와, 외부 장치와 접속되는 송신측 선로 접속 모듈로 상기 ATM 스위치(2)를 통해 출력되는 데이터를 입력하는 제1 TX LIM∼제n TX LIM(4-1∼4-n)으로 구성된다.

상기와 같이, ATM 교환기의 ATM 스위치(2)에는 여러 개의 LIM이 연결될 수 있으며, 예를 들어 제1 RX LIM(1-1)으로부터 ATM 스위치(2)에 입력되는 셀 데이터는 제1 RX LIM(1-1)를 제외한 LIM으로의 출력이 가능하다.

또한, 상기 ATM 교환기는 53바이트(byte)의 일정한 크기 단위 셀로 데이터를 처리하도록 규격화되어 있으며, 이러한 셀 단위 데이터를 원하는 목적지에 정확히 전달하기 위해서 라우팅 테그를 추가하게 된다.

즉, 상기 ATM 스위치(2)로 입력되는 셀 데이터는 원래의 정보인 53바이트의 데이터와 스위칭에 필요한 정보인 3바이트의 라우팅 테그로 구성된다.

따라서, 상기 라우팅 테그가 붙여진 데이터가 ATM 스위치(2) 내부로 입력되면 ATM 스위치(2)내에서는 라우팅 테그를 해석하여 출력 단자를 결정하게 되고, 이에 따라 입력 데이터는 출력 단자로 정확히 전달됨으로써 교환이 이루어지도록 한다.

한편, 종래에는 상기와 같은 라우팅 테그 해석 기능을 수행하는 상기 ATM 스위치(2)의 구조가 공통 메모리 방식 등과 같이, 메모리 위치외 입/출력 단자의 처리 방식에 따라 여러 종류가 있으나, 그 구현 방식이 매우 다르고 구체적인 구현예가 없었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 래치(Latch)와 AND 게이트 및 NAND 게이트를 사용하여 ATM 스위치로 입력되는 셀 데이터의 라우팅 테그를 해석하여 출력 단자를 결정할 수 있도록 한 ATM 스위치의 라우팅 테그 해석회로를 제공하는 데에 있다.

이러한 목적을 달성하기 위한 본 발명의 ATM 스위치의 라우팅 테그 해석회로는, 수신측 LIM을 통해 입력되는 셀 데이터로부터 라우팅 테그를 추출하고 나머지 데이터를 메모리에 저장한 후, 상기 추출된 라우팅 테그를 해석하여 주소 버퍼를 인에이블시킴으로써 주소 버퍼가 상기 데이터가 저장된 메모리의 주소를 저장하고, 출력 버퍼에서 상기 주소 버퍼에 저장된 주소에 해당하는 메모리의 데이터를 리드하여 송신측 LIM을 통해 해당 목적지로 출력하도록 함을 특징으로 한다.

제1도는 일반적인 비동기 전송 모드(ATM) 교환기의 구조를 보인 블록 구성도.

제2도는 본 발명에 의한 비동기 전송 모드(ATM) 스위치의 라우팅 테그 해석회로의 블록 구성도.

제3도는 제2도의 라우팅 테그 해석부의 블록 구성도.

<도면의 주요부분에 대한 부호의 설명>

10 : 수신부 20 : 메모리

30 : 라우팅 테그 해석부 31 : 래치

32 : AND 게이트

33-1∼33-8 : 제1 NAND 게이트∼제8 NAND 게이트

40 : 주소 버퍼 50 : 출력 버퍼

이하, 첨부된 도면을 참고하여 본 발명에 의한 ATM 스위치의 라우팅 테그 해석회로의 구성 및 동작을 상세히 설명한다.

도 2는 본 발명에 의한 ATM 스위치의 라우팅 테그 해석회로의 블록 구성도로서, 임의의 수신측 LIM을 통해 입력되는 셀 데이터를 수신하여 라우팅 테그를 추출하고 나머지 데이터를 출력하는 수신부(10)와, 상기 수신부(10)에서 출력되는 데이터를 저장하는 메모리(20)와, 상기 수신부(10)에서 추출한 라우팅 테그를 해석하여 인에이블(Enable) 신호를 출력하는 라우팅 테그 해석부(30)와, 상기 라우팅 테그 해석부(30)에서 출력되는 인에이블 신호에 따라 데이터를 저장하고 있는 상기 메모리(20)의 주소를 저장하는 주소 버퍼(40)와, 상기 주소 버퍼(40)에 저장된 주소에 따라 상기 메모리(20)에 저장된 데이터를 리드하여 송신측 LIM으로 출력하는 출력 버퍼(50)로 구성된다.

도 3은 도 2의 라우팅 테그 해석부(30)의 상세한 블록 구성도로서, 상기 수신부(10)에서 추출한 3바이트의 라우팅 테그중 1바이트에 해당하는 8비트 라우팅 테그 데이터(RxD₀∼RxD₇)를 입력하여 클럭 신호에 따라 출력하는 래치(31)와, 클럭 신호와 ATM 스위치에 연결된 다수의 LIM중 데이터를 출력하는 해당 LIM을 나타내는 셀프(Self) 신호를 앤드하는 AND 게이트(32)와, 상기 래치(31)에서 출력되는 라우팅 테그 데이터와 상기 AND 게이트(32)에서 출력되는 신호를 각각 낸드하여 상기 주소 버퍼(40)를 동작시키기 위한 인에이블 신호(En₀∼En₇)를 출력하는 제1 NAND 게이트∼제8 NAND 게이트(33-1∼33-8)로 구성된다.

상기와 같이 구성된 본 발명에 의한 ATM 스위치의 라우팅 테그 해석회로의 동작을 설명하면 다음과 같다.

먼저, 수신부(10)는 수신측 LIM을 통해 입력되는 셀 데이터로부터 3바이트의 라우팅 테그를 추출하여 라우팅 테그 해석부(30)로 출력하고, 라우팅 테그를 제외한 나머지 데이터는 메모리(20)의 빈 주소에 저장한다.

상기 수신부(10)에서 추출된 라우팅 테그를 수신한 라우팅 테그 해석부(30)는 3바이트의 라우팅 테그중 1바이트에 해당하는 8비트의 라우팅 테그 데이터(RxD₀∼RxD₇)를 래치(31)에 입력한다.

이어, 상기 래치(31)는 클럭 신호에 따라 상기 입력된 8비트의 라우팅 테그데이터(RxD₀∼RxD₇)를 제1 NAND게이트∼제8 NAND 게이트(33-1∼33-8)의 각 단자에 출력한다.

이때, 상기 제1 NAND게이트∼제8 NAND게이트(33-1∼33-8)는 모든 출력이 보류 상태가 있다가, AND 게이트(32)에 입력되는 셀프 신호가 하이신호 상태가 되는 순간 입력된 라우팅 테그 데이터(RxD₀∼RxD₇)의 상태를 출력한다.

즉, 상기 라우팅 테그 데이터(RxD₀∼RxD₇)중 어느 하나가 하이신호가 되면 NAND 게이트의 출력은 로우상태로 바뀌게 되어 주소 버퍼(40)를 동작시키기 위한 인에이블 신호를 출력한다.

따라서, 상기 제1 NAND 게이트∼제8 NAND 게이트(33-1∼33-8)에서 출력되는 인에이블 신호에 따라 주소 버퍼(40)가 인에이블됨으로써, 주소 버퍼(40)가 메모리(20)에 저장된 데이터의 주소를 저장하고 나면, 출력 버퍼(50)를 통해 상기 주소 버퍼(40)에 저장된 주소에 해당하는 데이터를 메모리(20)로부터 리드하여 송신측 LIM으로 출력한다.

이상, 상기 설명에서와 같이 본 발명은 라우팅 테그의 해석으로 출력되는 인에이블 신호에 따라 주소 버퍼를 동작시킴으로써 해당하는 목적지 주소로 셀 데이터를 출력시킴에 따라 ATM 스위치 개발에 광범위하게 응용할 수 있게 되는 효과가 있다.

Claims

수신측 LIM을 통해 입력되는 셀 데이터를 수신하여 라우팅 테그를 추출하고 나머지 데이터를 출력하는 수신부(10)와, 상기 수신부(10)에서 출력되는 데이터를 저장하는 메모리(20)와, 상기 수신부(10)에서 추출한 3바이트의 라우팅 테그중 1바이트에 해당하는 8비트 라우팅 테그 데이터를 입력하여 클럭 신호에 따라 출력하는 래치(31)와, 클럭 신호와 ATM 스위치에 연결된 다수의 LIM중 데이터를 출력하는 해당 LIM을 나타내는 셀프 신호를 앤드하는 AND 게이트(32)와, 상기 래치(31)에서 출력되는 라우팅 테그 데이터와 상기 AND 게이트(32)에서 출력되는 신호를 각각 낸드하여 상기 주소 버퍼(40)를 동작시키기 위한 인에이블 신호를 출력하는 제1 NAND 게이트∼제8 NAND 게이트(33-1∼33-8)로 구성된 라우팅 테그 해석부(30)와, 상기 라우팅 테그 해석부(30)내 제1 NAND 게이트∼제8 NAND게이트(33-1∼33-8)에서 출력되는 인에이블 신호에 따라 데이터를 저장하고 있는 상기 메모리(20)의 주소를 저장하는 주소 버퍼(40)와, 상기 주소 버퍼(40)에 저장된 주소에 따라 상기 메모리(20)에 저장된 데이터를 리드하여 송신측 LIM으로 출력하는 출력 버퍼(50)로 구성되는 것을 특징으로 하는 비동기 전송 모드(ATM) 스위치의 라우팅 테그 해석회로.