JPS5955657A - 回線走査方式 - Google Patents
回線走査方式Info
- Publication number
- JPS5955657A JPS5955657A JP16613382A JP16613382A JPS5955657A JP S5955657 A JPS5955657 A JP S5955657A JP 16613382 A JP16613382 A JP 16613382A JP 16613382 A JP16613382 A JP 16613382A JP S5955657 A JPS5955657 A JP S5955657A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- line
- memory
- data
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は回線走査方式に関し、特にチャネル多重化方式
によシ予め決められたタイムスロットにより通信を行う
データハイウェイシステムの各通信装置（ステーション
）における回線対応部の走査方式に関するものである。
によシ予め決められたタイムスロットにより通信を行う
データハイウェイシステムの各通信装置（ステーション
）における回線対応部の走査方式に関するものである。
（ロ）従来技術と問題点
第１図はデータハイウェイの一般的な構成を示し、図中
、１は伝送路、２は伝送路の監視装置でフレームの作成
等を行うもの、３，４．５はデータ端末装置（以下ＤＴ
Ｅと記す）を接続するためのステージ日ン、６はＤＴＥ
を示す。第４図は第１図で示される各ステージ日ンの構
成を示す図であり、図中、８は伝送路１４と回線対応部
９間のデータ伝送を制御するための共通制御部、９はＤ
ＴＥとのデータ伝送を行う回線対応部（この図ではす０
〜φｎまでの回線対応部が収容されている）１０は共通
制御部８から回線対応部９へ各種制御を行うための制御
線、１１は伝送路１４と回線対応部９の間のデータ伝送
を行うためのデータ線、１２は回線対応部９とＤＴＥ１
３の間のインタフェース、１３はＤＴＫそして１４は伝
送路を示す。
、１は伝送路、２は伝送路の監視装置でフレームの作成
等を行うもの、３，４．５はデータ端末装置（以下ＤＴ
Ｅと記す）を接続するためのステージ日ン、６はＤＴＥ
を示す。第４図は第１図で示される各ステージ日ンの構
成を示す図であり、図中、８は伝送路１４と回線対応部
９間のデータ伝送を制御するための共通制御部、９はＤ
ＴＥとのデータ伝送を行う回線対応部（この図ではす０
〜φｎまでの回線対応部が収容されている）１０は共通
制御部８から回線対応部９へ各種制御を行うための制御
線、１１は伝送路１４と回線対応部９の間のデータ伝送
を行うためのデータ線、１２は回線対応部９とＤＴＥ１
３の間のインタフェース、１３はＤＴＫそして１４は伝
送路を示す。
このような構成をもつデータハイウェイシステムにおい
て、伝送路上には、第２図に示すようなフレームが数フ
レーム巡回しておシ、データ伝送はフレームのタイムス
ロット（第２図ではＴＳで示す）にデータを乗せること
により行われる。
て、伝送路上には、第２図に示すようなフレームが数フ
レーム巡回しておシ、データ伝送はフレームのタイムス
ロット（第２図ではＴＳで示す）にデータを乗せること
により行われる。
つまり、ＤＴＥからの送信データを回線対応部が受取り
、回線対応部はその送信データをタイムスロットに乗せ
、受信側ＤＴＥを収容する回線対応部へそのデータを伝
送し、受信側の回線対応部はその送信データを受取り、
受信側ＤＴＥへ渡す。
、回線対応部はその送信データをタイムスロットに乗せ
、受信側ＤＴＥを収容する回線対応部へそのデータを伝
送し、受信側の回線対応部はその送信データを受取り、
受信側ＤＴＥへ渡す。
このようにＤＴＥ相互間の通信は回線対応部相互間の通
信によって行われ、回線対応部相互間の通信はタイムス
ロットにデータを乗せて行われるが、データを乗せるこ
とのできるタイムスロットは、通信を行う回線対応部同
士に予め割当てられている。例えば第３図で示すフレー
ムのＯ番目のタイムスロット（図ではＴＳｏで示す）が
割当てられているとすると、その回線対応部相互間の通
信は各フレームのＯ着目のタイムスロット（図ではチャ
ネル０で示す）を用いて通信が行われる。
信によって行われ、回線対応部相互間の通信はタイムス
ロットにデータを乗せて行われるが、データを乗せるこ
とのできるタイムスロットは、通信を行う回線対応部同
士に予め割当てられている。例えば第３図で示すフレー
ムのＯ番目のタイムスロット（図ではＴＳｏで示す）が
割当てられているとすると、その回線対応部相互間の通
信は各フレームのＯ着目のタイムスロット（図ではチャ
ネル０で示す）を用いて通信が行われる。
以上説明したように、通信を行う回線対応部同士には予
め使用するタイムスロット番号が割当てられているため
に、各ステーションでは、そのステージ日ンを通過する
タイムスロットを使用する回線対応部の有無を調べる必
要があり、従来方式ではその機能を回線対応部に設けて
いた。
め使用するタイムスロット番号が割当てられているため
に、各ステーションでは、そのステージ日ンを通過する
タイムスロットを使用する回線対応部の有無を調べる必
要があり、従来方式ではその機能を回線対応部に設けて
いた。
第５図は、前記機能を実現するための構成を示す図であ
り、以下この図を用いて従来方式を説明する。
り、以下この図を用いて従来方式を説明する。
１５はステーションに到来しているタイムスロットの番
号を示すカウンタでろり、その出力１６は回線対応部（
図ではＬＳφｉ）に設けである比較器１９の一方の入力
に入力されている。１７はその回線対応部に割当てられ
たタイムスロット曽号を示すレジスタで、予めその値が
記入されている。
号を示すカウンタでろり、その出力１６は回線対応部（
図ではＬＳφｉ）に設けである比較器１９の一方の入力
に入力されている。１７はその回線対応部に割当てられ
たタイムスロット曽号を示すレジスタで、予めその値が
記入されている。
３−
そしてレジスタ１７の出力１８は、比較器１９のもう一
方の入力に入力されており、比較器１９は両方の入力の
内容が一致したとき２０の一致信号Ｓを出力し、そのタ
イムスロットに割当てられた回線対応部が有ることを共
通制御部に通知すると共に、回線対応部自身でも割当て
られたタイムスロットが到来したことを知り、伝送路と
のデータ伝送を行う。
方の入力に入力されており、比較器１９は両方の入力の
内容が一致したとき２０の一致信号Ｓを出力し、そのタ
イムスロットに割当てられた回線対応部が有ることを共
通制御部に通知すると共に、回線対応部自身でも割当て
られたタイムスロットが到来したことを知り、伝送路と
のデータ伝送を行う。
以上説明したように、従来方式では回線対応部毎々にレ
ジスタと比較器を有し、割当てられたタイムスロットの
到来を検出していたため、回線対応部における制御面で
の負担を大キくシ、また、それに伴うハード量の増加と
いう問題を有していた。とくに近年の伝送帯域は光フア
イバーケーブルの利用によシ飛躍的に増大し、フレーム
内に収容可能なタイムスロット数は、例えば４０９６に
も及ぶ。これは回線対応部毎に１２ビツト幅のレジスタ
、比較器を持つととが必要と彦り、回線対応部と共通制
御部間に１２ビツトのアドレスバスを必要とすることに
なる。一般的にシステム全体の４− 回線収容数（＝タイムスロット数）は増加傾向にあるが
、ステーション個々の回線収容数は、高々８〜１６回練
捏度でちゃ、従来方式ではとくに大回線収容システムで
不利となる。
ジスタと比較器を有し、割当てられたタイムスロットの
到来を検出していたため、回線対応部における制御面で
の負担を大キくシ、また、それに伴うハード量の増加と
いう問題を有していた。とくに近年の伝送帯域は光フア
イバーケーブルの利用によシ飛躍的に増大し、フレーム
内に収容可能なタイムスロット数は、例えば４０９６に
も及ぶ。これは回線対応部毎に１２ビツト幅のレジスタ
、比較器を持つととが必要と彦り、回線対応部と共通制
御部間に１２ビツトのアドレスバスを必要とすることに
なる。一般的にシステム全体の４− 回線収容数（＝タイムスロット数）は増加傾向にあるが
、ステーション個々の回線収容数は、高々８〜１６回練
捏度でちゃ、従来方式ではとくに大回線収容システムで
不利となる。
（ハ）発明の目的
本発明は、従来回線対応部側々に肩していたタイムスロ
ット番号識別のための機能を無くシ、共通制御部におい
てステーションを通過するタイムスロットに割当てられ
た回線対応部のｆｉ無を調べることにより、回線対応部
における制御の部系化。
ット番号識別のための機能を無くシ、共通制御部におい
てステーションを通過するタイムスロットに割当てられ
た回線対応部のｆｉ無を調べることにより、回線対応部
における制御の部系化。
ハード量の削減を実現することを目的とする。
に）発明の構成
上記目的を達成するために本発明は、複数の通信装置が
環状伝送路によって結合され、該複数の通信装置はそれ
ぞれ複数の回線対応部と、上記環状伝送路を介する回線
対応部相互間の通信を可能ならしめる共通制御部とをそ
なえる構成を有し、各回線対応部相互間の通信が予め決
められたタイムスロットにより行われるよう構成された
データ通信システムにおいて、上記通信装置の共通制御
部に到来するタイムスロットの番号によシ読出されるメ
モリをそなえるとともに、該メモリには当該通信装置に
収容する回線対応部が使用するタイムスロット番号に対
応するアドレスのデータ領域に当該タイムスロットを使
用する回線対応部を指定する情報を予め記憶せしめてお
き、当該通信装置を通過するタイムスロット番号によっ
て該メモリの内容を参照し、その内容にもとづいて当該
タイムスロットを使用する回線対応部を走査するよう構
成したことを特徴とする。
環状伝送路によって結合され、該複数の通信装置はそれ
ぞれ複数の回線対応部と、上記環状伝送路を介する回線
対応部相互間の通信を可能ならしめる共通制御部とをそ
なえる構成を有し、各回線対応部相互間の通信が予め決
められたタイムスロットにより行われるよう構成された
データ通信システムにおいて、上記通信装置の共通制御
部に到来するタイムスロットの番号によシ読出されるメ
モリをそなえるとともに、該メモリには当該通信装置に
収容する回線対応部が使用するタイムスロット番号に対
応するアドレスのデータ領域に当該タイムスロットを使
用する回線対応部を指定する情報を予め記憶せしめてお
き、当該通信装置を通過するタイムスロット番号によっ
て該メモリの内容を参照し、その内容にもとづいて当該
タイムスロットを使用する回線対応部を走査するよう構
成したことを特徴とする。
（ホ）発明の実施例
第６図は本発明の一実施例を示す図であり、２１はステ
ーションに到来するタイムスロットの番号を示すフレー
ムカウンタ、２２は回線対応部に割当てられたタイムス
ロット番号に対応するアドレスのデータ領域にその番号
のタイムスロットに割当てられた回線対応部を示す情報
が記入されているメモリ、２３は回線対応部群を示し、
図ではＬＳｏ＝ＬＳｙまでの８つの回線対応部が回線制
御部に収容されている。フレームカウンタ２１はフレー
ムの先頭で帰零され、以降タイムスロットがステーショ
ンを通過する毎に歩進するように制御される。２４はフ
レームカウンタ２１の出力で、メモリ２２のアドレスに
入力されており、ステーションを通過するタイムスロッ
ト番号と一致する。
ーションに到来するタイムスロットの番号を示すフレー
ムカウンタ、２２は回線対応部に割当てられたタイムス
ロット番号に対応するアドレスのデータ領域にその番号
のタイムスロットに割当てられた回線対応部を示す情報
が記入されているメモリ、２３は回線対応部群を示し、
図ではＬＳｏ＝ＬＳｙまでの８つの回線対応部が回線制
御部に収容されている。フレームカウンタ２１はフレー
ムの先頭で帰零され、以降タイムスロットがステーショ
ンを通過する毎に歩進するように制御される。２４はフ
レームカウンタ２１の出力で、メモリ２２のアドレスに
入力されており、ステーションを通過するタイムスロッ
ト番号と一致する。
２５は回線対応部（ＬＳｏ ＝ＬＳｔ ）に対し、それ
らの回線対応部に割当てられた番号のタイムスロットが
到来したことを示す信号線、２６は回線対応部から共通
制御部に対してそのタイムスロットに割当てられた回線
対応部が有ることを示す信号線を示す。
らの回線対応部に割当てられた番号のタイムスロットが
到来したことを示す信号線、２６は回線対応部から共通
制御部に対してそのタイムスロットに割当てられた回線
対応部が有ることを示す信号線を示す。
以下、第６図を用いて本発明による一実施例の動作を説
明する。メモリ２２はフレームカウンタ２１の出力であ
るそのステーションに到来しているタイムスロットの番
号によｐ読出されるメモリでちゃ、そのタイムスロット
番号に対応するメモリのデータ領域は、そのタイムスロ
ットに割当てられた回線対応部を示し、そのデータ領域
を構成する各ピッ）（ｏ〜））は回線対応部ＬＳｏ ＝
ＬＳｙにそれぞれ１：１で対応しており、Ｏｎはその７
− ビットに対応する回線対応部に割当てられた以外のタイ
ムスロットが到来していることを示し、′１”はそのビ
ットに対応する回線対応部に割当てられたタイムスロッ
トが到来したことを示す。
明する。メモリ２２はフレームカウンタ２１の出力であ
るそのステーションに到来しているタイムスロットの番
号によｐ読出されるメモリでちゃ、そのタイムスロット
番号に対応するメモリのデータ領域は、そのタイムスロ
ットに割当てられた回線対応部を示し、そのデータ領域
を構成する各ピッ）（ｏ〜））は回線対応部ＬＳｏ ＝
ＬＳｙにそれぞれ１：１で対応しており、Ｏｎはその７
− ビットに対応する回線対応部に割当てられた以外のタイ
ムスロットが到来していることを示し、′１”はそのビ
ットに対応する回線対応部に割当てられたタイムスロッ
トが到来したことを示す。
例えば、第６図のように７レームカウンタ２１の内容が
、３０番目のタイムスロットが到来していることを示し
ているとすると、メモリ２２は３０番地のデータ領域が
読出される。３０番地のデータ領域には（ｏｉｏｏｏｏ
ｏｏ）というパターンが記入されておシ、ビット１−１
となっているので、ビット１に対応する回線対応部Ｌ
８．は自分に割当てられたタイムスロットが到来したこ
とを知り、共通制御部に対しそのタイムスロットを使用
することを通知する信号Ｓを出力し、データ伝送を開始
する。
、３０番目のタイムスロットが到来していることを示し
ているとすると、メモリ２２は３０番地のデータ領域が
読出される。３０番地のデータ領域には（ｏｉｏｏｏｏ
ｏｏ）というパターンが記入されておシ、ビット１−１
となっているので、ビット１に対応する回線対応部Ｌ
８．は自分に割当てられたタイムスロットが到来したこ
とを知り、共通制御部に対しそのタイムスロットを使用
することを通知する信号Ｓを出力し、データ伝送を開始
する。
以上説明したように、本発明では共通制御部にメモリ２
２を設け、その出カバターンによって回線対応部を走査
するため、回線対応部側々にレジスタと比較器を持つ必
要がない。そのため第６図において、従来方式を用いて
いたとすると、回線８一 対応部器々にレジスタと比較器を有するため、全体では
レジスタ８個、比較器８個の計１６個が必要なのに対し
、本発明によれば共通制御部に設けたメモリ２まただ１
個で済み、装置の小型化を助けると共に、大回線収答シ
ステムにおいて有利となる。
２を設け、その出カバターンによって回線対応部を走査
するため、回線対応部側々にレジスタと比較器を持つ必
要がない。そのため第６図において、従来方式を用いて
いたとすると、回線８一 対応部器々にレジスタと比較器を有するため、全体では
レジスタ８個、比較器８個の計１６個が必要なのに対し
、本発明によれば共通制御部に設けたメモリ２まただ１
個で済み、装置の小型化を助けると共に、大回線収答シ
ステムにおいて有利となる。
また、従来方式では回線対応部と共通制御部間において
、例えばフレーム内のタイムスロットが４０９６の場合
、１２ビット幅のアドレスバスが必要であったの（で対
し、本実施例では２５で示される信号線ただ１本で済む
ために、制御が非常に簡単になる。
、例えばフレーム内のタイムスロットが４０９６の場合
、１２ビット幅のアドレスバスが必要であったの（で対
し、本実施例では２５で示される信号線ただ１本で済む
ために、制御が非常に簡単になる。
第７図は本発明の他の実施例を示すもので、第６図と異
なるのはメモリ２８の出力信号の各ビットと回線対応部
との対応のさせ方であり、第７図では上位４ビツト（４
〜７）をデコーダ２９によってデコードし、その出力信
号３４によって回線対応部群全グループＯ〜グループ１
５までの１６グループに分割し、下位４ビツト（０〜３
）を各グループに収容される各回線対応部に対応させて
いる。したがって、各回線対応部では３４のグルブ選択
信号と、３３の回線対応部選択信号の論理積をとり、そ
れが６１”を示す時その回線対応部に割当てられたタイ
ムスロットが到来したことを知る。例えば、第７図でフ
レームカウンタ２７の値が３０番目のタイムスロットの
到来を示していたとすると、メモリ２８では３０番地が
読出される。この３０番地のデータ領域には（０１００
００００）というパターンが記入されているため、上位
４ビツト（４〜７）をデコーダ２９によりデコードする
とグループＯが選択され、下位４ピツ）（０〜３）によ
りグループＯ内のビット１に対応する回線対応部である
ｇ ＬＳｏ−ｔが選択され、割当てられたタイムスロッ
トが到来したことを知ると共に、そのタイムスロットに
割当てられた回線対応部が有ることを共通制御部にＳ信
号３６によって通知する。この実施例では、１度に選択
される回線対応部は同じグループに収容されるものに限
られるため、例えばマルチドロップ回路の子局のように
親局からの同一のデータを複数の子局が受信する必要が
ある場合、そのような子局は同一グループ内にしか存在
することができずその数に制限は有るが、デコーダに入
力するビット数を１ビット増すだけで収容可能な回―数
を２倍にすることができる。
なるのはメモリ２８の出力信号の各ビットと回線対応部
との対応のさせ方であり、第７図では上位４ビツト（４
〜７）をデコーダ２９によってデコードし、その出力信
号３４によって回線対応部群全グループＯ〜グループ１
５までの１６グループに分割し、下位４ビツト（０〜３
）を各グループに収容される各回線対応部に対応させて
いる。したがって、各回線対応部では３４のグルブ選択
信号と、３３の回線対応部選択信号の論理積をとり、そ
れが６１”を示す時その回線対応部に割当てられたタイ
ムスロットが到来したことを知る。例えば、第７図でフ
レームカウンタ２７の値が３０番目のタイムスロットの
到来を示していたとすると、メモリ２８では３０番地が
読出される。この３０番地のデータ領域には（０１００
００００）というパターンが記入されているため、上位
４ビツト（４〜７）をデコーダ２９によりデコードする
とグループＯが選択され、下位４ピツ）（０〜３）によ
りグループＯ内のビット１に対応する回線対応部である
ｇ ＬＳｏ−ｔが選択され、割当てられたタイムスロッ
トが到来したことを知ると共に、そのタイムスロットに
割当てられた回線対応部が有ることを共通制御部にＳ信
号３６によって通知する。この実施例では、１度に選択
される回線対応部は同じグループに収容されるものに限
られるため、例えばマルチドロップ回路の子局のように
親局からの同一のデータを複数の子局が受信する必要が
ある場合、そのような子局は同一グループ内にしか存在
することができずその数に制限は有るが、デコーダに入
力するビット数を１ビット増すだけで収容可能な回―数
を２倍にすることができる。
（へ）発明の効果
本発明によれば、共通制御部に設けられたメモリにより
、ステーションに到来したタイムスロットをそのステー
ションに収容する回線対応部が使用するか否を走査する
ことができ、回線対応部例々にレジスタや比較器を持ち
自分に割当てられたタイムスロットの到来を検出しなく
てもすむため、ハード量が小さくなり、また制御が簡単
になるとり効果がある。
、ステーションに到来したタイムスロットをそのステー
ションに収容する回線対応部が使用するか否を走査する
ことができ、回線対応部例々にレジスタや比較器を持ち
自分に割当てられたタイムスロットの到来を検出しなく
てもすむため、ハード量が小さくなり、また制御が簡単
になるとり効果がある。
第１図はデータハイウェイシステムの一般的な構成図、
第２図は伝送路上のフレーム形式を示す図、第３図はチ
ャネル多重化方式によるタイムスロットの使い方を示す
図、第４図はステーションの構成例、第５図は従来方式
を説明する図、第６１１− は本発明の一実施例ブロック図、第７図は本発明の他の
実施例のブロック図である。 第６図において、２１はフレームカウンタ、２２はメモ
リ、２３は回線対応部、２４はフレームカウンタ２１の
出力信号線、２５はメモリ２２の出力信号線、２６は回
線対応部からのタイムスロット使用要求線を示し、第７
図において、２７はフレームカウンタ、２８はメモリ、
２９はデコーダ、３０は回線対応部、３１はフレームカ
ウンタ２７の出力信号線、３２と３３はメモリ２８の出
力信号線、３４はデコーダの出力を示す。 １２− 事１図 本２図 第 ４ 図 寥５ 図 第 Ｃ図 第 ７ 図
第２図は伝送路上のフレーム形式を示す図、第３図はチ
ャネル多重化方式によるタイムスロットの使い方を示す
図、第４図はステーションの構成例、第５図は従来方式
を説明する図、第６１１− は本発明の一実施例ブロック図、第７図は本発明の他の
実施例のブロック図である。 第６図において、２１はフレームカウンタ、２２はメモ
リ、２３は回線対応部、２４はフレームカウンタ２１の
出力信号線、２５はメモリ２２の出力信号線、２６は回
線対応部からのタイムスロット使用要求線を示し、第７
図において、２７はフレームカウンタ、２８はメモリ、
２９はデコーダ、３０は回線対応部、３１はフレームカ
ウンタ２７の出力信号線、３２と３３はメモリ２８の出
力信号線、３４はデコーダの出力を示す。 １２− 事１図 本２図 第 ４ 図 寥５ 図 第 Ｃ図 第 ７ 図
Claims (1)
- 複数の通信装置が環状伝送路によって結合され、該複数
の通信装置はそれぞれ複数の回線対応部と、上記環状伝
送路を介する回線対応部相互間の通信を可能ならしめる
共通制御部とをそなえる構成を有し、各回線対応部相互
間の通信が予め決められたタイムスロットにより行なわ
れるよう構成されたデータ通信システムにおいて、上記
通信装置の共通制御部に、到来するタイムスロットの番
号により読出されるメモリをそなえるとともに、該メモ
リには当該通信装置に収容する回線対応部が使用するタ
イムスロット否号に対応するアドレスのデータ領域に該
タイムスロットを使用する回線対応部を指定する情報を
予め記憶せしめておき、当該通信装置を通過するタイム
スロット番号によって該メモリの内容を参照し、その内
容にもとづいて当該タイムスロットを使用する回線対応
部を走査するよう構成したことを特徴とする回線走査方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16613382A JPS5955657A (ja) | 1982-09-24 | 1982-09-24 | 回線走査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16613382A JPS5955657A (ja) | 1982-09-24 | 1982-09-24 | 回線走査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5955657A true JPS5955657A (ja) | 1984-03-30 |
Family
ID=15825641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16613382A Pending JPS5955657A (ja) | 1982-09-24 | 1982-09-24 | 回線走査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5955657A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161050A (ja) * | 1985-01-09 | 1986-07-21 | Hitachi Cable Ltd | 回線交換型ネツトワ−クにおけるチヤネルアクセス方法 |
| JPS61293046A (ja) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | ル−プネツトワ−クシステム |
| JPS61293044A (ja) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | 複合ル−プネツトワ−ク |
| JPS61293049A (ja) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | 多重化ル−プネツトワ−ク |
| JP2008030197A (ja) * | 2007-10-23 | 2008-02-14 | Edgecraft Corp | 高速で精密な研ぎ装置 |
-
1982
- 1982-09-24 JP JP16613382A patent/JPS5955657A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161050A (ja) * | 1985-01-09 | 1986-07-21 | Hitachi Cable Ltd | 回線交換型ネツトワ−クにおけるチヤネルアクセス方法 |
| JPS61293046A (ja) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | ル−プネツトワ−クシステム |
| JPS61293044A (ja) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | 複合ル−プネツトワ−ク |
| JPS61293049A (ja) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | 多重化ル−プネツトワ−ク |
| JP2008030197A (ja) * | 2007-10-23 | 2008-02-14 | Edgecraft Corp | 高速で精密な研ぎ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4205373A (en) | System and method for accessing memory connected to different bus and requesting subsystem | |
| US4408323A (en) | Processor facilities for integrated packet and voice switching | |
| EP0184826B1 (en) | Command processor, use as a switch controller, and a method of operating the same | |
| US4499576A (en) | Multiplexed first-in, first-out queues | |
| US4704717A (en) | Receive message processor for a solicited message packet transfer system | |
| JPH0618374B2 (ja) | マルチネツトワ−クシステムのデ−タ伝送方法 | |
| GB1288195A (ja) | ||
| KR920017403A (ko) | 전송 억세스 승인 및 제어방법과 링버스 통신 시스템 | |
| US6535522B1 (en) | Multiple protocol interface and method for use in a communications system | |
| JPS5955657A (ja) | 回線走査方式 | |
| US5353284A (en) | Data transmission system | |
| US4695997A (en) | Device for performing wrap tests on a multiplex link in a data communication system | |
| US4811339A (en) | Non-coded information and companion data switching mechanism | |
| KR20010053612A (ko) | 기억 장치 및 상기 기억 장치를 동작시키기 위한 방법 | |
| JPS62500555A (ja) | デジタル装置を時間多重リンクに接続するためのインタフエ−ス回路 | |
| US5163049A (en) | Method for assuring data-string-consistency independent of software | |
| US5428650A (en) | Method and device for selecting information usable by a local unit connected to a digital transmission system | |
| US4339815A (en) | Multiplex connection unit for use in a time-division exchange | |
| EP0227732B1 (en) | Arrangement for establishing wide band connection in a switching network | |
| EP0325080B1 (en) | Protocol and apparatus for the selective scanning of a plurality of lines connected to a communication device | |
| US6282203B1 (en) | Packet data transmitting apparatus, and method therefor | |
| JP2740031B2 (ja) | データ受信装置 | |
| JPH09190390A (ja) | サイクリック伝送システム | |
| KR100304926B1 (ko) | 시피유와시리얼인터페이스디바이스간의실시간접속방법 | |
| US6862266B1 (en) | Loop test apparatus of packet routing bus in communication system and loop test method |