KR100443002B1

KR100443002B1 - 레지스터 플립플롭을 이용해 에이직 내부에 설계된브이피아이/브이시아이 변환테이블

Info

Publication number: KR100443002B1
Application number: KR10-2000-0049806A
Authority: KR
Inventors: 이인헌
Original assignee: 엘지전자 주식회사
Priority date: 2000-08-26
Filing date: 2000-08-26
Publication date: 2004-08-04
Also published as: KR20020016653A

Abstract

본 발명은 외부 메모리가 아닌 내부 설계에 적당하도록 플립플롭과 램을 동시에 사용하여 설계한 브이피아이/브이시아이 변환테이블에 관한 것으로, 헤더변환 테이블로 입력되는 셀의 VPI/VCI값이 등록된 값인지 확인하는 등록검색단과; 상기 등록검색단에서 등록확인된 VPI/VCI값의 읽기 어드레스 신호를 출력하는 엔코더와; 상기 엔코더의 읽기 어드레스 신호를 입력받아 VPI/VCI값 및 라우팅 정보를 셀의 헤더로 출력하는 메모리를 포함하여 구성된다.

이러한 본 발명은 VPI/VCI 교환기능을 수행함과 동시에 플립플롭과 램을 동시에 사용하여 설계함으로써 기존과 같이 큰 메모리를 요구하지 않으면서도 저렴하여 ASIC 내부 설계가 가능하고 구조가 간단하여 설계가 용이하다는 효과를 제공한다.

Description

레지스터 플립플롭을 이용해 에이직 내부에 설계된 브이피아이/브이시아이 변환테이블{VIRTUAL PATH IDENTIFIER/VIRTUAL CHANNEL IDENTIFIER TRANSFER TABLE DESGINED INNER ASIC BY USING REGISTER FLIP FLOP}

본 발명은 레지스터 플립플롭을 이용해 에이직 내부에 설계된 브이피아이/브이시아이 변환테이블에 관한 것으로, 특히 외부 메모리가 아닌 내부 설계에 적당하도록 플립플롭과 램을 동시에 사용하여 설계한 브이피아이/브이시아이 변환테이블에 관한 것이다.

브이피아이(VPI:가상경로식별신호)/브시아이(VCI:가상채널식별신호)(VIRTUAL PATH IDENTIFIER/VIRTUAL CHANNEL IDENTIFIER)는 비동기식전송모드(ATM)에 사용되는 셀 헤더에 각 셀이 자기가 속한 가상경로(VP) 및 가상채널(VC)를 식별하기 위하여 붙인 레이블을 말한다.

그리하여, VP교차연결자/VC스위치에서는 도착하는 셀의 VPI 및 VCI의 번호를 설정된 LOOK UP TABLE에 의해 출력측의 VPI 및 VCI번호로 변환하여 전송경로를 선택하게 된다.

상기 ATM(ASYNCHRONOUS TRANSFER MODE)은 정보를 약속된 크기의 패킷으로 나누고 각 패킷의 헤더부분에 목적지 정보를 부가하여 전송한 후 원래의 정보로 환원하는 방식으로 일정한 크기의 패킷을 셀(CELL)이라 하며 이중에서 정보영역은 48 Byte이고 헤더영역은 5 Byte이며, 전자식교환에 사용되는 디지털 시분할 방식이 이용자 정보의 목적지가 시간축상의 타임슬롯과 연계되므로 동기식전달방식이라고 지칭되는 반면에 ATM에서는 헤더의 주소로 이용자 정보를 구분하기 때문에 시간축 상에 놓인 셀의 위치와는 아무런 관계가 없어 비동기식 전달방식이라 칭하고 있다.

도 1은 VPI/VCI교환에 대한 종래 구성도를 보인 것으로, ATM 셀 교환을 위해 셀 입력단에서 라우팅정보(30)를 셀에 부착하며, 에이직(ASIC) 내부 교환단에 입력된 셀은 라우팅정보(30)에 의해 출력이 결정된다. 따라서, 입력단에는 입력셀의 VPI/VCI값(10)과 라우팅정보(30)를 일대일로 매핑시킨 VPI/VCI테이블(20)을 가지고있으며, 셀이 입력되면 VPI/VCI에 의해 해당 라우팅정보(30)를 찾아 셀에 부가하게 된다.

또한, 셀의 VPI/VCI는 교환기를 통과하면 다른값으로 변환되어야 하며, 변환된 VPI/VCI값(40)도 입력셀의 VPI/VCI값(10)에 의해 결정되어야 하므로 하나의 VPI/VCI테이블(20)에 라우팅정보(30)와 VPI/VCI값(10)을 가지고 있어야 한다.

도 2a에서 보여지듯이, 8비트의 VPI값과 16비트의 VCI값(10-1,10-2)이 동시에 VPI/VCI테이블(20)에 입력되어, 즉 24비트의 VPI/VCI값(10-1,10-2)이 램(RAM)의 어드레스가 되어 변환된 32비트의 VPI/VCI값 및 라우팅정보(40-1)를 출력하게 된다.

아울러, 도 2b와 같이, 16비트의 VCI값(10-4)과 컨트롤비트(10-5)가 VCI테이블(20')에 입력되어 VPI/VCI테이블(20)의 포인터값(10-7)으로 출력되고, VPI 8비트값(10-6)과 상기 포인터값(10-7) 및 VCI테이블(20')을 거친 컨트롤비트(10-8)가 상기 VPI/VCI테이블(20)에 입력되어, 즉 어드레스 번지가 되어 변환된 VPI/VCI값과 라우팅정보(40-2)를 출력하게 된다.

이러한 과정을 통해 입력되는 셀은 고속으로 전달되고 입력셀의 VPI/VCI값에 의한 테이블 참조도 고속으로 이루어져야 하므로 소프트웨어에 의한 처리가 불가능하게 된다. 따라서, 실제 구현시 헤더변환테이블을 고속의 메모리로 구성하고 VPI/VCI 어드레스 버스(BUS)로 하여 메모리내에 저장된 라우팅정보와 출력 VPI/VCI값을 읽어내는 방법을 사용한다.

예컨대, 도 2a의 경우에는 2²⁴×32의 램이 요구되고, 도 2b의 경우에는 2¹⁷×8(128K×8)의 램 두개가 요구된다. 이러한 램은 크기가 매우 크기 때문에 대개 ASIC설계시 고속의 메모리로 외부에 구성하고, VPI/VCI값을 이용하여 메모리내에 저장된 라우팅정보와 출력 VPI/VCI값을 읽어내는 방법을 사용하여야만 한다.

따라서, ASIC설계시 고속의 메모리로 외부에 구성하여야 하므로 고가의 비용이 요구됨은 물론 메모리로 구성된 테이블을 ASIC 내부에 설계하기 위해서는 많은 수의 게이트(GATE)를 가져야 하므로 내부설계가 매우 어렵다는 단점을 가진다.

본 발명은 상술한 바와 같은 종래 기술이 갖는 제반 문제점을 감안하여 이를 해결하고자 창출한 것으로, 거대한 메모리의 요구나 많은 수의 게이트를 필요로하지 않으면서도 VPI/VCI 교환기능을 원활하게 수행함과 동시에 ASIC 내부에 설계될 수 있도록 한 레지스터 플립플롭을 이용해 에이직 내부에 설계된 브이피아이/브이시아이 변환테이블를 제공함에 그 목적이 있다.

본 발명의 상기한 목적은 헤더변환 테이블로 입력되는 셀의 VPI/VCI값이 등록된 값인지 확인하는 등록검색단과; 상기 등록검색단에서 등록확인된 VPI/VCI값의 읽기 어드레스 신호를 출력하는 엔코더와; 상기 엔코더의 읽기 어드레스 신호를 입력받아 VPI/VCI값 및 라우팅 정보를 셀의 헤더로 출력하는 메모리를 포함하여 구성함에 의하여 달성된다.

도 1은 VPI/VCI교환에 대한 종래 구성도,

도 2a 및 도 2b는 종래 기술에 따른 헤더변환테이블의 일 예를 보인 예시도,

도 3은 본 발명에 따른 변환테이블의 회로구성도,

도 4는 본 발명에 따른 변환테이블을 구성하는 플립플롭의 신호처리과정을 보인 블럭도,

도 5는 본 발명에 따른 변환테이블의 일 예를 보인 예시도.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 플립플롭, 200 : XNOR게이트,

300 : 엔코더, 400 : 램.

이하에서는, 본 발명에 따른 바람직한 일 실시예를 첨부도면에 의거하여 보다 상세히 설명한다.

도 3은 본 발명에 따른 변환테이블의 개략적인 구성을 보인 블럭도이다.

도 3에 따르면, 본 발명의 변환테이블은 다수의 플립플롭(100)과 상기 플립플롭(100) 및 VPI/VCI 24비트값의 입력단과 병렬연결되어 양 단을 통해 입력된 신호를 XNOR 연산을 하여 출력하는 n개의 XNOR게이트(200)로 이루어져 헤더변환 테이블로 입력되는 셀의 VPI/VCI값이 등록된 값인지 확인하는 등록검색단과; 상기 등록검색단을 구성하는 XNOR게이트(200)로부터 출력된 신호를 입력받아 등록확인된 VPI/VCI값의 읽기 어드레스 신호를 출력하는 엔코더(300)와, 상기 엔코더(300)를 통해 엔코딩된 VPI/VCI값 및 라우팅정보를 셀의 헤더로 출력하는 메모리인 램(400)을 포함하여 구성된다.

상기 등록검색단의 구성요소중 하나인 플립플롭(100)은 다수개, 즉 n개 구비되며, CPU로부터 전송되는 24비트값을 일시저장하였다가 출력하게 된다.

또한, 등록검색단의 다른 구성요소인 XNOR게이트(200)는 n 개의 상기 플립플롭(100)과 병렬연결됨과 동시에 또한 ATM 셀에서 래치된 VPI/VCI 24비트값이 입력되는 입력단과도 병렬연결된다.

그리하여, 상기 플립플롭(100)을 통해 출력된 신호값과 입력단을 통해 입력된 VPI/VCI 24비트값을 XNOR 연산을 하여 연산된 신호값을 출력단을 통해 출력하게 된다.

즉, n개의 플립플롭(100)과 XNOR게이트(200)로 이루어진 등록검색단을 통해입력된 셀의 VPI/VCI값이 등록된 값인지의 여부를 확인(검색)하게 되는 것이다.

엔코더(300)는 상기 XNOR게이트(200)와 연결되어 XNOR게이트(200)를 통해 입력된 n개의 신호값을 log₂ ⁿ비트로 엔코딩하게 된다.

메로리인 램(400)은 시스템 세팅시 기록된 32비트의 변환된 VPI/VCI값 및 헤더의 라우팅정보를 저장하고 있게 되고, 상기 엔코더(300)를 통해 엔코딩된 신호값이 출력되면서 램(400)상의 정보를 읽어 그 출력을 셀의 헤더에 전달하게 된다.

이러한 구성으로 이루어진 본 발명은 다음과 같이 동작된다.

초기 시스템의 세팅시 먼저 CPU의 데이터버스를 통해 등록검색단을 구성하는 n개의 플립플롭(100)에 할당된 VPI/VCI 24비트 데이터(110)가 세팅된다.

상기 24비트 데이터(110)는 도 4와 같은 과정을 통해 출력되는 바, CPU로부터 24비트 데이터(104)와, 플립플롭을 활성화시키는 신호인 레지스터인에이블(104) 및 클럭신호(106), 리셋신호(108)가 24비트 레지스터 플립플롭(100)에 입력되어 쉬프트(SHIFT)된 포인터 24비트 데이터(110)를 출력하여 XNOR게이트(200)로 송출하게 된다.

동시에, CPU로부터 할당되고 32비트로 변환된 VPI/VCI값 및 라우팅정보(420)가 32비트 데이터버스(402) 및 CPU의 램 쓰기 주소 버스인 쓰기 어드레스(404)와 함께 처음 시스템의 세팅시 n×32메모리인 램(400)에 할당된다.

이어, ATM 셀의 처리과정에서 래치된 헤더의 VPI/VCI값(120)이 도 3과 같은 회로에 입력되면, 클럭의 이벤트 과정을 거쳐 출력되고 할당된 n개의 VPI/VCI 24비트 데이터(110)와를 XNOR게이트(200)에서 비교하여 그 출력값이 엔코더(300)에 입력된다.

엔코더(300)를 통해 출력된 log₂ ⁿ비트 읽기 어드레스(406)는 램(400)의 시스템 세팅시 메모리에 쓰기된 32비트의 변환된 VPI/VCI 및 헤더의 라우팅정보(420)를 읽어 그 출력을 셀의 헤더에 전달하게 된다.

이때, CPU의 램(400) 제어신호인 칩셀렉트(CHIP SELECT)(410) 및 쓰기인에이블(WRITE ENABLE)(408) 신호에 의해 동시 제어된다.

예컨대, n을 256으로 할당해서 사용했을 경우, 플립플롭(100)과 XNOR게이트(300)의 회로를 통과하여 출력된 256개의 신호가 엔코더(300)로 입력되고, 256개의 할당된 VPI/VCI값과 일치할 경우 엔코더(300)의 출력 8비트는 256 ×32 램(400)의 읽기 어드레스(406)가 되어 32비트의 변환된 VPI/VCI값과 라우팅정보(420)가 출력되게 되는 것이다.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 변환테이블은 VPI/VCI 교환기능을 수행함과 동시에 플립플롭과 램을 동시에 사용하여 설계함으로써 기존과 같이 큰 메모리를 요구하지 않으면서도 저렴하여 ASIC 내부 설계가 가능하고 구조가 간단하여 설계가 용이하다는 효과를 제공한다.

Claims

헤더변환 테이블로 입력되는 셀의 VPI/VCI값이 등록된 값인지 확인하는 등록검색단과;

상기 등록검색단에서 등록확인된 VPI/VCI값의 읽기 어드레스 신호를 출력하는 엔코더와;

상기 엔코더의 읽기 어드레스 신호를 입력받아 VPI/VCI값 및 라우팅 정보를 셀의 헤더로 출력하는 메모리로 구성되는 것을 특징으로 하는 레지스터 플립플롭을 이용해 에이직 내부에 설계된 브이피아이/브이시아이 변환테이블.
제1항에 있어서, 상기 등록검색단은

CPU로부터 할당된 VPI/VCI값을 입력받는 n개의 플립플롭과;

상기 플립플롭의 출력단 및 초기 시스템 세팅시 할당된 VPI/VCI 24비트값의 출력단과 병렬연결되고 각 출력단을 통해 입력된 신호를 XNOR 연산을 하여 신호를 출력하는 n개의 XNOR게이트로 구성되는 것을 특징으로 하는 레지스터 플립플롭을 이용해 에이직 내부에 설계된 브이피아이/브이시아이 변환테이블.
제1항에 있어서, 상기 시스템의 셋팅시

CPU의 데이터 버스를 통해 상기 등록검색단에 할당된 VPI/VCI값을 세팅하며, 상기 메모리에 32비트의 변환된 VPI/VCI값과 헤더의 라우팅정보를 세팅하는 것을특징으로 하는 레지스터 플립플롭을 이용해 에이직 내부에 설계된 브이피아이/브이시아이 변환테이블.
제1항에 있어서, 상기 엔코더는

VPI/VCI값이 등록된 값인지 확인하는 등록검색단으로부터 n개의 출력을 받아 log₂ ⁿ비트의 어드레스 신호를 출력하는 것을 특징으로 하는 레지스터 플립플롭을 이용해 에이직 내부에 설계된 브이피아이/브이시아이 변환테이블.
제1항에 있어서, 상기 메모리는

상기 엔코더에서 출력되는 읽기 어드레스와, CPU로부터의 쓰기 어드레스 및 32비트 데이터 버스를 입력으로 하여 32비트 변환된 VPI/VCI값과 라우팅정보를 셀의 헤더로 출력하는 것을 특징으로 하는 레지스터 플립플롭을 이용해 에이직 내부에 설계된 브이피아이/브이시아이 변환테이블.