KR950001508B1 - 고속 스위치 망에서 입출력단의 메모리 운영장치 및 방법 - Google Patents

Abstract

내용없음.

Description

고속 스위치 망에서 입출력단의 메모리 운영장치 및 방법

제1도는 본 발명의 전체 구성도.

* 도면의 주요부분에 대한 부호의 설명

1,7 : 메모리 2 : 버퍼 및 병렬/직렬 변환부

3 : 연결확인 신호 발생 및 검출부 4 : 우선순위 비트 삽입부

5 : 셀프푸팅 스위치망 6 : 리타이밍 및 직렬/병렬 변환부

8 : 데이타 선택부 9 : 타이밍 제어부

본 발명은 고속 스위칭 망에서 메모리(또는 FIFO)의 동작을 최적으로 제어함으로써 고속 스위치의 망의 입력 데이터간에 블럭킹(Blocking) 확률을 줄이는 방법에 관한 것이다.

최근에 광대역 ISDN(종합정보 통신망)에서 전송 및 교환의 표준 방식으로 채택된 비동기 전달 모드(Asynchronous Transfer Mode, 이하 ATM 이라 함)에서는 데이터의 전송속도가 155Mbps이상이며 모든 종류의 정보가 헤더 5바이트와 정보 48바이트로 구성된 53바이트의 한 셀(Cell)로 분할된 후, 셀이 통계적 다중화되어 전송됨으로써 교환기에서는 하나의 셀이 전송되는 시간이 약 2.7㎲(155Mbps인 경우)마다 스위칭 동작을 수행해야 하는데 종래의 회선 교환방식 또는 패킷 교환방식으로는 이 속도를 따를 수 없는 문제점으로 인해 고속 스위치 망이 대두되었다.

일반적으로 고속 스위치 망에서는 스위칭 망에 입력되는 정보의 앞에 위치한 헤더(Routing Header)에 루팅 비트를 삽입하고 이 루팅 비트에 의해 스위치 망의 출력단까지 경로를 스스로 찾아가는 셀프루팅(Self- Routing)방식이 사용된다. 이 셀프루팅을 이용하는 스위치는 일반적으로 k×k(여기서 k는 자연수)의 스위치 엘리멘트를 기본으로 하여 구성된 다단 상호 접속망(Multistage Interconnection Network)의 형태를 갖는데 이러한 구조에서는 입력되는 데이터중 두개 이상의 데이터가 한 곳의 출력단자로 향하는 블럭킹(Blocking)현상이 발생하는 문제점이 있다.

따라서, 상기 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 입출력단에 메모리를 설치하고 상기 메모리를 최적으로 제어함으로써 셀프루팅 스위치 망의 블럭킹 확률를 감소시켜 대용량 ATM교환기의 스위치 망을 넌 블럭킹(Non-Blocking)스위치 망으로 구성할 수 있도록 한 고속 스위칭 망의 메모리 운영장치 및 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 입력되는 데이터를 저장하는 입력 데이타 저장수단과 상기 입력 데이터 저장 수단의 출력에 연결되어 스위치 상태(블럭킹 또는 넌 블럭킹상태)에 따라 출력되는 데이터를 병렬에서 직렬로 변환하여 스위칭 망의 입력 단자로 송신하는 버퍼 및 병렬/직렬 변환수단, 상기 버퍼 및 병렬/직렬 변환 수단의 출력에 연결되고, k×k(k=자연수) 셀프루팅 스위치 엘리멘트를 기본으로 구성되어 N×N(N= 입력 또는 출력 갯수) 스위치 M(스위치 확장수)단으로 구성된 스위치 망(다단 상호접속망)에 입력되는 M×N 개의 직렬 데이터에 우선순위(Priority)비트를 삽입하는 수단, 상기 우선순위 비트 삽입수단의 출력에 연결되고, 상기 우선순위 비트 삽입수단의 출력과 k×k스위치 엘리멘트를 기본으로 하여 N×N스위치 M단으로 구성되고 다단 상호 접속으로 연결하는 스위치 망 수단, 상기 스위치 망 수단에 연결되고 블럭킹 또는 넌 블럭킹 상태를 검출하여 상기 입력 데이터 저장 수단과 버퍼 및 병렬/직렬 변환 수단과 연결되어 스위치 망의 블럭킹 유무를 보고 (Report)하는 연결확인 신호 발생 및 검출 수단과, 상기 스위칭 망의 출력에 연결되어 출력 데이터들을 동일한 비트 시간으로 정렬하고 정렬된 데이터를 병렬로 변환하는 리타이밍 및 직렬/병렬 변환수단, 상기 리타이밍 및 직렬/병렬 변환 수단의 출력과 연결되어 셀 단위로 데이터를 쓰고(Write) 읽는(Read) 출력 데이터 저장수단, 상기 출력 데이터 저장수단에 연결되어 출력데이터를 선택하는 수단, 상기된 출력 데이터 저장 수단에 연결되어 데이터의 입출력을 제어하는 수단으로 메모리 운용장치를 구성하고; 상기 운용장치에 적용되는 운용방법은, 상기 입력 데이타 저장수단으로 정보가 없는 아이들 셀(idle Cell)이 입력되면 쓰지(Write)않고 기각(drop)시키고, 상기 입력 데이타 저장수단에 데이터가 가득차 있을 경우에는 경보 신호(FARM)를 발생시키고 쓰는(Write)동작을 정지하는 제1단계와, 스위치 망 수단에서 블럭킹이 발생하지 않는 경우에는 상기 입력 데이타 수단에서 스위치의 상태(블럭킹 또는 넌 블럭킹)를 확인하기 위해 처음에는 셀 단위로 전송하지 않고 먼저 셀의 헤더 부분만 정해진 목적지로 전송하는 제2단계와, 제2단계 수행후, 셀 헤더에 포함되어 있는 루팅 비트에 따라 스위치의 경로가 설정되고, 정해진 목적에 셀의 헤더 부분이 도착되면 스위치 연결확인 신호(ACKO-ACKn)를 셀 헤더 출력단, 즉 데이터 출력단으로 송신하여 셀 헤더가 스위칭된 역방향으로 출력되도록 하는 제3단계와, 제3단계 수행후, 상기 입력 데이타 저장 수단에서 스위치 연결확인 신호(Ao-An)를 수신하여 블럭킹 여부를 판단하여 블럭킹이 발생하지 않으면 셀 헤더가 스위칭 된 경로로 헤더와 정보를 포함한 셀을 전송하고 메모리 또는 FIFO에서 전송된 셀(Cell)을 삭제하는 제4단계와, 상기 입력 데이터 저장수단(1)에서 셀의 헤더부분만 정해진 목적지로 전송하는 과정에서 블럭킹이 발생하면 스위치 연결확인 신호를 수신하여 블럭킹된 셀을 블럭킹 발생가능 한계까지 반복하여 저장하고, 블럭킹이 발생하지 않을 경우에 상기 제2단계부터 반복하여 셀을 전송하는 제5단계와, 상기 제5단계 수행후, 스위치 망 수단의 출력 데이터가 출력 데이터가 출력 데이터 저장수단의 번지(Address) 또는 쓰기 포인터(Write Pointer)에 도달하여 플래그(Flag)를 발생시키면 데이터를 셀단위로 출력시키고, 미리 정한 플래그(Flag)아래로 읽기 포인터(Read Pointer)값이 내려갈 때 까지 계속해어 셀 단위로 데이터를 읽어 내려가는 제6단계와, 상기 제6단계 수행후, 정해진 읽기 포인터 아래로 떨어지면 데이터를 읽지 않고 중단(Hold)하고, n개의 (n=자연수) 병렬 데이터가 정해진 읽기 포인터에 도달하면 정해진 순서에 따라 데이터를 전송하는 제7단계에 의해 수행되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명인, ATM스위치 망에서 블럭킹 확률을 줄이는 메모리 운용 장치에 관한 구성을 나타낸 블럭도로서, 1과 7은 메모리, 2는 버퍼 및 병렬/직렬 변환부, 3은 연결확인 신호 발생 및 검출부, 4는 우선순위 비트 삽입부, 5는 셀프루팅 스위치 망, 6은 리타이밍 및 직렬/병렬 변환부, 8은 데이타 선택부, 9는 타이밍 제어부를 각각 나타낸다.

메모리(1,7)는 범용메모리 또는 FIFO 메모리로 구성되며, 버퍼 및 병렬/직렬 변환부(2)는 쉬프트 레지스터(Shift Register)를 이용하여 입력되는 병렬 데이터를 직렬 데이터로 변환시키는 회로로 구성되며, 연결 확인 신호 발생 및 검출부(3)는 일반 논리 게이트로 구성된 논리회로부로 구성된다.

우선순위 비트 삽입부(4)는 스위치 망에 입력되는 직렬 데이터에 우선순위 비트를 삽입하는 공지의 회로로 구성되며, 셀프루팅 스위치 망(5)은 범용 플립플롭과 논리게이트로 구성된다. 그리고, 리타이밍 및 직렬/병렬 변환부(6)는 쉬프트 레지스터와 플립플롭으로 구성되어 스위치 망에서 출력되는 데이터를 리타이밍 (Retiming)하는 기능과 입력되는 직렬 데이터를 병렬 데이터로 변환하는 기능을 수행하며, 데이타 선택부(8)는 일반 플립플롭 및 논리게이트로 구성되고, 타이밍 제어부(9)는 범용 2진 카운터 및 일반 논리 게이트로 구성된다.

이제, 상기와 같은 내부 구성을 갖는 본 발명의 상세 동작을 통해 본 발명에 따른 처리절차를 살펴보자.

입력단에 설치된 메모리(1)는 입력 데이터 갯수(M×N)와 같은 수가 설치되며, 셀 단위로 운용(Read, Write)되어 정보가 없는 아이들 셀(Idle Cell)이 입력되면 쓰지(Write)않고 기각(drop)시킨다. 상기 메모리(1)에 데이터가 가득차 있을 경우에는 경보신호(FALM)를 발생시킬 수 있도록 하고 메모리(1)에 쓰는 (Write)동작을 정지(Disable)한다.

상기 메모리(1)가 제어되어 동작하는 수순을 살펴보면,

1. 스위치 망에서 블럭킹이 발생하지 않는 경우에는, 상기 메모리(1)에서 스위치의 상태(블럭킹 또는 넌블럭킹)를 확인하기 위해 처음에는 셀 단위로 전송하지 않고 먼저 셀의 헤더 부분만 정해진 목적지로 전송한다.

2. 셀 헤더에 포함되어 있는 루팅 비트에(여기서, 루팅 비트는 일반적으로 입출력 단자를 N,N×N스위치 망을 구현하기 위해 사용되는 스위치 엘리멘트를 k×k(k＜N)이라하면 스위치 단(Stage)수는 log_kN이므로 스위치의 루팅 비트는 log_kN개이고 N×N으로 구성된 스위치 망을 M개로 확장했으므로 우선순위 결정비트가 log_kM개가 필요하다. 따라서 루팅비트는 결국 log_kN+ log₂M개가 된다.) 따라 스위치의 경로가 설정되고, 정해진 목적지에 셀의 헤더 부분이 도착되면 스위치 연결확인 신호 입력(ACKo-ACKn)을 셀 헤더 출력단, 즉 데이터 출력단으로 송신하여 셀 헤더가 스위칭 되어 경로가 설정된 역방향으로 출력되게 한다.

3. 상기 메모리(1)에서 스위치 연결확인 신호 출력(Ao-An)을 수신하여 블럭킹 여부를 판단하여 블럭킹이 발생하지 않으면 셀 헤더가 스위칭된 경로로 헤더와 정보를 포함한 셀을 전송하고 메모리(1)에서 전송된 셀(Cell)을 삭제한다.

4. 상기 과정에서 셀 헤더에 의해 설정된 스위치 경로는 한 셀 주기동안 일정하게 유지된다.

5. 스위치 망에서 블럭킹이 발생할 경우에는, 상기 메모리(1)에서 셀의 헤더 부분만 정해진 목적지로 전송하는 과정에서 블럭킹이 발생하면 스위치 연결확인 신호를 수신하여 블럭킹된 셀을 메모리(1)에 블럭킹 발생가능 한계(메모리 또는 FIFO의 용량에 따름)까지 반복하여 저장하고, 블럭킹이 발생하지 않을 경우에 상기 과정을 반복하여 셀을 전송한다.

M×N개의 쉬프트 레지스터로 구성된 버퍼 및 병렬/직렬 변환부(2)에서는 스위치 연결확인 신호를 수신하여 병렬로 입력되는 데이터를 직렬로 변환하여 출력한다.

연결확인 신호 발생 및 검출부(3)는 M개로 구성되어 스위치 망의 상태(블럭킹 또는 넌 블럭킹)에 따라 스위치 망의 데이터 출력단으로 연결확인 신호(ACKo-ACKn)를 송신하고 스위치 망의 데이터 입력단에서 수신된 연결확인 신호(Ao-An)를 수신하여 상기 메모리(1)와 버퍼 및 병렬/직렬 변환부(2)로 스위치 망의 상태를 보고(Report)한다.

M×N개가 설치되어 한 직렬 데이터를 수신하여 M개의 출력을 발생하는 우선순위 비트 삽입부(4)는, N×N스위치 망이 M단으로 확장 구성된 다단 상호 접속망(셀프루팅 스위치 망(5))으로 직렬 데이터를 전송할때 log₂M개의 루팅 비트를 셀 헤더에 삽입하여 다단 상호 접속망에 입력되는 M×N개의 직렬 데이터에 셀의 우선 순위를 부여한다.

셀프루팅 스위치 망(다단 상호 접속 망)(5)은 k×k스위치 엘리멘트를 log_kN단으로 접속하여 N×N의 셀프 루팅 스위치로 구성되며, 이 N×N셀프루팅 스위치 망을 M개로 확장 연결한 것으로서 각 스위치 엘리멘트는 셀 헤더에 포함되어 있는 스위치 경로 제어비트에 의하여 스위치 엘리멘트 상태가 병렬연결 또는 교차 연결 상태중 한 상태로 유지되며, 결정된 스위치 상태(병렬 또는 교차연결)는 해당 정보가 전송완료 될때까지 유지된다. 전송할 정보가 없는 입력단자에서는 셀 헤더 부분의 스위치 경로 제어비트의 우선순위를 낮게하여 빈 정보를 송출한다.

리타이밍 및 직렬/병렬 변환부(6)는 M×N개의 다단 상호 접속망의 직렬 데이터 출력을 동일한 비트 시간으로 정렬하기 위한 리타이밍 기능과 리타이밍 기능의 출력인 직렬 데이터를 병렬 데이터로 변환하는 기능을 한다.

출력단에 설치된 메모리(7)는 M×N개가 설치되고, 읽는 과정 및 쓰는 과정이 셀 단위로 운용되며 제어되어 동작하는 수순은 다음과 같다.

1. 병렬로 변환된 다단 상호접속 망의 출력 데이터가 M×N개의 메모리(7)로 미리 정한 번지 또는 쓰기 포인터(Write Pointer)에 도달하여 플래그(Flag)를 발생시키면 데이터를 셀 단위로 출력시키고, 미리 정한 플래그 아래로 읽기 포인터(Read Pointer)값이 내려갈 때까지 계속해서 셀 단위로 데이터를 읽어 내려간다.

2. 정해진 읽기 포인터 아래로 떨어지면 읽지(Read)않고 중단(Hold)한다.

3. n개의 병렬 데이터가 정해진 읽기 포인터에 도달하면 정해진 순서에 따라 데이터를 전송한다.

4. 데이터가 가득 차 있는 경우에는 경보(Full Alarm)를 발생시킨다.

데이터 선택부(8)는 M×N개의 메모리(7)의 출력 데이터중 우선순위가 있는 데이터를 선택하여 송신하는 기능을 하고, 타이밍 제어부(9)는 M×N개의 메모리(7) 데이터를 읽고(Read) 쓰는(Write) 시간을 제어(Timing Control)하는 기능을 한다.

따라서, 상기와 같이 구성된 본 발명은 스위치 망 입출력단에 메모리(1,7)를 사용하여 상기 메모리(1,7)의 동작을 최적으로 제어 함으로써 스위칭 망의 블럭킹 확률을 줄이고, 메모리(1)를 제외한 구성 소자들이 범용 플립플롭 및 논리 게이트로 구성되어 있으므로 집적화가 용이하여 대용량 ATM 교환기의 고속 스위치망 구성이 가능한 특유의 효과가 있다.

Claims (5)

1. 고속 스위치 망의 블럭킹 확률을 줄이는 메모리의 운용장치에 있어서, 입력되는 데이터를 저장하는 입력 데이타 저장수단(1)과 상기 입력 데이터 저장 수단(1)의 출력에 연결되어 스위치 상태(블럭킹 또는 넌블럭킹 상태)에 따라 출력되는 데이터를 병렬에서 직렬로 변환하여 스위치 망의 입력 단자로 송신하는 버퍼 및 병렬/직렬 변환수단(2)과, 상기 버퍼 및 병렬/직렬 변환 수단(2)의 출력에 연결되고, k×k(k=자연수)셀프루팅 스위치 엘리멘트를 기본으로 구성되어 N×N(N=입력 또는 출력 갯수)스위치 M(스위치 확장수)단으로 구성된 스위치 망(다단 상호접속 망)에 입력되는 M×N개의 직렬 데이터에 우선순위(Priority)비트를 삽입하는 우선순위 비트 삽입수단(4)과, 상기 우선순위 비트 삽입수단(4)의 출력에 연결되고, 상기 우선순위 비트 삽입수단의 출력과 k×k스위치 엘리멘트를 기본으로하여 N×N스위치 M단으로 구성되고 다단 상호 접속으로 연결하는 스위치 망 수단(5)과, 상기 스위치 망 수단(5)에 연결되고 블럭킹 또는 넌 블럭킹 상태를 검출하여 상기 입력 데이터 저장 수단(1)과 버퍼 및 병렬/직렬 변환 수단(2)과 연결되어 스위치 망(5)의 블럭킹 유무를 보고(Report)하는 연결확인 신호 발생 및 검출 수단(3)과, 상기 스위치 망 수단(5)의 출력에 연결되어 출력 데이터들을 동일한 비트 시간으로 정렬하고 정렬된 데이터를 병렬로 변환하는 리타이밍 및 직렬/병렬 변환수단(6)과, 상기 리타이밍 및 직렬/병렬 변환 수단(6)의 출력과 연결되어 셀 단위로 데이터를 쓰고(Write) 읽는(Read) 출력 데이터 저장수단(7), 상기 출력 데이터 저장수단(7)에 연결되어 출력 데이터를 선택하는 데이타 선택수단(8), 및 상기 출력 데이터 저장 수단(7)에 연결되어 데이터의 입출력을 제어하는 타이밍 제어수단(9)으로 구성되는 것을 특징으로 하는 메모리 운용장치.
2. 입력 데이타 저장 수단(1)과, 상기 입력 데이터 저장 수단(1)의 출력에 연결되는 버퍼 및 병렬/직렬 변환수단(2)과, 상기 버퍼 및 병렬/직렬 변환 수단(2)의 출력에 연결되는 우선순위 비트 삽입수단(4)과, 상기 우선순위 비트 삽입수단(4)의 출력에 연결되는 스위치 망 수단(5)과, 상기 스위치 망 수단(5)에 연결되는 연결확인 신호 발생 및 검출 수단(3)과, 상기 스위치 망 수단(5)의 출력에 연결되는 리타이밍 및 직렬/병렬 변환수단(6)과, 상기 리타이밍 및 직렬/병렬 변환 수단(6)의 출력과 연결되는 출력 데이타 저장수단(7), 상기 출력 데이터 저장수단(7)에 연결되는 데이타 선택수단(8), 및 상기 출력 데이터 저장수단(7)에 연결되는 타이밍 제어수단(9)으로 구성되는 고속 스위치망의 메모리 운용장치에 적용되는 메모리 운용방법에 있어서, 상기 입력 데이타 저장수단(1)으로 정보가 없는 아이들 셀(idle cell)이 입력되면 쓰지(Write)않고 기각(drop)시키고, 상기 입력 데이타 저장수단(1)에 데이터가 가득차 있을 경우에는 경보 신호(FARM)를 발생시키고 쓰는 (Write)동작을 정지하는 제1단계와, 스위치 망 수단(5)에서 블럭킹이 발생하지 않는 경우에는 상기 입력 데이타 수단(1)에서 스위치의 상태(블럭킹 또는 넌 블럭킹)를 확인하기 위해 처음에는 셀 단위로 전송하지 않고 먼저 셀의 헤더 부분만 정해진 목적지로 전송하는 제2단계와, 제2단계 수행후, 셀 헤더에 포함되어 있는 루팅 비트에 따라 스위치의 경로가 설정되고, 정해진 목적에 셀의 헤더 부분이 도착되면 스위치 연결확인 신호(ACKo-ACKn)를 셀 헤더 출력단, 즉 데이터 출력단으로 송신하여 셀 헤더가 스위칭된 역방향으로 출력되도록 하는 제3단계와, 제3단계 수행후, 상기 입력 데이타 저장 수단(1)에서 스위치 연결확인 신호(Ao-An)를 수신하여 블럭킹 여부를 판단하여 블럭킹이 발생하지 않으면 셀 헤더가 스위칭 된 경로로 헤더와 정보를 포함한 셀을 전송하고 메모리 또는 FIFO에서 전송된 셀(Cell)을 삭제하는 제4단계와, 상기 입력 데이타 저장수단(1)에서 셀의 헤더부분만 정해진 목적지로 전송하는 과정에서 블럭킹이 발생하면 스위치 연결확인 신호를 수신하여 블럭킹된 셀을 블럭킹 발생가능 한계까지 반복하여 저장하고, 블럭킹이 발생하지 않을 경우에 상기 제2단계부터 반복하여 셀을 전송하는 제5단계와, 상기 제5단계 수행후, 스위치 망 수단(5)의 출력 데이터가 출력 데이타 저장수단(7)의 번지(Address) 또는 쓰기 포인터(Write Pointer)에 도달하여 플래그(Flag)를 발생시키면 데이터를 셀단위로 출력시키고, 미리 정한 플래그(Flag)아래로 읽기 포인터(Read Pointer) 값이 내려갈때까지 계속해서 셀 단위로 데이터를 읽어 내려가는 제6단계와, 상기 제6단계 수행후, 정해진 읽기 포인터 아래로 떨어지면 데이터를 읽지 않고 중단(Hold)하고, n개의 (n=자연수) 병렬 데이타가 정해진 읽기 포인터에 도달하면 정해진 순서에 따라 데이터를 전송하는 제7단계에 의해 수행되는 것을 특징으로 하는 고속 스위치 망에서 블럭킹 확률을 줄이는 메모리 운용 방법.
3. 제2항에 있어서, 상기 제7단계 수행후, 상기 출력 데이타 저장수단(7)에 데이타가 가득차 있는 경우에는 경보 신호(FARM)를 발생시키는 제8단계를 더 수행하는 것을 특징으로 하는 고속 스위치 망에서 블럭킹 확률을 줄이는 메모리 운용 방법.
4. 제2항에 있어서, 상기 제5단계에서, 각 스위치 엘리멘트는 셀 헤더에 포함되어 있는 스위치 경로 제어비트에 의하여 스위치 엘리멘트 상태가 병렬연결 또는 교차연결 상태중 한 상태로 유지되며 결정된 스위치 상태(병렬 또는 교차연결)는 해당 정보가 전송 완료될때까지 유지되면서 수행되는 것을 특징으로 하는 고속 스위치 망에서 블럭킹 확률을 줄이는 메모리 운용 방법.
5. 제2항에 있어서, 상기 제5단계에서, 전송할 정보가 없는 스위치 망 수단(5)의 입력 단자에서는 셀 헤더 부분의 스위치 경로 제어 비트의 우선순위를 낮게하여 빈 정보를 송출하는 것을 특징으로 하는 고속 스위칭 망에서 블럭킹 확률을 줄이는 메모리 운용방법.