JPH0417431A - パケット一時蓄積装置 - Google Patents
パケット一時蓄積装置Info
- Publication number
- JPH0417431A JPH0417431A JP2121509A JP12150990A JPH0417431A JP H0417431 A JPH0417431 A JP H0417431A JP 2121509 A JP2121509 A JP 2121509A JP 12150990 A JP12150990 A JP 12150990A JP H0417431 A JPH0417431 A JP H0417431A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- priority
- packets
- fifo
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 53
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000004044 response Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 2
- 101001093690 Homo sapiens Protein pitchfork Proteins 0.000 description 1
- 102100036065 Protein pitchfork Human genes 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパケットを一時的に蓄積するＦＩＦＯメそりを
使用したパケット一時蓄積装置に関する。
使用したパケット一時蓄積装置に関する。
パケット交換機は、端末からの情報を所定サイズのブロ
ックに分割し、これに宛先や通番等のヘッダを符号化し
たパケットに編集し、出回線を選択して次の交換機また
は端末装置に転送するようになっている。そしてパケッ
ト交換機は、回線を独占することなく複数の通信で共有
してパケットを送出するため回線の使用効率が高く、ま
た高品質のデータ伝送も可能である。
ックに分割し、これに宛先や通番等のヘッダを符号化し
たパケットに編集し、出回線を選択して次の交換機また
は端末装置に転送するようになっている。そしてパケッ
ト交換機は、回線を独占することなく複数の通信で共有
してパケットを送出するため回線の使用効率が高く、ま
た高品質のデータ伝送も可能である。
このようなパケット交換機等では、処理待ちやビットレ
ートを変換するために、パケットを一時的に待避させる
パケット一時蓄積装置が配置されている。このパケット
一時蓄積装置の記憶部には、Ｆ Ｉ Ｆ Ｏ（Ｆｉｒｓ
ｔ Ｉｎ Ｆｉｒｓｔ 口ｕｔ）メモリを使用し、基本
的に待避させた順番にパケットを取り出し、交換機のス
イッチ部に供給するようにしている。
ートを変換するために、パケットを一時的に待避させる
パケット一時蓄積装置が配置されている。このパケット
一時蓄積装置の記憶部には、Ｆ Ｉ Ｆ Ｏ（Ｆｉｒｓ
ｔ Ｉｎ Ｆｉｒｓｔ 口ｕｔ）メモリを使用し、基本
的に待避させた順番にパケットを取り出し、交換機のス
イッチ部に供給するようにしている。
ところで、例えば広帯域ｌ５ＤＮ（サービス総合ディジ
タル網）においては、多種類の情報を同一の網内で取り
扱うことが多い。このため、より高速な交換を行うため
に全ての情報を等長短パケット化し、同一に処理を行う
ＡＴＭ （＾５ｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅ
ｒ Ｍｏｄｅ）によるスイッチが注目されている。この
ＡＴＭでは、パケットに宛先や論理チャネル等の情報を
示すヘッダを付加し、この論理チアネルを参照して対応
する出線にパケットを高速に導くようになっている。Ａ
ＴＭでは、ＣＰＵ （中央処理装置）による処理を行わ
ないので、高速にパケ７）の交換処理を行うことができ
る。
タル網）においては、多種類の情報を同一の網内で取り
扱うことが多い。このため、より高速な交換を行うため
に全ての情報を等長短パケット化し、同一に処理を行う
ＡＴＭ （＾５ｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅ
ｒ Ｍｏｄｅ）によるスイッチが注目されている。この
ＡＴＭでは、パケットに宛先や論理チャネル等の情報を
示すヘッダを付加し、この論理チアネルを参照して対応
する出線にパケットを高速に導くようになっている。Ａ
ＴＭでは、ＣＰＵ （中央処理装置）による処理を行わ
ないので、高速にパケ７）の交換処理を行うことができ
る。
ところが、７へＴＭによりスイッチング処理を高速化し
ても、多種類のパケットを同一に扱う場合、ＦＩＦＯメ
そりにパケットを一時蓄積する段階でデータ転送の遅延
が生じていた。例えば、電話による音声のパケットのよ
うに、遅延に対する品質の要求が厳しいパケットを、遅
延に対して厳しくない他のパケットと同様に処理すると
、伝送された音声の途切れ等の通信障害が発生する可能
性があった。
ても、多種類のパケットを同一に扱う場合、ＦＩＦＯメ
そりにパケットを一時蓄積する段階でデータ転送の遅延
が生じていた。例えば、電話による音声のパケットのよ
うに、遅延に対する品質の要求が厳しいパケットを、遅
延に対して厳しくない他のパケットと同様に処理すると
、伝送された音声の途切れ等の通信障害が発生する可能
性があった。
そこで本発明の目的は、パケットを蓄積することによる
遅延の間頚を解消することのできるパケット一時蓄積装
置を提供することにある。
遅延の間頚を解消することのできるパケット一時蓄積装
置を提供することにある。
請求項１記載の発明は、（ｉ）それぞれ優先順位の定め
られた複数のＦＩＦＯメモリと、（ｌ］）パケットに付
与された優先順位を判断する優先順位判断手段と、（ｉ
ｉｉ ）この優先順位判断手段で判断された優先順位に
対応するＩ−ＩＦ○メモリにパケットを格納する格納手
段と、（ｉｖ ）複数のＦＩＦＯメモリの高い優先順位
を有するＦＩＦＯメモリから順次パケットを読み出す読
み出し手段とをパケット一時蓄積装置に具備させる。
られた複数のＦＩＦＯメモリと、（ｌ］）パケットに付
与された優先順位を判断する優先順位判断手段と、（ｉ
ｉｉ ）この優先順位判断手段で判断された優先順位に
対応するＩ−ＩＦ○メモリにパケットを格納する格納手
段と、（ｉｖ ）複数のＦＩＦＯメモリの高い優先順位
を有するＦＩＦＯメモリから順次パケットを読み出す読
み出し手段とをパケット一時蓄積装置に具備させる。
すなわち請求項１のパケット一時蓄積装置は、パケット
をその優先順位に応じてそれぞれ異なるＦＩＦＯメモリ
に格納し、高い優先順位を有するＦＩＦＯメモリから優
先的にパケットを読み出す構成としたものである。
をその優先順位に応じてそれぞれ異なるＦＩＦＯメモリ
に格納し、高い優先順位を有するＦＩＦＯメモリから優
先的にパケットを読み出す構成としたものである。
請求項２記載の発明は、（ｉ）それぞれ優先順位の定め
られた複数のＦＩＦＯメモリと、（１１）パケットに付
与された優先順位を判断する優先順位判断手段と、（ｉ
ｉｉ ）この優先順位判断手段で判断された優先順位に
対応するＦＩＦＯメモリにパケットを格納する格納手段
と、（ｉｖ）複数のＦＩＦＯメモリのそれぞれから、そ
の優先順位に応じて定められた比率で順次パケットを読
み出す読み出し手段とをパ・ンーソトー時蓄積装置に具
備させる。
られた複数のＦＩＦＯメモリと、（１１）パケットに付
与された優先順位を判断する優先順位判断手段と、（ｉ
ｉｉ ）この優先順位判断手段で判断された優先順位に
対応するＦＩＦＯメモリにパケットを格納する格納手段
と、（ｉｖ）複数のＦＩＦＯメモリのそれぞれから、そ
の優先順位に応じて定められた比率で順次パケットを読
み出す読み出し手段とをパ・ンーソトー時蓄積装置に具
備させる。
すなわち請求項２記載のパケット一時蓄積装置では、優
先順位に応じた比率でパケットを順次読み出す構成とし
ている。
先順位に応じた比率でパケットを順次読み出す構成とし
ている。
更に、請求項３記載の発明では、パケットのアドレス情
報からパケットの優先情報を判断するようにしている。
報からパケットの優先情報を判断するようにしている。
以下実施例につき本発明の詳細な説明する。
第１図は本発明の一実施例におけるパラ・ブト一時蓄積
装置の構成を表わしたものである。
装置の構成を表わしたものである。
パテント一時蓄積装置は第１から第ＮのＦＩＦＯメモリ
１１−１〜ＩＩＮを備えている。第１から第ＮｃＤＦ
Ｉ Ｆ○メモリは、伝送するパケットに要求される遅延
品質の程度によりパケットに付与される優先順位と同数
配置されている。いま第１のＦＩＦＯメモ’Ｊｉｍ−１
が最高位の優先順位であり、第ＮのＦＩＦＯメモ１Ｊ１
１−Ｎが最低位の優先順位であるものとする。
１１−１〜ＩＩＮを備えている。第１から第ＮｃＤＦ
Ｉ Ｆ○メモリは、伝送するパケットに要求される遅延
品質の程度によりパケットに付与される優先順位と同数
配置されている。いま第１のＦＩＦＯメモ’Ｊｉｍ−１
が最高位の優先順位であり、第ＮのＦＩＦＯメモ１Ｊ１
１−Ｎが最低位の優先順位であるものとする。
パケツト一時蓄積装置は、セレクタ回路１２を備えてお
り、例えば図示しないＡＴＭのシャフル型や共有メモリ
型のスイッチ部に８カバス１３で接続されている。セレ
クタ回路１２は、制御回路１４からのセレクタ制御信号
１６によって第１から第ＮのＦＩＦＯメモリ１１−１〜
１１−Ｎのいずれかを出力バス１３に接続するようにな
っている。
り、例えば図示しないＡＴＭのシャフル型や共有メモリ
型のスイッチ部に８カバス１３で接続されている。セレ
クタ回路１２は、制御回路１４からのセレクタ制御信号
１６によって第１から第ＮのＦＩＦＯメモリ１１−１〜
１１−Ｎのいずれかを出力バス１３に接続するようにな
っている。
制御回路１４は、第１から第ＮのＦＩＦＯメモリ１１−
１〜１１−Ｎのそれぞれに、パケットの書き込みと読み
出しを指示する読書制御信号１８１〜１８−Ｎを供給す
る。制御回路１４は、１＜ケラトの優先順位を判断する
図示しないワイヤードロジック回路を備えている。
１〜１１−Ｎのそれぞれに、パケットの書き込みと読み
出しを指示する読書制御信号１８１〜１８−Ｎを供給す
る。制御回路１４は、１＜ケラトの優先順位を判断する
図示しないワイヤードロジック回路を備えている。
このように構成されたパケット一時蓄積装置の動作につ
いて次に説明する。
いて次に説明する。
入力バス１７から入力パケット２１がバケツ）一時蓄積
装置に人力されると、制御回路１４は入力パケット２１
のヘッダに付与された優先順位情報２２を読み出し、優
先順位を判断する。入カッくケラト２１が例えば音声情
報のような最優先のパケットであるとする。この場合、
制御回路１４は、該当する最優先順位の第１のＦＩＦＯ
メモリ１１１に対して書き込みを指示する読書制御信号
１８−１を供給して、入力パケット２１を格納する。
装置に人力されると、制御回路１４は入力パケット２１
のヘッダに付与された優先順位情報２２を読み出し、優
先順位を判断する。入カッくケラト２１が例えば音声情
報のような最優先のパケットであるとする。この場合、
制御回路１４は、該当する最優先順位の第１のＦＩＦＯ
メモリ１１１に対して書き込みを指示する読書制御信号
１８−１を供給して、入力パケット２１を格納する。
一方、パケットの読み出しは次のようにして行われる。
例えば第１のＦＩＦＯメモリ１１−１に格納されている
パケットを読み出す場合、制御回路１４はセレクタ回路
１２に第１のＦＩＦＯメモリ１１１を選択する制御信号
１６を入力する。セレクタ回路１２は制御信号１６の入
力により、選択された第１のＦＩＦＯメモリ１１−１を
８カバス１３に接続する。制御回路１４は、また、第１
０ＦＩＦＯメモ’Ｊｌｌ−１に対してパケットの読み出
しを指示する読書制御手段１８−１を入力する。
パケットを読み出す場合、制御回路１４はセレクタ回路
１２に第１のＦＩＦＯメモリ１１１を選択する制御信号
１６を入力する。セレクタ回路１２は制御信号１６の入
力により、選択された第１のＦＩＦＯメモリ１１−１を
８カバス１３に接続する。制御回路１４は、また、第１
０ＦＩＦＯメモ’Ｊｌｌ−１に対してパケットの読み出
しを指示する読書制御手段１８−１を入力する。
これにより、第１のＦＩＦＯメモリ１１−１から、パケ
ットがセレクタ回路１２を介して出力バス１３に出力パ
ケット２３として出力される。
ットがセレクタ回路１２を介して出力バス１３に出力パ
ケット２３として出力される。
次に制御回路１４が第１から第ＮのＰＩＦＯメモ！Ｊ
１１−１〜１１−Ｎからパケットを読み出す順序につい
て説明する。
１１−１〜１１−Ｎからパケットを読み出す順序につい
て説明する。
制御回路１４は、最高位の優先順位を持つＦＩＦＯメモ
ＩＪ １１−１から順に、パケットが格納されているか
を検索する。制御回路１４は、第１のＦＩＦＯメモ’Ｊ
ｌｌ−１にパケットが格納されていれば、このメモリに
格納されている全てのパケットを順次読み出す。第１の
ＦＩＦＯメモリ１１−１からパケットの読み出しが終了
した場合、または第１のＦＩＦＯメモリにパケットが格
納されていない場合、制御回路１４は第２のＦＩＦＯメ
モ！Ｊ １１−２からパケットを１つ読み出す。この間
に第１のＦＩＦＯメモリ１１−１に新たにパケットが格
納されていれるか確認し、格納されていればそのパケッ
トを全て読み出し、格納されていなければ第２のＦＩＦ
Ｏメモ！Ｊ １１−２からパケットを１つ読み出す。制
御回路１４は、第２以降のＦＩＦＯメモリ１１から全て
のパケットを読み出すと、第１のＦＩＦＯメモリ１１−
１．第２のＦＩＦＯメモ’Ｊｌｌ−２にパケットが格納
されていてないことを順次確認した後に第３のＦＩＦＯ
メモＩＪ１１−３からパケットを１つ読み出す。
ＩＪ １１−１から順に、パケットが格納されているか
を検索する。制御回路１４は、第１のＦＩＦＯメモ’Ｊ
ｌｌ−１にパケットが格納されていれば、このメモリに
格納されている全てのパケットを順次読み出す。第１の
ＦＩＦＯメモリ１１−１からパケットの読み出しが終了
した場合、または第１のＦＩＦＯメモリにパケットが格
納されていない場合、制御回路１４は第２のＦＩＦＯメ
モ！Ｊ １１−２からパケットを１つ読み出す。この間
に第１のＦＩＦＯメモリ１１−１に新たにパケットが格
納されていれるか確認し、格納されていればそのパケッ
トを全て読み出し、格納されていなければ第２のＦＩＦ
Ｏメモ！Ｊ １１−２からパケットを１つ読み出す。制
御回路１４は、第２以降のＦＩＦＯメモリ１１から全て
のパケットを読み出すと、第１のＦＩＦＯメモリ１１−
１．第２のＦＩＦＯメモ’Ｊｌｌ−２にパケットが格納
されていてないことを順次確認した後に第３のＦＩＦＯ
メモＩＪ１１−３からパケットを１つ読み出す。
同様にして第２以降のＦＩＦＯメモリ１１からは、パケ
７）を１つ読み出す毎に、最高位の祖先順位置を持つ第
１のＦＩＦＯメモリ１−１から順にバケツが格納されて
いるか検索し、最初にパケットの格納が検索されたＦＩ
ＦＯメモリからパケットを１つ読み出すようにする。
７）を１つ読み出す毎に、最高位の祖先順位置を持つ第
１のＦＩＦＯメモリ１−１から順にバケツが格納されて
いるか検索し、最初にパケットの格納が検索されたＦＩ
ＦＯメモリからパケットを１つ読み出すようにする。
以上説明した実施例では、あるＦＩＦＯメモリに対して
、それよりも上位のＦＩＦＯメモリから全てのパケット
が読み出された後にパケットを読み出すようにしたが、
本発明はこれに限られず、例えば、各ＦＩＦＯメモリに
格納されるパケットの優先順位に応じた比率でそれぞれ
のＦＩＦＯメそりからパケットを読み出すようにしても
よい。
、それよりも上位のＦＩＦＯメモリから全てのパケット
が読み出された後にパケットを読み出すようにしたが、
本発明はこれに限られず、例えば、各ＦＩＦＯメモリに
格納されるパケットの優先順位に応じた比率でそれぞれ
のＦＩＦＯメそりからパケットを読み出すようにしても
よい。
また以上説明した実施例では、ヘッダに付与された優先
順位情報から入力パケットの優先順位を判断したが、本
発明では、パケットに付与されるアドレス情報から優先
順位を判断することも可能である。すなわち、パケット
を受儒する端末装置が例えば電話器であれば、入力パケ
ットは音声であり、最優先順位であると判断することが
可能である。
順位情報から入力パケットの優先順位を判断したが、本
発明では、パケットに付与されるアドレス情報から優先
順位を判断することも可能である。すなわち、パケット
を受儒する端末装置が例えば電話器であれば、入力パケ
ットは音声であり、最優先順位であると判断することが
可能である。
このように本発明によれば、パケットを遅延品質に対す
る厳しさによって定められた優先順位に応じて、別々の
ＦＩＦＯメモリに格納し、高い優先順位を有するパケッ
トを優先的に読み出す構成としたので、遅延品質の要求
が厳しいパケットに対してパケット一時蓄積装置内で生
じる遅延量を小さくすることができる。
る厳しさによって定められた優先順位に応じて、別々の
ＦＩＦＯメモリに格納し、高い優先順位を有するパケッ
トを優先的に読み出す構成としたので、遅延品質の要求
が厳しいパケットに対してパケット一時蓄積装置内で生
じる遅延量を小さくすることができる。
第１図はは本発明の一実施例を説明するための構成図で
ある。 １１−１〜１１−Ｎ・・・・・・第１から第ＮのＦＩＦ
Ｏメモリ、 １２・・・・・・セレクタ回路、 ４・・・・・・制御回路。
ある。 １１−１〜１１−Ｎ・・・・・・第１から第ＮのＦＩＦ
Ｏメモリ、 １２・・・・・・セレクタ回路、 ４・・・・・・制御回路。
Claims (1)
- 【特許請求の範囲】 １、それぞれ優先順位の定められた複数のＦＩＦＯメモ
リと、 パケットに付与された優先順位を判断する優先順位判断
手段と、 この優先順位判断手段で判断された優先順位に対応する
前記ＦＩＦＯメモリにパケットを格納する格納手段と、 前記複数のＦＩＦＯメモリの高い優先順位を有するＦＩ
ＦＯメモリから順次パケットを読み出す読み出し手段 とを具備することを特徴とするパケット一時蓄積装置。 ２、それぞれ優先順位の定められた複数のＦＩＦＯメモ
リと、 パケットに付与された優先順位を判断する優先順位判断
手段と、 この優先順位判断手段で判断された優先順位に対応する
前記ＦＩＦＯメモリにパケットを格納する格納手段と、 前記複数のＦＩＦＯメモリのそれぞれから、その優先順
位に応じて定められた比率で順次パケットを読み出す読
み出し手段 とを具備することを特徴とするパケット一時蓄積装置。 ３、優先順位判断手段はパケットのアドレス情報からパ
ケットの優先情報を判断することを特徴とする請求項１
または２記載のパケット一時蓄積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2121509A JPH0417431A (ja) | 1990-05-11 | 1990-05-11 | パケット一時蓄積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2121509A JPH0417431A (ja) | 1990-05-11 | 1990-05-11 | パケット一時蓄積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0417431A true JPH0417431A (ja) | 1992-01-22 |
Family
ID=14812961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2121509A Pending JPH0417431A (ja) | 1990-05-11 | 1990-05-11 | パケット一時蓄積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0417431A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779232A (ja) * | 1992-10-29 | 1995-03-20 | At & T Corp | 通信装置 |
| WO2001001634A1 (fr) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Gestionnaire de canal virtuel dynamique |
| JP2004507933A (ja) * | 2000-08-23 | 2004-03-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データ伝送用のデータフレームプライオリティ管理を有するネットワーク伝送器 |
-
1990
- 1990-05-11 JP JP2121509A patent/JPH0417431A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779232A (ja) * | 1992-10-29 | 1995-03-20 | At & T Corp | 通信装置 |
| WO2001001634A1 (fr) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Gestionnaire de canal virtuel dynamique |
| US7058061B2 (en) | 1999-06-24 | 2006-06-06 | Fujitsu Limited | Dynamic virtual channel management apparatus |
| JP2004507933A (ja) * | 2000-08-23 | 2004-03-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データ伝送用のデータフレームプライオリティ管理を有するネットワーク伝送器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0299473B1 (en) | Switching system and method of construction thereof | |
| US5412648A (en) | Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers | |
| AU615850B2 (en) | Routing method and routing system for switching system having a plurality of paths | |
| US7756013B2 (en) | Packet switching system and method | |
| US5535197A (en) | Shared buffer switching module | |
| EP0300061B1 (en) | Self-routing switching system | |
| EP0203990B1 (en) | Self-routing packets with stage address identifying fields | |
| JPH10224377A (ja) | デジタル信号の双方向伝送のための経路指定スイッチ | |
| JPH07154424A (ja) | デ−タパケットを一時的に記憶する方法および装置とこのような装置を有する交換装置 | |
| JPH10215260A (ja) | デジタル信号の双方向伝送のための経路指定スイッチ | |
| US5285444A (en) | Multi-stage link switch | |
| EP1030483B1 (en) | Asynchronous transfer mode switch | |
| EP0809380A2 (en) | Switching system for switching a fixed-length cell | |
| JPH10224376A (ja) | デジタル信号の双方向伝送用経路指定スイッチ | |
| US6934289B2 (en) | Cell processing method and apparatus in an asynchronous transfer mode switch | |
| EP0858716B1 (en) | Improvements in or relating to an atm switch | |
| JPH07202901A (ja) | Ａｔｍスイッチ | |
| US6463036B2 (en) | ATM communication apparatus and method of controlling congestion in a communication network using the ATM communication apparatus | |
| JPH0417431A (ja) | パケット一時蓄積装置 | |
| US6314489B1 (en) | Methods and systems for storing cell data using a bank of cell buffers | |
| US4251684A (en) | Data storage systems | |
| CA1107401A (en) | Data storage systems | |
| GB1581061A (en) | Data storage system | |
| JPH1168776A (ja) | シェーピング装置 | |
| JP2549200B2 (ja) | セル交換装置 |