KR100224566B1 - Atm셀 순서복구 장치 - Google Patents

Atm셀 순서복구 장치 Download PDF

Info

Publication number
KR100224566B1
KR100224566B1 KR1019960053772A KR19960053772A KR100224566B1 KR 100224566 B1 KR100224566 B1 KR 100224566B1 KR 1019960053772 A KR1019960053772 A KR 1019960053772A KR 19960053772 A KR19960053772 A KR 19960053772A KR 100224566 B1 KR100224566 B1 KR 100224566B1
Authority
KR
South Korea
Prior art keywords
cell
cells
sequence number
latch circuit
storage means
Prior art date
Application number
KR1019960053772A
Other languages
English (en)
Other versions
KR19980035429A (ko
Inventor
한규욱
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960053772A priority Critical patent/KR100224566B1/ko
Publication of KR19980035429A publication Critical patent/KR19980035429A/ko
Application granted granted Critical
Publication of KR100224566B1 publication Critical patent/KR100224566B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/34Flow control; Congestion control ensuring sequence integrity, e.g. using sequence numbers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM셀 순서복구 장치에 관한 것으로 특히, 수신된 셀의 순차번호를 상호 비교하여 셀을 재정렬함으로써 셀의 순서를 복구하는 장치에 관한 것으로, 본 발명은 입력단을 통해 입력되는 ATM셀을 순차적으로 저장하기 위하여 N개의 서브영역을 가지는 저장수단; 저장수단에 셀을 기록/판독/쉬프트시키기 위한 제어신호를 발생하는 저장수단 제어회로; 저장수단의 각 서브영역에 저장되어 있는 셀 중에서 순차번호가 가장 낮은 셀을 출력하는 N개의 영역내 순서복구 회로; 및 N개의 영역내 순서복구 회로에서 출력되는 셀을 비교하여 가장 순차번호가 낮은 셀을 출력하는 영역간 순서복구 회로로 구성되며, 수신되는 셀의 순서를 전체 FIFO 영역에서 분할된 영역을 병렬로 각각 동시에 비교하여 찾아냄으로써 빠른 시간에 옳은 셀 순서를 회복할 수 있다.

Description

ATM셀 순서복구 장치(Asynchronous Transfer Mode Cell Sequence Restore Apparatus)
본 발명은 비동기 전송모드(ayschronous transfer mode : 이하, ATM) 셀 순서복구 장치에 관한 것으로 특히, 수신된 셀의 순차번호(sequence number)를 상호 비교하여 셀을 재정렬함으로써 셀의 순서(sequence)를 복구하는 장치에 관한 것이다.
최근 급속한 발전을 거듭하고 있는 ATM의 분야는 제공되는 서비스의 종류에 따라 (1) 경로설정 서비스(connection oriented service), (2) 무경로 서비스(connectionless service)로 분류된다.
경로설정 서비스는 송신지와 수신지 간에 경로를 설정한 후에 데이터를 전달하는 전화망 서비스를 말하고, 무경로 서비스는 송신지와 수신지간에 경로를 설정하지 않고 데이터를 전달하는 패킷망 서비스를 말한다.
무경로 서비스에서는 생성된 ATM셀이 서로 다른 경로를 통해서 수신지로 전달되므로, 수신지에서는 수신된 ATM셀의 생성 순서가 바뀔 수 있게 된다.
그래서 송신부에서는 ATM셀을 발생시킬 때, 셀의 발생순서를 나타내는 순차번호(sequence number)를 ATM셀의 헤더(header) 앞에 붙여서 송신하고, 수신부는 수신된 셀의 순차번호를 상호 비교하여 셀을 재정렬함으로써 순서(sequence)를 회복하게 된다.
제3도는 종래 ATM셀 순서복구 장치의 구성을 보여주는 블럭도이다.
이에 대한 설명은 등록번호 5,173,897(1992년 12월 22일에 등록)의 미국특허에 개시되어 있다.
상술한 종래의 ATM셀 순서복구 장치는 메모리에 저장되어 있는 ATM셀을 전체적으로 한 번에 비교함으로써, 셀의 순서를 복구하여 셀을 정렬시키는데 많은 시간이 소요되는 문제점이 있었다.
따라서, 본 발명은 병렬로 셀 순서를 검출하는 방법을 이용하여, 효율적으로 고속의 셀 순서를 복구하여 셀을 재정렬시키는 ATM 순서복구 장치를 제공하는데 그 목적이 있다.
제1도는 본 발명의 일 실시예에 따른 ATM셀 순서복구 장치의 블록도.
제2도는 본 발명의 일 실시예에 따른 ATM셀 순서복구 장치의 상세도.
제3도는 종래의 ATM셀 순서복구 장치의 구성도.
* 도면의 주요부분에 대한 부호의 설명
100 : 저장수단 110 : 저장수단 제어회로
120 : 셀 선택기 130 : 셀 비교기
140 : 순서 복구기
상술한 바와 같은 목적을 달성하기 위하여 본 발명은 입력단을 통해 입력되는 ATM셀을 순차적으로 저장하기 위하여, 입력단을 통해 입력되는 ATM셀을 순차적으로 저장하기 위하여, 동일한 크기의 N개의 서브영역을 가지는 저장수단과, 상기 입력단을 통해 입력되는 셀을 순차적으로 상기 저장수단에 저장하기 위하여 기록 어드레스 신호를 발생시키고, 상기 셀간의 순차번호를 비교하기 위하여 판독 어드레스를 발생시키며, ATM셀 순서복구 장치에서 ATM셀이 출력될 때 상기 저장수단에 이미 저장되어 있는 셀들을 쉬프트시키기 위하여 쉬프트 제어신호를 발생시키는 저장수단 제어회로와, 상기 서브영역에 각각 대응하고, 상기 서브영역에 저장되어 있는 셀 중에서 처음 셀을 일 입력단을 통해 입력받고 나중 셀을 다른 입력단을 통해 차례로 입력받아서, 상기 두 셀의 가상채널식별자를 비교하여 동일하면 순차번호를 비교하여, 상기 처음 셀의 순차번호가 상기 나중 셀의 순차번호보다 크면 제1위치변화 신호를 발생시키며 상기 나중 셀을 출력하고, 상기 처음 셀의 순차번호가 상기 나중 셀의 순차번호보다 작으면 상기 처음 셀을 출력하는 N개의 순서복구 회로들 및 상기 순서복구 회로 가운데 하나의 회로에서 출력되는 셀(이하, 제1영역셀)과 나머지 순서복구 회로에서 출력되는 셀(이하, 나중 영역셀)의 가상채널 식별자를 차례로 비교하고, 동일한 목적지의 셀일 때 상기 셀들의 순차번호를 비교하여, 상기 제1영역셀의 순차번호가 상기 나중 영역셀의 순차번호보다 크면 제2위치변화 신호를 발생시키며 상기 나중 영역셀을 출력단을 통해 출력하고, 상기 제1영역셀의 순차번호가 상기 나중 영역셀의 순차번호보다 작으면 상기 제1영역셀을 출력단을 통해 출력하는 영역간 순서복구 회로를 포함하며, 상기 저장수단 제어회로가 상기 제1 내지 제2위치변화 신호를 입력받으면, 해당 셀간의 저장수단내 저장장소를 바꾸기 위한 어드레스 신호를 발생시킨다.
이 특징의 바람직한 실시예에 있어서, 상기 저장수단은 판독/기록/쉬프트 기능을 갖는 FIFO 메모리로 구현된다.
이 특징의 바람직한 실시예에 있어서, 상기 저장수단에 순서 복구되는 셀 외에 새롭게 입력되는 셀을 홀딩하기 위한 영역이 부가된다.
이 특징의 바람직한 실시예에 있어서, 상기 저장수단의 홀딩 영역의 크기는 상기 서브영역들을 합한 크기와 같거나 더 크다.
이 특징의 바람직한 실시예에 있어서, 상기 영역내 순서복구 회로는 상기 저장수단의 각 서브영역에 저장되어 있는 셀 중에서 처음 셀을 일 출력단을 통해 출력하고 나중 셀을 다른 출력단을 통해 차례로 출력하는 셀 선택기 및 상기 셀 선택기에서 출력되는 상기 처음 셀과 나중 셀의 가상채널식별자를 비교하고, 동일한 목적지의 셀이면 순차번호를 비교하여, 상기 처음 셀의 순차번호가 상기 나중 셀의 순차번호보다 크면 제1위치변화 신호를 발생시키며 상기 나중 셀을 출력하고, 상기 처음 셀의 순차번호가 상기 나중 셀의 순차번호보다 작으면 상기 처음 셀을 출력하는 셀 비교기로 구성된다.
이 특정의 바람직한 실시예에 있어서, 상기 셀 선택기는 상기 저장수단의 각 서브영역에서 나중 셀이 저장되어 있는 저장장소의 어드레스 신호를 차례로 발생시키는 제1어드레스 카운터, 상기 제1어드레스 카운터의 어드레스 신호를 입력받아서, 상기 저장수단에 저장되어 있는 나중 셀을 차례로 출력하는 제1멀티플렉서, 상기 제1멀티플렉서를 통해 출력되는 셀을 래치하는 제1래치회로, 상기 제1 내지 제2위치변화신호에 응하여 서브영역의 처음 셀과 제1래치회로에 저장되어 있는 나중 셀을 선택적으로 출력하는 제2멀티플렉서 및 상기 제2멀티플렉서를 통해 출력되는 셀을 래치하는 제2래치회로로 구성된다.
이 특징의 바람직한 실시예에 있어서, 상기 셀 비교기는 상기 제1래치회로와 제2래치회로에서 출력되는 셀의 가상채널식별자를 비교하여, 가상채널식별자가 동일하면 제1동일채널식별신호를 발생시키는 제1가상채널식별자 비교기 및 상기 제1가상채널식별자 비교기로부터 제1동일채널식별신호가 입력되면 상기 제1래치회로에 래치되어 있는 셀의 순차번호(이하, 제1순차번호)와 제2래치회로에 래치되어 있는 셀의 순차번호(이하, 제2순차번호)를 비교하여, 제1순차번호가 제2순차번호보다 작으면 제1위치변화신호를 출력하여 제2멀티플렉서를 제어함으로써 제1래치회로에 래치되어 있는 셀을 제2래치회로에 래치하고 상기 제1래치회로와 제2래치회로에 래치되어 있는 셀의 상기 저장수단에서의 저장위치를 바꾸어서, 상기 저장수단의 해당 서브영역의 모든 나중 셀에 대한 비교한 결과 최종적으로 제2래치회로에 래치되어 있는 셀을 출력하는 제1순차번호 비교기로 구성된다.
이 특징의 바람직한 실시예에 있어서, 상기 영역간 순서복구 회로는 상기 제2 내지 제N영역내 순서복구 회로를 가리키는 어드레스 신호를 차례로 발생시키는 제2어드레스 카운터, 상기 제2어드레스 카운터의 어드레스 신호를 입력받아서, 상기 제2 내지 제N영역내 순서복구 회로에서 출력되는 셀을 차례로 출력하는 제3멀티플렉서, 상기 제3멀티플렉서를 통해 출력되는 셀을 래치하는 제3래치회로, 상기 제1영역내 순서복구 회로에서 출력되는 셀을 일 입력단을 통해 입력받으며, 상기 제2위치변화신호에 응하여 선택적으로 출력하는 제4멀티플렉서, 상기 제4멀티플렉서를 통해 출력되는 셀을 래치하는 제4래치회로, 상기 제3래치회로와 제4래치회로를 통해 출력되는 셀의 가상채널식별자를 비교하여 동일하면 제2동일채널식별신호를 출력하는 제2가상채널식별자 비교기 및 상기 제2가상채널식별자 비교기를 통해 제2동일채널식별신호가 입력되면 제3래치회로를 통해 출력되는 셀의 순차번호(이하, 제3순차번호)와 제4래치회로를 통해 출력되는 셀의 순차 번호(이하, 제4순차번호)를 비교하여, 제3순차번호가 제4순차번호보다 작으면 제2위치변화신호를 출력하여 제4멀티플렉서를 제어함으로써 제3래치회로를 통해 출력되는 셀을 제4래치회로에 래치되도록 하고 상기 제3래치회로와 제3래치회로에 래치되어 있는 셀의 상기 저장수단에서의 저장위치를 바꾸어서, 모든 영역내 순서복구 회로에 대해 비교한 결과 최종적으로 제4래치회로에 래치되어 있는 셀을 출력단을 통해 출력하는 제2순차번호 비교기로 구성된다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다.
제1도는 본 발명의 일 실시예에 따른 ATM셀 순서복구 장치의 구성을 보여주는 블록도이고, 제2도는 제1도에 도시된 ATM셀 순서복구 장치를 상세히 보여주는 도면이다. 제2도에서 제3도에 도시된 블럭과 동일한 기능을 수행하는 블럭은 간략화하여 도시하였다.
제1도에서, 100은 기록/판독/쉬프트 기능을 갖는 선입선출(first in first out : 이하, FIFO) 메모리, 110은 FIFO 핸들러(handler), 120은 셀 선택기, 130은 셀 비교기, 140은 순서 복구기를 각각 나타낸다.
FIFO 메모리(100)는 P개의 로케이션(location)을 갖으며, 입력되는 ATM셀(cell in)을 순차적으로 저장하며, 3개의 영역으로 분할된다. 즉 FIFO 메모리(100)의 전체 크기(P)의 (1/2)인 (P/2) 크기의 홀딩 영역과 병렬 순서복구를 수행하기 위한 L(=P/4) 크기를 갖는 2개의 서브버퍼영역 S1 영역(1, 2, …, L) 및 S2 영역(L+1, L+2, …, P/2)으로 분할된다. ATM셀은 2개의 서브버퍼영역 S1, S2 중에서 S1의 제일 하위의 로케이션에서부터 저장된다.
S1, S2 영역의 ATM셀을 각각 선택하는 2개의 셀 선택기(120, 120')는 서로 구조가 동일하다. 또한 S1, S2 영역의 ATM셀을 비교하는 2개의 셀 비교기(130, 130')의 구조도 서로 동일하다.
제2도에서 121 및 122는 멀티플렉서, 123 및 124는 래치회로, 125는 어드레스 카운터, 131은 가싱채널식별자(virtual channel identifier : 이하, VCI) 비교기, 132는 순차번호(sequence comparator) 비교기, 141은 멀티플렉서, 142 및 143은 래치회로, 144는 VCI 비교기, 145는 순차번호 비교기를 각각 나타낸다.
S1 영역의 제일 하위 로케이션 1의 ATM셀은 멀티플렉서(121)를 통하여 래치회로(123)에 래치된다. 상기 멀티플렉서(121)에는 로케이션 2부터 L까지의 셀들이 입력되는데, 어드레스 카운터(125)의 값이 2부터 L까지 순차적으로 증가하여 상기 S1영역의 셀들을 순차적으로 선택되어 출력된다. 상기 멀티플렉서(121)의 출력은 상기 래치회로(124)에서 래치된다.
VCI 비교기(131)는 상기 래치회로들(123, 124)로부터 입력되는 ATM셀들의 VCI를 비교하여, 동일한 목적지를 갖는 셀이었는지를 비교한다. 두 셀의 VCI가 동일하면 VCI 비교기(131)는 1의 신호를 발생시키며, 이 경우 순차번호 비교기(132)가 동작하게 된다.
순차번호 비교기(132)는 래치된 두 셀의 헤더 앞 순차번호(sequence number) 값을 비교하여, 먼저 저장된 셀(즉, 로케이션 1에 저장된 셀)이 나중 저장된 셀(즉, 로케이션 2에 저장된 셀)보다 순차번호가 낮으면 송신시 먼저 만들어진 셀로 판단한다.
그러나 나중 저장된 셀의 순차번호가 낮을 경우는 먼저 만들어졌으나, 경로를 통해 전달되는 과정에서 먼저 저장된 셀보다 지연이 많이 생긴 것임을 알 수 있다
이 경우는 위치변화신호(changel)를 만들어 래치회로(124)에 래치된 셀을 멀티플렉서(122)로 선택한 후, 래치회로(123)로 래치해서, 다시 상기의 동작처럼 어드레스 카운터가 지시하는 셀과 계속 비교를 하고 가장 낮은 순차번호를 갖는 셀을 출력한다. 이때 선택된 셀의 위치에는 새로 들어온 셀로 대체된다.
S2 영역도 상기의 S1 영역에서 낮은 순차번호를 갖는 ATM셀을 출력하는 방법과 동일한 기능을 수행하며, 차이점은 S2 영역내의 셀 비교기는 L+1을 래치한 후 어드레스 카운팅을 L+2부터 P/2까지 루핑(looping)한다는 점만 다르다.
S1, S2 영역의 낮은 순차를 갖는 셀을 찾는 것은 병렬로 동시에 이루어진다.
출력된 2 셀은 다시 순서복구회로(140)에 의해 S1 영역에서 검출된 ATM셀을 멀티플렉서(141)를 통해 래치회로(143)로 래치한다.
S2 영역에서 검출된 셀을 래치회로(142)에 의해 래치한 후 상기의 두 셀의 순차번호를 순차번호 비교기(145)로 비교하여, 래치회로(143)의 셀 순차번호가 작으면 그대로 출력하고, 래치회로(142)의 셀 순차번호가 작으면 위치변화신호(change2)를 발생시켜, 멀티플렉서(141)로부터 래치회로(142)의 셀을 선택한 후 래치회로(143)를 통해 최종 낮은 셀 순차번호를 갖는 셀을 출력한다.
FIFO 핸들러(110)는 입력되는 셀을 첫 번째 로케이션(location 1)부터 로케이션 P까지 순서대로 저장될 수 있도록 기록 어드레스 신호를 발생시킨다.
순차번호가 낮은 셀이 최종 확인되어 출력단을 통해 출력될 때, 모든 FIFO(100)의 저장 셀들이 한 로케이션씩 쉬프트되도록 제어한다.
또한, 순차번호 비교를 위해 저장된 셀의 판독 어드레스 신호를 발생시킨다.
이때의 어드레스 조작은 FIFO 핸들러(110)에 의해 이루어지며, 해당 로케이션의 어드레스는 1부터 R까지 순차적으로 카운팅되어, 매 클록마다 셀이 기록되도록 제어되며, 위치변화신호(change1, change2) 발생시 오래된 셀의 로케이션 위치에 새로운 셀이 기록될 수 있도록 관리한다.
상술한 바와 같은 본 발명 실시예에 있어서, ATM셀 순서 복구 장치의 FIFO 메모리(100)를 2개의 영역으로 분할하였으나, 분할영역의 개수는 유연하게 조정될 수 있고, 그에 따라 상기에 기술된 모듈들이 동일하게 증가되어 적용될 수 있다.
단 분할영역의 총합은 전체 메모리양의 1/2이 넘지 않도록 하며, 셀의 입력시점부터 최종 낮은 셀 순서를 갖는 셀의 출력시점까지의 전체 지연은 ATM 네트워크에서 품질을 보장할 수 있는 범위내의 값을 갖도록 하는 것이 좋다.
상술한 바와 같은 본 발명에 의하면, 수신되는 셀의 순서를 전체 FIFO 메모리 영역에서 분할된 영역을 병렬로 각각 동시에 비교하여 찾아냄으로써, 빠른 시간에 옳은 셀 순서를 회복할 수 있다.

Claims (8)

  1. ATM셀의 순서를 복구하기 위한 장치에 있어서, 입력단을 통해 입력되는 ATM셀을 순차적으로 저장하기 위하여, 동일한 크기의 N개의 서브영역을 가지는 저장수단과, 상기 입력단을 통해 입력되는 셀을 순차적으로 상기 저장수단에 저장하기 위하여 기록 어드레스 신호를 발생시키고, 상기 셀간의 순차번호를 비교하기 위하여 판독 어드레스를 발생시키며, ATM셀 순서복구 장치에서 ATM셀이 출력될 때 상기 저장수단에 이미 저장되어 있는 셀들을 쉬프트시키기 위하여 쉬프트 제어신호를 발생시키는 저장수단 제어회로와, 상기 서브영역에 각각 대응하고, 상기 서브영역에 저장되어 있는 셀 중에서 처음 셀을 일 입력단을 통해 입력받고 나중 셀을 다른 입력단을 통해 차례로 입력받아서, 상기 두 셀의 가상채널식별자를 비교하여 동일하면 순차번호를 비교하여, 상기 처음 셀의 순차번호가 상기 나중 셀의 순차번호보다 크면 제1위치변화 신호를 발생시키며 상기 나중 셀을 출력하고, 상기 처음 셀의 순차번호가 상기 나중 셀의 순차번호보다 작으면 상기 처음 셀을 출력하는 N개의 순서복구 회로들 및 상기 순서복구 회로 가운데 하나의 회로에서 출력되는 셀(이하, 제1영역셀)과 나머지 순서 복구 회로에서 출력되는 셀(이하, 나중 영역셀)의 가상채널식별자를 차례로 비교하고, 동일한 목적지의 셀일 때 상기 셀들의 순차번호를 비교하여, 상기 제1영역셀의 순차번호가 상기 나중 영역셀의 순차번호보다 크면 제2위치변화 신호를 발생시키며 상기 나중 영역셀을 출력단을 통해 출력하고, 상기 제1영역셀의 순차번호가 상기 나중 영역셀의 순차번호보다 작으면 상기 제1영역셀을 출력단을 통해 출력하는 영역간 순서복구 회로를 포함하며, 상기 저장수단 제어회로가 상기 제1 내지 제2위치변화 신호를 입력받으면, 해당 셀간의 저장수단내 저장장소를 바꾸기 위한 어드레스 신호를 발생시키는 것을 특징으로 하는 ATM셀 순서복구 장치.
  2. 제1항에 있어서, 상기 저장수단은 판독/기록/쉬프트 기능을 갖는 FIFO 메모리인 것을 특징으로 하는 ATM셀 순서복구 장치.
  3. 제1항에 있어서, 상기 저장수단에 순서 복구되는 셀 외에 새롭게 입력되는 셀을 홀딩하기 위한 영역이 부가되는 것을 특징으로 하는 ATM셀 순서복구 장치.
  4. 제3항에 있어서, 상기 저장수단의 홀딩 영역의 크기는 상기 서브영역들을 합한 크기와 같거나 더 큰 것을 특징으로 하는 ATM셀 순서복구 장치.
  5. 제1항에 있어서, 상기 영역내 순서복구 회로는 상기 저장수단의 각 서브영역에 저장되어 있는 셀 중에서 처음 셀을 일 출력단을 통해 출력하고 나중 셀을 다른 출력단을 통해 차례로 출력하는 셀 선택기 및 상기 셀 선택기에서 출력되는 상기 처음 셀과 나중 셀의 가상채널식별자를 비교하고, 동일한 목적지의 셀이면 순차번호를 비교하여, 상기 처음 셀의 순차번호가 상기 나중 셀의 순차번호보다 크면 제1위치변화 신호를 발생시키며 상기 나중 셀을 출력하고, 상기 처음 셀의 순차번호가 상기 나중 셀의 순차번호보다 작으면 상기 처음 셀을 출력하는 셀 비교기로 구성된 것을 특징으로 하는 ATM셀 순서복구 장치.
  6. 제5항에 있어서, 상기 셀 선택기는 상기 저장수단의 각 서브영역에서 나중 셀이 저장되어 있는 저장 장소의 어드레스 신호를 차례로 발생시키는 제1어드레스 카운터, 상기 제1어드레스 카운터의 어드레스 신호를 입력받아서, 상기 저장수단에 저장되어 있는 나중 셀을 차례로 출력하는 제1멀티플렉서, 상기 제1멀티플렉서를 통해 출력되는 셀을 래치하는 제1래치회로, 상기 제1 내지 제2위치변화신호에 응하여 서브영역의 처음 셀과 제1래치회로에 저장되어 있는 나중 셀을 선택적으로 출력하는 제2멀티플렉서 및 상기 제2멀티플렉서를 통해 출력되는 셀을 래치하는 제2래치회로로 구성된 것을 특징으로 하는 ATM셀 순서복구 장치.
  7. 제6항에 있어서, 상기 셀 비교기는 상기 제1래치회로와 제2래치회로에서 출력되는 셀의 가상채널식별자를 비교하여, 가상채널식별자가 동일하면 제1동일채널식별신호를 발생시키는 제1가상채널식별자 비교기 및 상기 제1가상채널식별자 비교기로부터 제1동일채널식별신호가 입력되면 상기 제1래치회로에 래치되어 있는 셀의 순차번호(이하, 제1순차번호)와 제2래치회로에 래치되어 있는 셀의 순차번호(이하, 제2순차번호)를 비교하여, 제1순차번호가 제2순차번호보다 작으면 제1위치변화신호를 출력하여 제2멀티플렉서를 제어으로써 제1래치회로에 래치되어 있는 셀을 제2래치회로에 래치하고 상기 제1래치회로와 제2래치회로에 래치되어 있는 셀의 상기 저장수단에서의 저장위치를 바꾸어서, 상기 저장수단의 해당 서브영역의 모든 나중 셀에 대해 비교한 결과 최종적으로 제2래치회로에 래치되어 있는 셀을 출력하는 제1순차번호 비교기로 구성된 것을 특징으로 하는 ATM셀 순서복구 장치.
  8. 제5항에 있어서, 상기 영역간 순서복구 회로는 상기 제2 내지 제N영역내 순서복구 회로를 가리키는 어드레스 신호를 차례로 발생시키는 제2어드레스 카운터, 상기 제2어드레스 카운터의 어드레스 신호를 입력받아서, 상기 제2 내지 제N영역내 순서복구 회로에서 출력되는 셀을 차례로 출력하는 제3멀티플렉서, 상기 제3멀티플렉서를 통해 출력되는 셀을 래치하는 제3래치회로, 상기 제1영역내 순서복구 회로에서 출력되는 셀을 일 입력단을 통해 입력받고, 제3래치회로에 래치되어 있는 셀을 다른 입력단을 통해 입력받으며, 상기 제2위치변화신호에 응하여 선택적으로 출력하는 제4멀티플렉서, 상기 제4멀티플렉서를 통해 출력되는 셀을 제4래치회로, 상기 제3래치회로와 제4래치회로를 통해 출력되는 셀의 가상채널식별자를 비교하여 동일하면 제2동일채널식별신호를 출력하는 제2가상채널식별자 비교기 및 상기 제2가상채널식별자 비교기를 통해 제2동일채널식별신호가 입력되면 제3래치회로를 통해 출력되는 셀의 순차번호(이하, 제3순차번호)와 제4래치회로를 통해 출력되는 셀의 순차번호(이하, 제4순차번호)를 비교하여, 제3순차번호가 제4순차번호보다 작으면 제2위치변화신호를 출력하여 제4멀티플렉서를 제어함으로써 제3래치회로를 통해 출력되는 셀을 제4래치회로에 래치되도록 하고 상기 제3래치회로와 제3래치회로에 래치되어 있는 셀의 상기 저장수단에서의 저장위치를 바꾸어서, 모든 영역내 순서복구 회로에 대해 비교한 결과 최종적으로 제4래치회로에 래치되어 있는 셀을 출력단을 통해 출력하는 제2순차번호 비교기로 구성된 것을 특징으로 하는 ATM셀 순서복구 장치.
KR1019960053772A 1996-11-13 1996-11-13 Atm셀 순서복구 장치 KR100224566B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960053772A KR100224566B1 (ko) 1996-11-13 1996-11-13 Atm셀 순서복구 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960053772A KR100224566B1 (ko) 1996-11-13 1996-11-13 Atm셀 순서복구 장치

Publications (2)

Publication Number Publication Date
KR19980035429A KR19980035429A (ko) 1998-08-05
KR100224566B1 true KR100224566B1 (ko) 1999-10-15

Family

ID=19481723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053772A KR100224566B1 (ko) 1996-11-13 1996-11-13 Atm셀 순서복구 장치

Country Status (1)

Country Link
KR (1) KR100224566B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419609B1 (ko) * 2001-10-29 2004-02-25 주식회사 케이티 스위칭시스템의 셀/패킷 스케쥴링 장치
KR100442258B1 (ko) * 2002-03-21 2004-07-30 엘지전자 주식회사 통신 시스템에서 메시지 처리 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053353A (ko) * 2001-12-22 2003-06-28 엘지전자 주식회사 동기식디지털계위 망에서의 가상 연결을 위한 데이터 처리장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419609B1 (ko) * 2001-10-29 2004-02-25 주식회사 케이티 스위칭시스템의 셀/패킷 스케쥴링 장치
KR100442258B1 (ko) * 2002-03-21 2004-07-30 엘지전자 주식회사 통신 시스템에서 메시지 처리 방법

Also Published As

Publication number Publication date
KR19980035429A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US5485453A (en) Method for handling redundant switching planes in packet switches and a packet switch for carrying out the method
US5214639A (en) Communication switching element and method for transmitting variable length cells
US6188690B1 (en) Method and apparatus for high speed, scalable communication system
CA2131080C (en) Path changing system and method for use in atm communication apparatus
US6144636A (en) Packet switch and congestion notification method
EP0681385B1 (en) Method and apparatus for priority control for cells in an output buffer type ATM switch
US4941141A (en) Time division switching for multi-channel calls using two time switch memories acting as a frame aligner
US5875177A (en) Path test system for ATM switch
US5398235A (en) Cell exchanging apparatus
EP0683949B1 (en) A method for handling redundant switching planes in packet switches and a switch for carrying out the method
KR100216371B1 (ko) 고장 감내형 대용량 ATM 스위치 및 2nXn 다중화스위치에서의 셀프라우팅 방법
EP0713304A2 (en) ATM crossbar switch fabric
US6289011B1 (en) 2n×n multiplexing switch
US5649119A (en) Data queuing apparatus
KR100224566B1 (ko) Atm셀 순서복구 장치
US6535479B1 (en) Hitless switching system of ATM switch apparatus in which discard priority control is stopped
US5740172A (en) Method for searching a packet transmission path in a broadband information and communication system
US6442136B1 (en) Traffic shaping device for ATM communication network
US6314489B1 (en) Methods and systems for storing cell data using a bank of cell buffers
JP2002544738A (ja) 多重経路非同期伝送モードスイッチのセルシーケンスを復元するための装置及び方法
EP0710047A2 (en) Method and apparatus for multicast of ATM cells
AU661897B2 (en) Broad band digital exchange
US6320858B1 (en) Asynchronous transfer mode switch with logical multicasting
EP0557910B1 (en) Cell exchanging apparatus
KR0147137B1 (ko) 제한적 공유메모리 비동기 전달모드(atm) 스위치 장치에서 멀티캐스트 기능을 구현하기 위한 라우팅 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee