CN1182993A - 将异步传送方式网络中恒定比特率的通信分段与重组的装置与方法 - Google Patents

将异步传送方式网络中恒定比特率的通信分段与重组的装置与方法 Download PDF

Info

Publication number
CN1182993A
CN1182993A CN97120120A CN97120120A CN1182993A CN 1182993 A CN1182993 A CN 1182993A CN 97120120 A CN97120120 A CN 97120120A CN 97120120 A CN97120120 A CN 97120120A CN 1182993 A CN1182993 A CN 1182993A
Authority
CN
China
Prior art keywords
cell
cpu
data
state
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97120120A
Other languages
English (en)
Other versions
CN1112004C (zh
Inventor
郑容劤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novera Optics Korea Co Ltd
Original Assignee
LG Information and Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Information and Communications Ltd filed Critical LG Information and Communications Ltd
Publication of CN1182993A publication Critical patent/CN1182993A/zh
Application granted granted Critical
Publication of CN1112004C publication Critical patent/CN1112004C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一种对恒定比特率(CBR)通信分段与重组的装置和方法,通过得到一种标准化的和简单的状态转变。因此可以适应T1/E1连接数目的增加。本发明的装置还可以与ATM交换机(如ATM收发机)连接以代替常规的音频交换机。因此大大减少了大规模交换机的安装体积与费用。

Description

将异步传送方式网络中恒定比特率 的通信分段与重组的装置与方法
本发明涉及一种用于将异步传送方式(ATM)网络中恒定比特率(CBR)的通信分段与重组的装置与方法，更具体地说，是涉及一种CBR通信的分段与重组的装置和方法，该装置和方法执行将在T1/E1帧中的CBR通信转换为一ATM信元的操作及其逆操作(也就是将一ATM信元转换为CBR通信并将该CBR通信载入一T1/E1帧中的操作)。
一般地说，现有CBR通信的分段和重组系统需要许多的结构单元，以实现在PSTN和ATM网络间的操作连接。因此，这种现有的CBR通信的分段和重组系统在费用和安装体积上就会增加。
因此，本发明的一个目的是提供一种用于将ATM网络中的CBR通信分段与重组的装置和方法，实现标准化的和简单的状态传递，由此减少安装体积与费用。
为了实现该目的，本发明提供了一种用于对异步传送方式(ATM)网络中的恒定比特率通信分段与重组的装置，包括：一ATM信元产生单元，用来读取包含在外部T1/E1帧中的值并根据所读取的值产生一ATM信元；以及一个T1/E1帧产生单元，用来读取一个外部ATM信元并根据所读取的ATM信元产生一T1/E1帧。根据本发明，ATM信元产生单元包括：一状态定时产生块，用于从外部接收时钟信号(8K，N*8K和CLK)，由此构成一有限态机和多个计数器；一串行-并行转换器用于从外部接收时钟信号(N*8K，N*8K*8K)并从T1/E1收发机接收串行数据，串行-并行转换器用于将收到的串行数据转换为8位并行数据；一时隙数据-信元块，用于与经状态定时产生块加到其上的时钟信号(N*8K)同步地从串行-并行转换器中读取并行数据，提取输入的T1/E1帧的时隙数据，根据从传送信元缓冲器所读取的控制信息确定所提取的数据是否应当被放弃，当所提取的数据有效时，记录所提取数据到相关传送信元缓冲器内，并当ATM信元全部积存在相关的传送信元缓冲器内时记录完整信元队列中的相关信元缓冲识别符；一传送信元控制块，用于响应表示为由状态定时产生块构成的有限态机的状态的信号而搜索整个信元队列，由此记录在一外部单元缓冲器内的相关传送缓冲器中的ATM信元(CELL_WR和CELL_DATA)；一CPU访问块，用于响应一由状态定时产生块构成的指示有限态机状态的信号而控制一CPU以及传送信元缓冲器入口，由此从有关的CPU接收信号(CPU_CS，CPU_RW和CPU_ADDR)，同时将CPU数据(CPU_DATA)与有关的CPU的数据交换；一传送信元缓冲器访问块，用于根据一由状态定时产生块构成的指示有限态机状态的信号控制时隙一信元数据块、传送信元控制块和CPU访问块对传送信元缓冲器的访问，由此将传送信元缓冲器信号(TCB_CS，TCB_RW和TCB_ADDR)施加到传送信元缓冲器，同时将传送信元缓冲器数据(TCB_DATA)与传送信元缓冲器交换。根据本发明，T1/E1帧产生单元包括：一状态定时产生块，用于从外部接收时钟信号(8K，N*8K和CLK)，由此构成一有限态机和多个计数器；一接收信元控制块，用于响应一个由状态定时产生块构成的指示有限态机状态的信号读取一输入ATM信元(CELL_DATA)，由此确定输入的ATM信元是否有效，并在该输入的ATM信元有效时将读取的数据(CELL_RD)作为一ATM信元记录在相关的接收信元缓冲器中；一信元-时隙数据块，用于与通过状态定时产生块加到其上的时钟信号(N*8K)同步地读取接收信元缓冲器，并根据所读取的数据产生一并行数据以在要产生的T1/E1帧的相关时隙上记录读取的数据；一并行-串行转换器，用于从外部接收时钟信号(N*8K和N*8*8K)，将从信元-时隙数据块收到的并行数据转换为串行数据，并在T1/E1帧的相关时隙上记录该串行数据；一CPU访问块，用于响应一由状态定时产生块构成的指示有限态机状态的信号而控制CPU以及传送信元缓冲器入口，由此从有关的CPU接收信号(CPU_CS，CPU_RW和CPU_ADDR)，同时将CPU数据(CPU_DATA)与有关的CPU的数据交换；和一接收信元缓冲器访问块，用于根据一由状态定时产生块构成的指示有限态机状态的信号控制接收信元控制块、CPU访问块和信元-时隙数据块对接收信元缓冲器的访问，由此将接收信元缓冲器信号(RCB_CS，RCB_RW和RCB_ADDR)传送给接收信元缓冲器，同时将传送信元缓冲器数据(RCB_DATA)与接收信元缓冲器交换。
通过下面结合附图对实施例的说明，本发明的其它目的及其它方面将显而易见。
图1是说明本发明应用对象的一ATM网络与一PSTN网络之间的连接的方框图；
图2是说明根据本发明的对ATM网络中CBR通信分段与重组装置的方框图；
图3是说明图2中装置所建立的6FSM状态的示意图；
图4是外部施加给图2中所示装置的信号的定时间图(timingdiagram)；
图5是与图2中装置所用的ATM信元块相符合的传送信元块的结构图；
图6是与图2中装置所用的ATM信元块相符合的接收信元块的结构图；
图7是与图2中装置所用的传送信元缓冲器的整个存储器映射图；
图8是与图2中装置所用的接收信元缓冲器的整个存储器映射图；
图9是在图7或8中由CPU记录的序号索引表；
图10是用于图2中装置的ATM信元的结构图；
图11是根据本发明对ATM网络中CBR通信分段与重组的方法的流程图。
参考图2说明根据本发明的对ATM网络中的CBR通信分段与重组的装置。如图2所示，CBR通信分段与重装置主要包括两个单元，即一ATM信元产生单元10，用于读取从外部T1/E1收发机31(图1)收到的CBR数据，并将读取的CBR数据转换为一ATM信元，和一T1/E1帧产生单元20，用于读取从一外部ATM收发机36(图1)收到的ATM信元，将读取的ATM信元转换为一T1/E1帧，并将T1/E1帧传送给T1/E1帧收发机31。
ATM信元产生装置10包括一状态定时产生块(STBG)11，一串行-并行转换器(S/P)12，一时隙数据-信元转换块(TDTCB)13，一传送信元控制块(TCCB)14，一CPU访问块(CPUAB)15，以及一传送信元缓冲器访问块(TCBAB)16。
STGB 11从外部接收时钟信号8K，N*8K和CLK，由此构成一有限态机(FSM)和多个计数器。时钟信号8K是网络同步信号，时钟信号N*8K是一时/隙(T/S)同步信号，而时钟信号CLK是一操作时钟信号。
S/P 12从外部接收一时钟信号N*8K和N*8K*8K。S/P 12还从接收T1/E1帧收发机31接收串行数据并将收到的串行数据转换为8位并行数据。时钟信号N*8K*8K是一个T/S位同步时钟。
TDTCB 13经与STBG 11施加于其上的时钟信号N*8K同步地从S/P 12接收并行数据。TDTCB 13读取收到的并行数据并提取T1/E1帧的T/S数据。TDTCB 13还根据对相关传送信元缓冲器(TCB)的控制确定提取的数据是否应当丢弃。当所提取的数据有效时，就记录在相关的TCB中。当ATM信元完全积存在一个可选的特定TCB中时，一相关的信元缓冲器标志(CBID)就记录在一个完整的信元队列(CCQ)中。
TCCB 14用于搜索CCQ，由此在外部信元缓冲器上记录相关的TCB的数据。
CPUAB 15控制在CPU和ATM信元产生单元10的内部块之间的TCB访问。
TCBAB 16根据一个由STBG 11构成的指示FSM状态的信号控制ATM信元产生单元10的内部块之间的TCB访问。
另一方面，T1/E1帧产生单元20包括一STGB 21，一接收信元控制块(RCCB)22，一信元-时隙数据块(CTTDB)23，一并行-串行转换器(P/S)24，一CPUAB 25，和一接收信元缓冲器访问块(RCBAB)26。
STGB 21从外部接收时钟信号8K，N*8K和CLK，由此构成一FSM和多个计数器。
RCCB 22读取一个输入ATM信元，由此确定输入的ATM信元是否有效。当输入的ATM信元有效时，RCCB 22在一个相关的接收信元缓冲(RCB)中记录该ATM信元。
CTTDB 23与经STGB 21施加于其上的时钟信号N*8K同步地读取每个RCB，并在T1/E1帧的相关的T/S上记录所读取的数据。
P/S 24从外部接收时钟信号N*8K和N*8K*8K。P/S 24还从CTTDB 23接收并行数据，并将收到的并行数据转换为串行数据。
CPUAB 25控制CPU和在T1/E1帧产生单元20内部块之间的RCB访问。
RCBAB 26根据一个由STBG 11构成的指示FSM状态的信号控制T1/E1帧产生单元20内部块之间的RCB访问。
现在说明具有根据本发明的上述结构的CBR通信分段与重组装置的工作情况。
如图3所示，确定FSM的状态与六个状态中之一相对应。由STGB11产生一个指示FSM的状态的信号。如图4的定时间图所示，STGB11在点b初始化FSM状态信号的值，而在点a由一T/S计数器增加该值。由STGB 11产生的状态信号传送给其它的块。
RCB和TCB存放从外部ATM网络接收和要传送给外部ATM网络的ATM信元。它们分别如图5和图6所示那样配置。每个T/S被分配一个RCB和一个TCB。每个信元块存放两个ATM信元。如图5和图6所示，每个ATM信元有一个根据在其“CTYPE”字段记录的值确定的有效负载类型。每个ATM信元有效负载的长度由ATM信元的“LENTH”字段记录的值所确定。
图5a描述了一个存放“01”信元类型的ATM信元的单元TCB，而图5b描述了一个存放“10”信元类型的ATM信元的单元TCB。图6a描述了一个存放“01”信元类型ATM信元的单元RCB，而图6b描述了一个存放“10”信元类型ATM信元的单元RCB。
图7和图8分别描述了TCB和RCB的整个存储器映射。如图7和图8所示，在每个存储器映射的一特定地址中记录了一个序号索引表(SNIT)。SNIT是将子层标志(convergence sublayerindicators)(CSI′s)，序号(SN′s)和序号保护(sequencenumber protectors)(SNP＇s)合在一起的表。用于存放一完整ATM信元的CBID的CCQ也被记录在每个存储器映射的一特定地址中。SNIT在系统的初始阶段被CPU记录。SNIT的记录方式如图9所示。
同时，TCBAB 16根据从STGB 11来的内部状态信号控制在每个FSM状态中对TCB的访问，而RCBAB 26根据从STGB 21来的内部状态信号控制在每个FSM状态中对TCB的访问。例如，TCBAR 16和RCBAR 26允许TDTCB 13和CTTDB 23分别在T/S读/写状态下访问TCB和RCB。在一个信元的读/写状态，TCBAR 16和RCBAR 26允许TCCB 14和RCCB 22分别访问TCB和RCB。在一个CPU访问状态，TCBAR 16和RCBAR26允许CPUAB 15和25分别访问TCB和RCB。TCB和RCB的ATM信元缓冲器具有相同的控制字段类型。
下面结合流程图11说明根据本发明的CBR通信分段与重组装置分别与六种FSM状态相关的工作情况。
首先，STGB 11和21各自确定给它的复位信号值是“0”还是“1”(步骤S1)
当复位信号值为“0”时，将当前的FSM状态切换为一复位状态(步骤S2)。在复位状态下，使所有的外部输出信号均无效(步骤S3)。当复位信号值为“1”时，当前状态切换至初始化状态(步骤S4)。
在初始化状态，TCB和RCB的“有效(V)”位被转换为值“0”(步骤S5)。然后，在“V”位值转换后，确定TCB和RCB的初始化是否完成(步骤S6)。在所有的TCB或RCB都初始化后，当前状态就切换为空载状态(步骤S7)。
在空载状态，使所有的外部输出信号都无效(步骤S8)。在所有从STGB 11或21输出的信号都无效的状态下，确定外部所加的时钟信号(N*8K)是否从“0”变为“1”(步骤S9)。恰如图4中定时图所示，当时钟信号N*8K从“0”变为“1”时，当前状态在时间点a切换至一T/S读/写状态(步骤S10)。“V”位表示是否建立了一个呼叫。当建立呼叫时，“V”位的值为“1”。
在当前状态切换至T/S读/写状态时，就确定当前状态与T/S读状态和T/S写状态中哪一个相一致(步骤S11)。
在T/S读状态，TDTCB 13读与输入T/S相关的TCB的“V”位(步骤S12)并确定所读取的“V”位值为“0”还是为“1”(步骤S13)。当所读取的值相应于“0”时，当前状态就切换为信元写状态。另一方面，当读取的值相应于“1”时，当前状态就切换至信元读状态。在信元读状态，与S/P 12输入的数据有关的一CBID，一写段和一指针都被读取(步骤S14)。接着，输入数据记录在与读指针相一致的TCB处(步骤S15)。然后确定读指针的值是否与ATM信元的“LENGTH”字段相一致(步骤S16)。CBID代表输入的T1/E1帧数据所存放的缓冲器的位置。写段代表选中的两个信元缓冲器之一。ATM信元产生装置10的TDTCB 13在一个信元被完全记录后将写段倒置。该指针代表在一个48位有效负载上由ATM信元产生单元10的TDTCB 13存放的输入T1/E1帧数据的位置。
当读指针所具有的值与“LENGTH”字段值不一致时，读CBID、写段和指针的步骤重复执行，直到读指针的值与“LENGTH”的字段值一致为止。当读指针的值与“LENGTH”的字段值一致时，写段的值被倒置(步骤S17)。在步骤S17，指针也被初始化。然后CBID记录在CCQ中(步骤S18)。在完成这些步骤后，当前状态就切换至信元写状态(步骤S19)。
在信元写状态，搜索CCQ的指针(步骤S20)。然后确定队列是否空(步骤S21)。当队列为空时，搜索CCQ的指针，直到确定队列不为空时为止。当队列不空时，与存在CCQ中的CBID相关的TCB被读取(步骤S22)。在此状态下，相关的ATM信元就记录在一外部ATM网络中(步骤S23)。在完成此操作后，一个相关的读段的值被倒置(步骤S24)。在读段的值倒置后，当前状态就切换为CPU访问状态(步骤S24)。该读段代表被选中的两个信元缓冲器之一。ATM信元产生单元10的TCCB 14和T1/E1帧产生单元20的CTTDB23在读完一个信元后分别将一个读段的值倒置。
在T/S写状态中，读取与输入T/S相关的RCB“V”位(步骤S25)。然后，确定读取的“V”位值为“0”还是为“1”(步骤S26)。当读取的值相应于“0”时，当前状态简单地切换为信元读状态。另一方面，当读取的值相应于“1”时，与输入T/S相关的CBID、一读段和一指针都被读取(步骤S27)。接着，与读指针相应的RCB的有效数据即有效负载被读取。读取的有效负载给P/S 24(步骤S28)。然后确定读指针的值是否与ATM信元的“LENGTH”字段值相一致(步骤S29)。在RCB的情况中，CBID代表输入的ATM信元数据所存放的缓冲器的位置。写段代表两个信元缓冲器中被选中的一个。T1/E1帧产生单元20的CTTDB 23在读完一个信元后将写段的值倒置。该指针代表一个位置，在一个48位上的位置，有效负载上的位置，在该位置上由T1/E1帧产生单元20的CTTDB 23读取的输出T1/E1帧数据。
当读指针的值与“LENGTH”字段值不一致时，读CBID、读段和指针的步骤就重复执行，直到读指针的值与“LENGTH”字段值一致为止。当读指针的值与“LENGTH”字段值一致时，读段的值被倒置(步骤S30)。在步骤S30，指针也被初始化。在完成这些步骤后，当前状态切换至信元读状态(步骤S31)。
在信元读状态，RCCB 22确定是否存在一外部ATM信元(步骤32)。当存在一外部ATM信元时，ATM信元中与一VCI(11∶4)字段(图10)相应的RCB的CBID和写段被读取(步骤33)。ATM信元中的有效负载0到47就记录在与读取值相应的RCB的位置上(步骤34)。在此写操作后，写段被倒置(步骤S35)。在此状态中，当前状态被切换为CPU访问状态。
在图10中，“OPN”是选中作为切换通路的ATM信元的输出端口号。输出端口依次按输出数据的位被映射。例如，选中与OPN 7相应的输出端口时，就输出“1000000”。至于数据“1111111”，则要选中所有的端口。VCI(11∶4)包括一指示T1/E1帧的VCI(11∶9)和一指示T/S的VCI(8∶4)。在ATM信元结构中还有一VCI(15∶12)。VCI(15∶12)用于将来的扩展。在ATM信元结构中还有一有效负载类型(PT)。PT用于确定对操作和管理(OAM)信元和信号信元的未来处理。但是，这种PT在本发明中没有使用。ATM信元结构还包括一个一般流程控制(generic flowcontrol)(GFC)，一信元丢失优先权)(cell losspriority)(CLP)，一VCI(7∶4)和一VCI(3∶0)，它们在本发明均未用到。
在CPU访问状态中，CPUAB 15确定由CPU产生的控制信号CPU_CS的值为“0”还是为“1”(步骤S36)。当控制信号CPU_CS的值为“0”时，就确定由CPU产生的地址信号CPU_ADDR的最高有效位的值为“0”还是为“1”(步骤S37)。
当地址信号CPU_ADDR的最高有效位的值为“0”时，CPUAB 15对CPU产生的映射信号CPU_CS，CPU_RW和CPU_DATA和CPU_ADDR执行第一次映射操作，将它们映射为TCB信号(TCB_CS，TCB_RW，TCB_DATA和TCB_ADDR)(步骤S38)。另一方面，当地址信号CPU_ADDR的最高有效位的值为“1”时，CPUAB 15对CPU产生的映射信号CPU_CS，CPU_RW和CPU_DATA和CPU_ADDR执行第二次映射操作，将它们映射为RCB信号(RCB_CS，RCB_RW，RCB_DATA和RCB_ADDR)(步骤S39)。在完成映射操作后，CPUAB 15产生一值为“1”的“完成”(done)信号CPU_DONE(步骤S40)。该“完成”信号CPU_DONE施加给CPU，以便通知CPU完成CPU总线周期(步骤S41)。然后，当前状态就切换至空载状态。
CBR通信分段与重组装置的上述操作在连续的空载状态之间(即在图4中定时图中所示相邻的点a之间)重复。根据本发明，即得到一标准化的和简单的状态转变。因此，就可能适应T1/E1连接数目的增加。本发明的装置还可以与一个ATM交换机(如ATM收发机36)连接。在这种情况下，就可以用ATM交换机代替常规的用于有间隙地和暂时地交换PCM数据的时分多路复用(TDM)系统的音频交换机。因此，在大规模的音频交换机的费用和安装体积方面实现了很大的改进。
从上面的说明中显然可知，根据本发明，在特定的控制字段由T1/E1帧产生单元加到那些ATM信元中的条件下，外部ATM信元就存放在缓冲器中。还有，根据本发明，T1/E1帧数据被ATM信元产生单元读取并转换为一个ATM信元。然后该ATM信元就存入一个缓冲器。存在缓冲器中的ATM信元按顺序被读取。读取的数据记录在T1/E1帧的特定T/S上或是传送给ATM网络。因此，就可以减少ATM网络中CBR通信分段与重组装置的安装体积和费用。本发明的装置还可以与一个ATM交换机(如ATM收发机)在操作中连接。在这种情况下，就可用ATM交换机代替常规的用于有间隙地和暂时地交换PCM数据的TDM系统的音频交换机。因此，在大规模的音频交换机的费用和安装体积方面实现了很大的改进。
尽管作为说明的目的公开了本发明的优选实施例，熟练的技术人员都能理解在不背离本发明在权利要求中所公开的范围与精神的前提下可以进行各种修改、添加和替换。

Claims (5)

1.一种在异步传送方式(ATM)网络中分段与重组恒定比特率通信的装置，其特征在于包括：
一ATM信元产生单元，用于读取一包括在外部T1/E1帧中的值并根据读取的值产生一ATM信元；和
一T1/E1帧产生单元，用于读取一外部ATM信元并根据读取的ATM信元产生一T1/E1帧。
2.根据权利要求1的装置，其特征在于该ATM信元产生单元包括：
一状态定时产生块用于从外部接收时钟信号(8K，N*8K和CLK)，由此构成一有限态机和多个计数器；
一串行-并行转换器用于从外部接收时钟信号(N*8K，N*8K*8K)并从T1/E1收发机接收串行数据，该串行-并行转换器用于将收到的串行数据转换为8位并行数据；
一时隙数据-信元块，用于与经状态定时产生块加到其上的时钟信号(N*8K)同步地从串行-并行转换器中读取并行数据，提取输入的T1/E1帧的时/隙数据，根据从传送信元缓冲器所读取的控制信息确定所提取的数据是否应当被放弃，当所提取的数据有效时，记录所提取数据到相关传送信元缓冲器内，并当ATM信元全部积存在相关的传送信元缓冲器内时记录完整信元队列中的相关信元缓冲识别符；
一传送信元控制块，用于响应于表示由状态定时产生块构成的有限态机的状态的信号而搜索整个信元队列，由此记录在一外部单元缓冲器内的相关传送缓冲器中的ATM信元(CELL_WR和CELL_DATA)；
一CPU访问块，用于响应一由状态定时产生块构成的指示有限态机状态的信号而控制一CPU以及传送信元缓冲器的访问，由此从有关的CPU接收信号(CPU_CS，CPU_RW和CPU_ADDR)，同时将CPU数据(CPU_DATA)与有关的CPU的数据交换；
一传送信元缓冲器访问块，用于根据一由状态定时产生块构成的指示有限态机状态的信号控制时隙一信元数据块、传送信元控制块和CPU访问块对传送信元缓冲器的访问，由此将传送信元缓冲器信号(TCB_CS，TCB_RW和TCB_ADDR)传送给传送信元缓冲器，同时将传送信元缓冲器数据(TCB_DATA)与传送信元缓冲器交换。
3.根据权利要求1的装置，其特征在于该T1/E1帧产生单元包括：
一状态定时产生块，用于外部接收时钟信号(8K，N*8K和CLK)，由此构成一有限态机和多个计数器；
一接收信元控制块，用于响应一个由状态定时产生块构成的指示有限态机状态的信号而读取一输入ATM信元(CELL_DATA)，由此确定输入的ATM信元是否有效，并在该输入的ATM信元有效时将读取的数据(CELL_RD)作为一ATM信元记录在相关的接收信元缓冲器中；
一信元-时隙数据块，用于与经状态定时产生块加到其上的时钟信号(N*8K)同步地读取接收信元缓冲器，并根据所读取的数据产生一并行数据以在要产生的T1/E1帧的相关时/隙上记录读取的数据；
一并行-串行转换器，用于从外部接收时钟信号(N*8K和N*8*8K)，将从信元-时隙数据块收到的并行数据转换为串行数据，并在T1/E1帧的相关时/隙上记录该串行数据；
一CPU访问块，用于响应一由状态定时产生块构成的指示有限态机状态的信号而控制CPU以及传送信元缓冲器入口，由此从有关的CPU接收信号(CPU_CS，CPU_RW和CPU_ADDR)，同时将CPU数据(CPU_DATA)与有关的CPU的数据交换；和
一接收信元缓冲器访问块，用于根据一由状态定时产生块构成的指示有限态机状态的信号控制接收信元控制块、CPU访问块和信元-时隙数据块对接收信元缓冲器的访问，由此将接收信元缓冲器信号(RCB_CS，RCB_RW和RCB_ADDR)传送给接收信元缓冲器，同时将传送信元缓冲器数据(RCB_DATA)与接收信元缓冲器交换。
4.一种根据有限态机(FSM)的状态在ATM网络中分段与重组恒定比特率通信的方法，其特征在于包括如下步骤：
(a)确定所产生的复位信号值是“0”还是“1”，当复位信号值为“0”时，将当前的FSM状态切换为复位状态，并使所有的外部输出信号均无效；当复位信号值为“1”时，当前状态切换至初始化状态；
(b)在初始化状态，将传送和接收信元缓冲器的“有效”位转换为值“0”，然后，将当前FSM状态切换为空载状态；
(c)在空载状态，使所有的外部输出信号都无效，确定外部所加的时钟信号(N*8K)是否从“0”变为“1”，当时钟信号(N*8K)从“0”变为“1”时，当前FSM状态切换至一时/隙读/写状态；
(d)确定当前FSM状态与时/隙读状态和时/隙写状态中哪一个相一致，在时/隙读状态，读与输入时/隙相关的传送信元缓冲器的“有效”位，并当所读取的传送信元缓冲器的“有效”位为“0”时，将当前FSM状态切换为信元写状态；
(e)另一方面，当所读取的传送信元缓冲器的“有效”位为“1”时，与输入的数据有关的一信元缓冲器识别符，一写段和一指针都被读取，并记录数据，输入串行-并行转换器，在与该读指针相应的传送信元缓冲器中，确定读指针的值是否与ATM信元的“LENGTH”字段相一致，当该读指针的值与“LENGTH”字段的值相一致时，将写段的值倒置，并初始化指针，记录整个信元队列中的读信元缓冲器识别符，然后将当前FSM状态切换至信元写状态；
(f)在信元写状态，搜索整个信元队列的指针，确定整个信元队列是否空，当整个信元队列不空时，读取与存在整个信元队列中的信元缓冲器识别符相关的传送信元缓冲器，然后将当前FSM状态切换至CPU访问状态；
(g)当在步骤(d)确定当前FSM状态与时/隙写状态相一致时，读取与输入的时/隙相关的所接收信元缓冲器的“有效”位，当读取的传送信元缓冲器的“有效”位为“0”时，将当前FSM状态切换至信元写状态；
(h)当读取的接收信元缓冲器的“有效”位为“1”时读一个信元缓冲器识别符、一读段和一指针，并将一个接收信元缓冲器的有效数据发往一并行-串行转换器，确定该读取指针的值是否与一ATM信元的“LENGTH”字段相一致，当所读取指针的值与“LENGTH”字段值一致时，将读段的值倒置，并初始化该读指针，然后将当前FSM状态切换为信元读状态；
(i)确定在信元读状态中是否存在一外部ATM信元，当存在一ATM信元时，读取与ATM信元中一VCI(11∶4)字段相应的接收信元缓冲器的信元缓冲器识别符和写段，将ATM信元中的有效数据记录在与读取值相应的RCB的位置上，然后将当前FSM状态切换为CPU访问状态；
(j)在CPU访问状态中，确定由CPU产生的控制信号(CPU_CS)的值为“0”还是为“1”，然后当控制信号CPU_CS的值为“0”时确定由CPU产生的地址信号CPU_ADDR的最高有效位的值为“0”还是为“1”；
(k)当地址信号CPU_ADDR的最高有效位的值为“0”时，执行第一次映射操作，将CPU产生的映射信号(CPU_CS，CPU_RW和CPU_DATA和CPU_ADDR)映射为传送信元缓冲器信号(TCB_CS，TCB_RW，TCB_DATA和TCB_ADDR)，而当地址信号CPU_ADDR的最高有效位的值为“1”时，执行第一次映射操作，将CPU产生的映射信号(CPU_CS，CPU_RW和CPU_DATA和CPU_ADDR)映射为接收信元缓冲器信号(RCB_CS，RCB_RW，RCB_DATA和RCB_ADDR)；以及
(1)在完成第一次和第二次映射操作后，产生一值为“1”的做(done)信号(CPU_DONE)，以此通知CPU完成CPU总线周期，然后将当前FSM状态切换至空载状态
5.一种恒定比特率通信交换系统，其特征在于该系统按照权利要求4的恒定比特率通信分段与重组的方法使用对ATM网络中恒定比特率通信分段与重组的装置。
CN97120120A 1996-11-04 1997-11-04 将异步传送方式网络中恒定比特率的通信分段与重组的装置与方法 Expired - Fee Related CN1112004C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR51872/96 1996-11-04
KR1019960051872A KR100200558B1 (ko) 1996-11-04 1996-11-04 Atm망에서의 고정전송속도 트래픽의 셀 분할과 조립에 관한 장치와 방법
KR51872/1996 1996-11-04

Publications (2)

Publication Number Publication Date
CN1182993A true CN1182993A (zh) 1998-05-27
CN1112004C CN1112004C (zh) 2003-06-18

Family

ID=19480739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97120120A Expired - Fee Related CN1112004C (zh) 1996-11-04 1997-11-04 将异步传送方式网络中恒定比特率的通信分段与重组的装置与方法

Country Status (4)

Country Link
US (1) US6094432A (zh)
KR (1) KR100200558B1 (zh)
CN (1) CN1112004C (zh)
RU (1) RU2194367C2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108614792A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 1394事务层数据包存储管理方法及电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2968757B2 (ja) * 1997-05-16 1999-11-02 日本電気株式会社 Ａｔｍトラヒツクのレート制御方式
FR2774242B1 (fr) * 1998-01-26 2000-02-11 Alsthom Cge Alcatel Systeme et procede de commutation asynchrone de cellules composites, et modules de port d'entree et de port de sortie correspondants
US6862295B1 (en) * 1999-07-07 2005-03-01 Nortel Networks Limited Asynchronous scheduler
US7215670B1 (en) * 1999-11-22 2007-05-08 Texas Instruments Incorporated Hardware acceleration for reassembly of message packets in a universal serial bus peripheral device
KR100490010B1 (ko) * 2000-12-26 2005-05-17 엘지전자 주식회사 브이오디에스엘 게이트웨이의 음성 트래픽 전달 장치
ATE322784T1 (de) * 2001-01-19 2006-04-15 Verfahren und vorrichtung zur zuweisung der dateneinheiten von zellen zu aufeinanderfolgenden speicherspositionen von datenrahmen durch anwendung einer schätzung der zeigersposition
KR100429263B1 (ko) * 2001-10-31 2004-04-29 엘지전자 주식회사 교환시스템에서 버퍼언더런을 방지하는 방법 및 장치
CN100338923C (zh) * 2002-10-31 2007-09-19 中兴通讯股份有限公司 基于网络处理器实现ip报文分片重组的方法
US8005094B2 (en) * 2006-06-30 2011-08-23 Agere Systems Inc. Method and apparatus for circuit emulation services over cell and packet networks
US8880928B2 (en) * 2008-04-11 2014-11-04 Thinklogical, Llc Multirate transmission system and method for parallel input data

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623491A (en) * 1995-03-21 1997-04-22 Dsc Communications Corporation Device for adapting narrowband voice traffic of a local access network to allow transmission over a broadband asynchronous transfer mode network
US5680401A (en) * 1995-10-27 1997-10-21 Sun Microsystems, Inc. Method and apparatus for asynchronously segmenting packets of multiple channels into ATM cells
US5878045A (en) * 1996-04-26 1999-03-02 Motorola, Inc. Method and apparatus for converting data streams in a cell based communications system
US5909443A (en) * 1997-01-03 1999-06-01 International Business Machines Corporation ATM network congestion control system using explicit rate cell marking

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108614792A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 1394事务层数据包存储管理方法及电路

Also Published As

Publication number Publication date
CN1112004C (zh) 2003-06-18
RU2194367C2 (ru) 2002-12-10
KR19980033975A (ko) 1998-08-05
KR100200558B1 (ko) 1999-06-15
US6094432A (en) 2000-07-25

Similar Documents

Publication Publication Date Title
US5101404A (en) Signalling apparatus for use in an ATM switching system
US5214642A (en) ATM switching system and adaptation processing apparatus
CA2151181C (en) Multicast shared memory
EP0942621B1 (en) Multiprocessing system and method for assembly of asynchronous transfer mode cells
US5774675A (en) Header converting method
US6205145B1 (en) Fibre channel fabric
US6611527B1 (en) Packet switching apparatus with a common buffer
US5303236A (en) Signalling apparatus for use in an ATM switching system
AU673026B2 (en) Hybrid ATM cell switching
CN1267441A (zh) 交换设备
CN1009411B (zh) 分组交换设备
CN1182993A (zh) 将异步传送方式网络中恒定比特率的通信分段与重组的装置与方法
EP0355797B1 (en) Signalling apparatus for use in an ATM switching system
RU2233036C2 (ru) Устройство и способ коммутации для асинхронного режима передачи
JPH07221762A (ja) パケット処理方法および通信インターフェイス装置
CN100591036C (zh) 一种实现异步传输模式适配层功能的装置
JPH11154960A (ja) 非同期伝送方式セル交換システム
JP3455379B2 (ja) 速度変換回路
JPH05268241A (ja) Ａｔｍ交換におけるヘッダの変換方式
JP3187310B2 (ja) セルヘッダアドレス変換装置
Gong et al. Implementation of an ATM switch for PSTN/N-ISDN services
KR0179508B1 (ko) 비동기전달모드 교환시스템에서 메모리 포인터와 블록포인터를 이용한 과금 저장 방법
JPH0927815A (ja) ヘッダ変換方式
JP3055548B2 (ja) Ａｔｍ通信装置
JPH05235992A (ja) Ａｔｍ制御情報転送方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG ELECTRONIC CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG INFORMATION + COMMUNICATIONS LTD.

CP03 Change of name, title or address

Address after: Seoul, South Kerean

Patentee after: LG Electronics Inc.

Address before: Seoul, South Kerean

Patentee before: LG Information & Communications, Ltd.

ASS Succession or assignment of patent right

Owner name: LG- NORTEL CO., LTD.

Free format text: FORMER OWNER: LG ELECTRONIC CO., LTD.

Effective date: 20070119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070119

Address after: Seoul, South Kerean

Patentee after: LG Nortel Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Electronics Inc.

C56 Change in the name or address of the patentee

Owner name: LG-ERICSSON CO., LTD.

Free format text: FORMER NAME: LG-NORTEL CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, Korea

Patentee after: Novera Optics Korea Co., Ltd.

Address before: Seoul, Korea

Patentee before: LG Nortel Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030618

Termination date: 20131104