JPH11154960A - 非同期伝送方式セル交換システム - Google Patents
非同期伝送方式セル交換システムInfo
- Publication number
- JPH11154960A JPH11154960A JP25666498A JP25666498A JPH11154960A JP H11154960 A JPH11154960 A JP H11154960A JP 25666498 A JP25666498 A JP 25666498A JP 25666498 A JP25666498 A JP 25666498A JP H11154960 A JPH11154960 A JP H11154960A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- unit
- atm
- highway
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
- H04L49/1569—Clos switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5671—Support of voice
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Telephonic Communication Services (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】 既存の回線交換システムにＡＴＭセルスイッ
チング技術を適用したＡＴＭセル交換システムを提供し
ようとする。 【解決手段】 ＰＣＭ方式のハイウェイ３０１とＡＴＭ
方式の１５５Mbps高速リンク４０１間に接続されて加入
者データとＡＴＭセルとに変換動作を行う複数のノード
３０−１〜３０−ｎと、前記１５５Mbpsの高速リンク４
０１を経由して前記複数のノード３０−１〜３０−ｎに
接続されてそれらノード３０−１〜３０−ｎから伝送さ
れたＡＴＭセルのヘッダー情報から受信地を判別して加
入者のコールをルーチングするＡＴＭスイッチング部４
０と、を包含して非同期伝送方式セル交換システムを構
成する。
チング技術を適用したＡＴＭセル交換システムを提供し
ようとする。 【解決手段】 ＰＣＭ方式のハイウェイ３０１とＡＴＭ
方式の１５５Mbps高速リンク４０１間に接続されて加入
者データとＡＴＭセルとに変換動作を行う複数のノード
３０−１〜３０−ｎと、前記１５５Mbpsの高速リンク４
０１を経由して前記複数のノード３０−１〜３０−ｎに
接続されてそれらノード３０−１〜３０−ｎから伝送さ
れたＡＴＭセルのヘッダー情報から受信地を判別して加
入者のコールをルーチングするＡＴＭスイッチング部４
０と、を包含して非同期伝送方式セル交換システムを構
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタルスイッ
チングシステムに関するもので、詳しくは、非同期伝送
方式（Asynchronous Transfer Mode; 以下、ＡＴＭと称
する場合がある）セルのスイッチング技術を利用したＡ
ＴＭセル交換システムに関するものである。
チングシステムに関するもので、詳しくは、非同期伝送
方式（Asynchronous Transfer Mode; 以下、ＡＴＭと称
する場合がある）セルのスイッチング技術を利用したＡ
ＴＭセル交換システムに関するものである。
【０００２】
【従来の技術】従来、回線交換システムにおいては、図
１２に示したように、ローカルコール（Local Call）を
スイッチングする複数のサブスイッチングシステム１０
−１〜１０−ｎと、全体交換システムを制御すると同時
に前記複数のサブスイッチングシステム１０−１〜１０
−ｎ間のグローバルコール（Global Call ）をスイッチ
ングするメインスイッチングシステム２０と、から構成
されていた。そして、前記複数のサブスイッチングシス
テム１０−１〜１０−ｎにおいては、加入者のコール
（Call）がローカルコール（Local Call）であるか、ま
たは、グローバルコール（Global Call ）であるかを判
断するローカルＣＰＵ１１と、前記コールの判断結果に
よってローカルコールをスイッチングするローカルスイ
ッチング部１２と、グローバルコールを多重／逆多重化
(Multiplexing/Demultiplexing) するために前記ローカ
ルスイッチング部１２とリンク間に接続されたＭＵＸ／
ＤＭＵＸ１３と、を備えて構成されていた。
１２に示したように、ローカルコール（Local Call）を
スイッチングする複数のサブスイッチングシステム１０
−１〜１０−ｎと、全体交換システムを制御すると同時
に前記複数のサブスイッチングシステム１０−１〜１０
−ｎ間のグローバルコール（Global Call ）をスイッチ
ングするメインスイッチングシステム２０と、から構成
されていた。そして、前記複数のサブスイッチングシス
テム１０−１〜１０−ｎにおいては、加入者のコール
（Call）がローカルコール（Local Call）であるか、ま
たは、グローバルコール（Global Call ）であるかを判
断するローカルＣＰＵ１１と、前記コールの判断結果に
よってローカルコールをスイッチングするローカルスイ
ッチング部１２と、グローバルコールを多重／逆多重化
(Multiplexing/Demultiplexing) するために前記ローカ
ルスイッチング部１２とリンク間に接続されたＭＵＸ／
ＤＭＵＸ１３と、を備えて構成されていた。
【０００３】そして、前記メインスイッチングシステム
２０においては、全てのコール情報及びデータベースを
管理するメインＣＰＵ２１と、該メインＣＰＵ２１の制
御に従いグローバルコールをスイッチングするメインス
イッチング部２２と、前記複数のサブスイッチングシス
テム１０−１〜１０−ｎにそれぞれ対応するＭＵＸ／Ｄ
ＭＵＸ２３−１〜２３−ｎと、を備えて構成されてい
た。ここで、前記ローカルスイッチングシステム部１２
はタイムスイッチにより構成され、前記メインスイッチ
ング部２２はタイムスイッチまたはスペース (space)ス
イッチにより構成されている。更に、前記タイムスイッ
チは加入者の数と同じスイッチ容量を有し、前記ローカ
ルスイッチング部１２及びメインスイッチング部２２は
リンクにより互いに接続されていた。
２０においては、全てのコール情報及びデータベースを
管理するメインＣＰＵ２１と、該メインＣＰＵ２１の制
御に従いグローバルコールをスイッチングするメインス
イッチング部２２と、前記複数のサブスイッチングシス
テム１０−１〜１０−ｎにそれぞれ対応するＭＵＸ／Ｄ
ＭＵＸ２３−１〜２３−ｎと、を備えて構成されてい
た。ここで、前記ローカルスイッチングシステム部１２
はタイムスイッチにより構成され、前記メインスイッチ
ング部２２はタイムスイッチまたはスペース (space)ス
イッチにより構成されている。更に、前記タイムスイッ
チは加入者の数と同じスイッチ容量を有し、前記ローカ
ルスイッチング部１２及びメインスイッチング部２２は
リンクにより互いに接続されていた。
【０００４】このように構成された従来の回線交換シス
テムにおけるコール セットアップ（Call setup）過程
について説明すると以下のようであった。先ず、説明の
便宜上、サブスイッチングシステム１０−１の中のロー
カルコールと、２つのサブスイッチングシステム１０−
１，１０−２間のグローバルコールのみを例に挙げて説
明する。
テムにおけるコール セットアップ（Call setup）過程
について説明すると以下のようであった。先ず、説明の
便宜上、サブスイッチングシステム１０−１の中のロー
カルコールと、２つのサブスイッチングシステム１０−
１，１０−２間のグローバルコールのみを例に挙げて説
明する。
【０００５】 ローカルコール（Local Call）の場合 加入者１により発生されたコールが２MbpsのＰＣＭハイ
ウェイ（以下、ハイウェイもしくはHighway と称す）３
１を経由してサブスイッチングシステム１０−１に入力
されると、ローカルＣＰＵ１１は該当コールが各サブス
イッチングシステム間のコールを意味するグローバルコ
ールであるか、または、１つのサブスイッチングシステ
ム間のコールを意味するローカルコールであるかを判断
する。このとき、コールの判断は、加入者のキー入力な
どを感知することにより達成される。判断の結果、ロー
カルコールである場合は、ローカルＣＰＵ１１はローカ
ルスイッチング部１２のタイムスイッチを制御してロー
カルコールをセットアップし、該当のセットアップ情報
を制御ライン３３を経由してメインスイッチングシステ
ム２０のメインＣＰＵに出力して、サブスイッチングシ
ステム１０−１内のスイッチング状態を前記メインＣＰ
Ｕ２１に知らせる。従って、前記ローカルスイッチング
部１２のスイッチング動作によりサブスイッチングシス
テム１０−１内の加入者と加入者ｎ間の通信が行われ
る。
ウェイ（以下、ハイウェイもしくはHighway と称す）３
１を経由してサブスイッチングシステム１０−１に入力
されると、ローカルＣＰＵ１１は該当コールが各サブス
イッチングシステム間のコールを意味するグローバルコ
ールであるか、または、１つのサブスイッチングシステ
ム間のコールを意味するローカルコールであるかを判断
する。このとき、コールの判断は、加入者のキー入力な
どを感知することにより達成される。判断の結果、ロー
カルコールである場合は、ローカルＣＰＵ１１はローカ
ルスイッチング部１２のタイムスイッチを制御してロー
カルコールをセットアップし、該当のセットアップ情報
を制御ライン３３を経由してメインスイッチングシステ
ム２０のメインＣＰＵに出力して、サブスイッチングシ
ステム１０−１内のスイッチング状態を前記メインＣＰ
Ｕ２１に知らせる。従って、前記ローカルスイッチング
部１２のスイッチング動作によりサブスイッチングシス
テム１０−１内の加入者と加入者ｎ間の通信が行われ
る。
【０００６】 グローバルコール（Global Call) 一方、コールが各サブスイッチングシステム１０−１，
１０−２間の通信を要求するグローバルコールである場
合は、各ローカルＣＰＵ１１はそれぞれのローカルスイ
ッチング部１２を制御すると同時に各制御ライン３３を
経由して加入者１の識別番号及び相手方加入者ｎの識別
番号をメインＣＰＵ２１に通報する。従って、前記ロー
カルスイッチング部１２によりスイッチングされた加入
者１の音声データは、ハイウェイ３１を経由してＭＵＸ
／ＤＭＵＸ１３に入力された後多重化(Muitiplexing)さ
れてリンク３２を経由してメインスイッチングシステム
２０側に伝送される。
１０−２間の通信を要求するグローバルコールである場
合は、各ローカルＣＰＵ１１はそれぞれのローカルスイ
ッチング部１２を制御すると同時に各制御ライン３３を
経由して加入者１の識別番号及び相手方加入者ｎの識別
番号をメインＣＰＵ２１に通報する。従って、前記ロー
カルスイッチング部１２によりスイッチングされた加入
者１の音声データは、ハイウェイ３１を経由してＭＵＸ
／ＤＭＵＸ１３に入力された後多重化(Muitiplexing)さ
れてリンク３２を経由してメインスイッチングシステム
２０側に伝送される。
【０００７】次いで、該メインスイッチングシステム２
０のメインＣＰＵ２１は前記制御ライン３３を経由して
伝送された加入者１及び加入者ｎの識別番号を受け、自
体のデータベースから加入者ｎが属したサブスイッチン
グシステム１０−２を認識してメインスイッチング部２
２を制御すると同時に前記制御ライン３３を経由して加
入者ｎの識別番号をサブスイッチングシステム１０−２
に出力する。そして、ＭＵＸ／ＤＭＵＸ２３−１は、前
記リンクを経由して伝送された加入者１の音声データを
逆多重化してメインスイッチング部２２に出力する。従
って、該メインスイッチング部２２が前記メインＣＰＵ
２１の制御に従い該当のハイウェイ３１をスイッチング
することにより、前記ＭＵＸ−ＤＭＵＸ２３−１で逆多
重化された加入者１の音声データはＭＵＸ／ＤＭＵＸ２
３−２で再び多重化された後、リンク３２を経由してサ
ブスイッチングシステム１０−２に伝送される。
０のメインＣＰＵ２１は前記制御ライン３３を経由して
伝送された加入者１及び加入者ｎの識別番号を受け、自
体のデータベースから加入者ｎが属したサブスイッチン
グシステム１０−２を認識してメインスイッチング部２
２を制御すると同時に前記制御ライン３３を経由して加
入者ｎの識別番号をサブスイッチングシステム１０−２
に出力する。そして、ＭＵＸ／ＤＭＵＸ２３−１は、前
記リンクを経由して伝送された加入者１の音声データを
逆多重化してメインスイッチング部２２に出力する。従
って、該メインスイッチング部２２が前記メインＣＰＵ
２１の制御に従い該当のハイウェイ３１をスイッチング
することにより、前記ＭＵＸ−ＤＭＵＸ２３−１で逆多
重化された加入者１の音声データはＭＵＸ／ＤＭＵＸ２
３−２で再び多重化された後、リンク３２を経由してサ
ブスイッチングシステム１０−２に伝送される。
【０００８】次いで、該サブスイッチングシステム１０
−２のローカルスイッチング部１１が前記メインＣＰＵ
２１から提供された加入者ｎの識別情報に従って前記ロ
ーカルスイッチング部１２を制御することにより、ＭＵ
Ｘ／ＤＭＵＸ１３を経由してリンク３２側に接続された
ハイウェイ３１と加入者側に接続されたハイウェイ３１
とがスイッチングされ、通過路(Highway) が連結されて
(Global Call Setup)、前記ＭＵＸ／ＤＭＵＸ１３で逆
多重化された加入者１の音声データが加入者ｎに伝達さ
れる。そして、前記ローカルＣＰＵ１１は該当のセット
アップ完了情報を制御ライン３３を経由して再びメイン
ＣＰＵ２１に通報するようになっていた。従って、この
ようなCall Setup過程を経てサブスイッチングシステム
１０−１の加入者１とサブスイッチングシステム１０−
２の加入者ｎ間に通信が行われていた。更に、各サブス
イッチングシステム１０−３〜１０−ｎのローカルコー
ルと、サブスイッチングシステム１０−３〜１０−ｎと
メインスイッチングシステム２０間のグローバルコール
と、も上記と同様に行われるようになっていた。
−２のローカルスイッチング部１１が前記メインＣＰＵ
２１から提供された加入者ｎの識別情報に従って前記ロ
ーカルスイッチング部１２を制御することにより、ＭＵ
Ｘ／ＤＭＵＸ１３を経由してリンク３２側に接続された
ハイウェイ３１と加入者側に接続されたハイウェイ３１
とがスイッチングされ、通過路(Highway) が連結されて
(Global Call Setup)、前記ＭＵＸ／ＤＭＵＸ１３で逆
多重化された加入者１の音声データが加入者ｎに伝達さ
れる。そして、前記ローカルＣＰＵ１１は該当のセット
アップ完了情報を制御ライン３３を経由して再びメイン
ＣＰＵ２１に通報するようになっていた。従って、この
ようなCall Setup過程を経てサブスイッチングシステム
１０−１の加入者１とサブスイッチングシステム１０−
２の加入者ｎ間に通信が行われていた。更に、各サブス
イッチングシステム１０−３〜１０−ｎのローカルコー
ルと、サブスイッチングシステム１０−３〜１０−ｎと
メインスイッチングシステム２０間のグローバルコール
と、も上記と同様に行われるようになっていた。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の回線交換システムにおいては、以下のような
不都合な点があった。第１に、従来の回線交換システム
においては、メインスイッチング部及びローカルスイッ
チング部のスイッチング速度が２Mbps程度であるため、
高速スイッチングの要求されるマルチメディアサービス
を適切に提供することができない。第２に、従来の回線
交換システムにおいては、制御ラインが別途に具備さ
れ、特に、Non-Blocking回線交換を具備するためにはメ
インスイッチングシステムとサブスイッチングシステム
内部のタイムスイッチングが加入者の数と同じスイッチ
容量を有すべきであるため、スイッチングボードの数が
増大してシステムの構造が複雑になり、コストが上昇す
る。
うな従来の回線交換システムにおいては、以下のような
不都合な点があった。第１に、従来の回線交換システム
においては、メインスイッチング部及びローカルスイッ
チング部のスイッチング速度が２Mbps程度であるため、
高速スイッチングの要求されるマルチメディアサービス
を適切に提供することができない。第２に、従来の回線
交換システムにおいては、制御ラインが別途に具備さ
れ、特に、Non-Blocking回線交換を具備するためにはメ
インスイッチングシステムとサブスイッチングシステム
内部のタイムスイッチングが加入者の数と同じスイッチ
容量を有すべきであるため、スイッチングボードの数が
増大してシステムの構造が複雑になり、コストが上昇す
る。
【００１０】第３に、従来の回線交換システムにおいて
は、複数のローカルＣＰＵを備えて全体的には分散制御
構造を有しているが、実際には、メインＣＰＵがローカ
ルＣＰＵから提供された全てのコール情報及びデータベ
ースを管理するため、完全な分散制御構造には至らず、
よって、メインＣＰＵに異常が発生するとシステム全体
がダウンされる確率が高く、システムの性能が低下す
る。第４に、従来の回線交換システムにおいては、メイ
ンスイッチング部のスイッチに大容量の回線を受容する
としてもコスト及び占有面積のため、全体回線ほどのス
イッチング容量(Capacity)を有することができず、よっ
て、グローバルコールの場合はスイッチング容量の限界
によってブロッキング（Blocking）スイッチングが行わ
れ、トラフィック(Traffic) に影響を与えて、全体シス
テムの信頼性及び顧客満足度を低下させる。
は、複数のローカルＣＰＵを備えて全体的には分散制御
構造を有しているが、実際には、メインＣＰＵがローカ
ルＣＰＵから提供された全てのコール情報及びデータベ
ースを管理するため、完全な分散制御構造には至らず、
よって、メインＣＰＵに異常が発生するとシステム全体
がダウンされる確率が高く、システムの性能が低下す
る。第４に、従来の回線交換システムにおいては、メイ
ンスイッチング部のスイッチに大容量の回線を受容する
としてもコスト及び占有面積のため、全体回線ほどのス
イッチング容量(Capacity)を有することができず、よっ
て、グローバルコールの場合はスイッチング容量の限界
によってブロッキング（Blocking）スイッチングが行わ
れ、トラフィック(Traffic) に影響を与えて、全体シス
テムの信頼性及び顧客満足度を低下させる。
【００１１】本発明は、このような従来の課題に鑑みて
なされたもので、既存の回線交換システムにＡＴＭセル
スイッチング技術を適用することによって、高速スイッ
チング動作により多様なマルチメディアサービスを提供
し得る非同期伝送方式（ＡＴＭ）セル交換システムを提
供することを目的とする。本発明の他の目的は、ＡＴＭ
セルスイッチング技術を利用して、構造が単純で完全な
分散制御構造を有する非同期伝送方式セル交換システム
を提供しようとする。本発明のその他の目的は、グロー
バルコール及びローカルコールを全てnon-blockingにス
イッチングすることにより、トラフィックに影響されな
い非同期伝送方式セル交換システムを提供しようとす
る。
なされたもので、既存の回線交換システムにＡＴＭセル
スイッチング技術を適用することによって、高速スイッ
チング動作により多様なマルチメディアサービスを提供
し得る非同期伝送方式（ＡＴＭ）セル交換システムを提
供することを目的とする。本発明の他の目的は、ＡＴＭ
セルスイッチング技術を利用して、構造が単純で完全な
分散制御構造を有する非同期伝送方式セル交換システム
を提供しようとする。本発明のその他の目的は、グロー
バルコール及びローカルコールを全てnon-blockingにス
イッチングすることにより、トラフィックに影響されな
い非同期伝送方式セル交換システムを提供しようとす
る。
【００１２】
【課題を解決するための手段】このような目的を達成す
るため、本発明にかかる非同期伝送方式（ＡＴＭ）セル
交換システムにおいては、時分割多重（Time Division
Multiplexing; 以下、ＴＤＭと称す）方式のパルスコー
ド変換通信路(Pluse Code Modulation Highway; 以下、
ＰＣＭハイウェイと称す）に接続されて加入者データを
ＡＴＭセルに変換する複数のノードと、ＡＴＭ方式の伝
送ラインである高速リンクを経由して前記複数のノード
に接続され、それらノードから伝送されたＡＴＭセルの
ヘッダー情報から受信地を判別して加入者コールをルー
チングするＡＴＭスイッチング部と、を包含して構成さ
れている。そして、このような目的を達成するため、前
記複数のノードは、加入者のコールがローカルコールで
あるか、または、グローバルコールであるかを判断する
ＣＰＵと、加入者データとセルとに変換動作を行うセル
変換部と、前記コールの判別情報に従って前記セル変換
部から生成されたセルを再びセル変換部にスイッチング
するか、または、前記ＣＰＵデータセルと多重化してＡ
ＴＭセルを形成するセルスイッチング／マルチプレクシ
ング部と、該セルスイッチング／マルチプレクシング部
から出力されたＡＴＭセルを高速リンクに出力するリン
クインターフェース部と、を備えて構成されている。
るため、本発明にかかる非同期伝送方式（ＡＴＭ）セル
交換システムにおいては、時分割多重（Time Division
Multiplexing; 以下、ＴＤＭと称す）方式のパルスコー
ド変換通信路(Pluse Code Modulation Highway; 以下、
ＰＣＭハイウェイと称す）に接続されて加入者データを
ＡＴＭセルに変換する複数のノードと、ＡＴＭ方式の伝
送ラインである高速リンクを経由して前記複数のノード
に接続され、それらノードから伝送されたＡＴＭセルの
ヘッダー情報から受信地を判別して加入者コールをルー
チングするＡＴＭスイッチング部と、を包含して構成さ
れている。そして、このような目的を達成するため、前
記複数のノードは、加入者のコールがローカルコールで
あるか、または、グローバルコールであるかを判断する
ＣＰＵと、加入者データとセルとに変換動作を行うセル
変換部と、前記コールの判別情報に従って前記セル変換
部から生成されたセルを再びセル変換部にスイッチング
するか、または、前記ＣＰＵデータセルと多重化してＡ
ＴＭセルを形成するセルスイッチング／マルチプレクシ
ング部と、該セルスイッチング／マルチプレクシング部
から出力されたＡＴＭセルを高速リンクに出力するリン
クインターフェース部と、を備えて構成されている。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。先ず、本発明に係るＡＴＭ
セル交換システムにおいては、図１に示したように、Ｐ
ＣＭ方式のハイウェイ３０１とＡＴＭ方式の１５５Mbps
高速リンク４０１間に接続されて加入者データとＡＴＭ
セルとに変換動作を行う複数のノード３０−１〜３０−
ｎと、前記１５５Mbpsの高速リンク４０１を経由して前
記複数のノード３０−１〜３０−ｎに接続されてそれら
ノード３０−１〜３０−ｎから伝送されたＡＴＭセルの
ヘッダー情報から受信地を判別して加入者のコールをル
ーチングするＡＴＭスイッチング部４０と、から構成さ
れている。そして、前記ノード３０−１においては、Ｃ
ＰＵ３１，セル変換部３２，セルスイッチング／マルチ
プレクシング部３３及びリンクインタフェース３４を備
えて構成され、その他のノード３０−２〜３０−ｎも同
じ構造を有している。
し、図面を用いて説明する。先ず、本発明に係るＡＴＭ
セル交換システムにおいては、図１に示したように、Ｐ
ＣＭ方式のハイウェイ３０１とＡＴＭ方式の１５５Mbps
高速リンク４０１間に接続されて加入者データとＡＴＭ
セルとに変換動作を行う複数のノード３０−１〜３０−
ｎと、前記１５５Mbpsの高速リンク４０１を経由して前
記複数のノード３０−１〜３０−ｎに接続されてそれら
ノード３０−１〜３０−ｎから伝送されたＡＴＭセルの
ヘッダー情報から受信地を判別して加入者のコールをル
ーチングするＡＴＭスイッチング部４０と、から構成さ
れている。そして、前記ノード３０−１においては、Ｃ
ＰＵ３１，セル変換部３２，セルスイッチング／マルチ
プレクシング部３３及びリンクインタフェース３４を備
えて構成され、その他のノード３０−２〜３０−ｎも同
じ構造を有している。
【００１４】さらに、前記スイッチング部４０において
は、１５５Mbpsの高速リンク４０１に接続されて前記各
ノード３０−１〜３０−ｎにそれぞれ対応する複数のリ
ンクインタフェース部４１−１〜４１−ｎと、それらリ
ンクインタフェース部４１−１〜４１−ｎを経由して入
力されたＡＴＭセルからヘッダー情報を判読して加入者
コールを前記各ノード３０−１〜３０−ｎにルーチング
するＡＴＭスイッチ４２と、を備えて構成され、ここ
で、該ＡＴＭスイッチ４２はＡＴＭセルスイッチングチ
ップにより構成されている。以下、前記ノード３０−１
の構成要素に対して図面を用いて詳細に説明し、その他
のノード３０−２〜３０−ｎも同様に構成されている。
は、１５５Mbpsの高速リンク４０１に接続されて前記各
ノード３０−１〜３０−ｎにそれぞれ対応する複数のリ
ンクインタフェース部４１−１〜４１−ｎと、それらリ
ンクインタフェース部４１−１〜４１−ｎを経由して入
力されたＡＴＭセルからヘッダー情報を判読して加入者
コールを前記各ノード３０−１〜３０−ｎにルーチング
するＡＴＭスイッチ４２と、を備えて構成され、ここ
で、該ＡＴＭスイッチ４２はＡＴＭセルスイッチングチ
ップにより構成されている。以下、前記ノード３０−１
の構成要素に対して図面を用いて詳細に説明し、その他
のノード３０−２〜３０−ｎも同様に構成されている。
【００１５】先ず、ＣＰＵ３１は、加入者によるコール
がグローバルコールであるか、またはローカルコールで
あるかを判断して各制御動作を遂行し、コールセットア
ップ情報であるメッセージを出力する。そして、前記セ
ル変化部３２においては、ＴＤＭ方式の伝送ライン(Hig
hway)３０１とＡＴＭ方式の伝送ライン（１５５Mbpsリ
ンク）４０１間の接続のためのモジュールであって、該
セル変換部３２はＴＤＭ方式の３２個のTx＿Highway ５
０１及び３２個のRx＿Highway ５０２にそれぞれ接続さ
れ、各ハイウェイのフレームは更に３２個のTime-Slot
から構成されている。ここで、前記セル変換部３２に対
してより詳しく説明すると、図２に示すように、該セル
変換部３２は４バイト並列方式でデータ変換を行うた
め、Tx＿Highway ５０１の接続部にはＳＰＣ(Serial-to
-Parallel Converter)１０１が、Rx＿Highway ５０２の
接続部にはＰＳＣ(Parallel-to-Serial Converter)１１
０が、それぞれ接続されている。
がグローバルコールであるか、またはローカルコールで
あるかを判断して各制御動作を遂行し、コールセットア
ップ情報であるメッセージを出力する。そして、前記セ
ル変化部３２においては、ＴＤＭ方式の伝送ライン(Hig
hway)３０１とＡＴＭ方式の伝送ライン（１５５Mbpsリ
ンク）４０１間の接続のためのモジュールであって、該
セル変換部３２はＴＤＭ方式の３２個のTx＿Highway ５
０１及び３２個のRx＿Highway ５０２にそれぞれ接続さ
れ、各ハイウェイのフレームは更に３２個のTime-Slot
から構成されている。ここで、前記セル変換部３２に対
してより詳しく説明すると、図２に示すように、該セル
変換部３２は４バイト並列方式でデータ変換を行うた
め、Tx＿Highway ５０１の接続部にはＳＰＣ(Serial-to
-Parallel Converter)１０１が、Rx＿Highway ５０２の
接続部にはＰＳＣ(Parallel-to-Serial Converter)１１
０が、それぞれ接続されている。
【００１６】そして、前記ＳＰＣ１０１は、３２個のTx
＿Highway ５０１を経由して入力される１ビットの直列
データを８ビットの並列データに変換し、ハイウェイナ
ンバー（Highway Number）及びチャンネルナンバー（Ch
annel Number）に従ってTx＿Highway バッファー１０２
に貯蔵するブロックであって、３２個のTx＿Highwayに
対応する３２個のSerial-to-Paraller Logic Component
により構成されている。且つ、ＰＣＣ(PCM-to-Cell Con
verter) １０３は、前記Tx＿Highway バッファー１０２
からリードした４バイトのデータをハイウェイナンバー
及びチャンネルナンバーに従ってTx＿Cellバッファー１
０４の該当領域にセル形態に貯蔵する。またＣＰＣ１０
８は、ハイウェイナンバー及びチャンネルナンバーに従
ってRx＿Cellバッファー１０７から４バイトのデータを
リードしてRx＿Highway バッファー１０９に貯蔵し、更
に、Rx＿FIFO１０６を経由して受信した音声データセル
（Rx＿Cell）もセルヘッダー(Cell header) 内の受信側
ハイウェイナンバー及びチャンネルナンバーに従ってRx
＿Highway バッファー１０９に貯蔵する。
＿Highway ５０１を経由して入力される１ビットの直列
データを８ビットの並列データに変換し、ハイウェイナ
ンバー（Highway Number）及びチャンネルナンバー（Ch
annel Number）に従ってTx＿Highway バッファー１０２
に貯蔵するブロックであって、３２個のTx＿Highwayに
対応する３２個のSerial-to-Paraller Logic Component
により構成されている。且つ、ＰＣＣ(PCM-to-Cell Con
verter) １０３は、前記Tx＿Highway バッファー１０２
からリードした４バイトのデータをハイウェイナンバー
及びチャンネルナンバーに従ってTx＿Cellバッファー１
０４の該当領域にセル形態に貯蔵する。またＣＰＣ１０
８は、ハイウェイナンバー及びチャンネルナンバーに従
ってRx＿Cellバッファー１０７から４バイトのデータを
リードしてRx＿Highway バッファー１０９に貯蔵し、更
に、Rx＿FIFO１０６を経由して受信した音声データセル
（Rx＿Cell）もセルヘッダー(Cell header) 内の受信側
ハイウェイナンバー及びチャンネルナンバーに従ってRx
＿Highway バッファー１０９に貯蔵する。
【００１７】更に、ＰＳＣ１１０は、８ビットの並列デ
ータを１ビットの直列データに変換するブロックであっ
て、３２個のRx＿Highway ５０２に対応する３２個のPa
rallel-to-Serial Logic Componentにより構成されてい
る。ここで、前記ＰＳＣ１１０は、ハイウェイナンバ
ー, チャンネルナンバー及びフレームナンバー（FrameN
umber）に従ってバイト整列(Byte Alignment)を合わせ
て、前記Rx＿Highway バッファー１０９から８ビットの
並列データをリードする。そして、ＣＰＵインタフェー
ス１１１は、前記ＣＰＵ３１とインタフェースするブロ
ックであって、内部に１ＫバイトのＲＡＭを有するた
め、１個のメッセージが２個のLong-Word （４バイト）
により構成されているとき、前記ＲＡＭにTx＿Queue 及
びRx＿Queue をそれぞれ構成すると、それぞれ６４個の
メッセージを貯蔵するQueue を形成することができる。
従って、前記ＣＰＵ３１は前記メッセージQueue を経由
してTx＿Cellバッファー１０４の制御データを修正した
り、またはリードすることができる。
ータを１ビットの直列データに変換するブロックであっ
て、３２個のRx＿Highway ５０２に対応する３２個のPa
rallel-to-Serial Logic Componentにより構成されてい
る。ここで、前記ＰＳＣ１１０は、ハイウェイナンバ
ー, チャンネルナンバー及びフレームナンバー（FrameN
umber）に従ってバイト整列(Byte Alignment)を合わせ
て、前記Rx＿Highway バッファー１０９から８ビットの
並列データをリードする。そして、ＣＰＵインタフェー
ス１１１は、前記ＣＰＵ３１とインタフェースするブロ
ックであって、内部に１ＫバイトのＲＡＭを有するた
め、１個のメッセージが２個のLong-Word （４バイト）
により構成されているとき、前記ＲＡＭにTx＿Queue 及
びRx＿Queue をそれぞれ構成すると、それぞれ６４個の
メッセージを貯蔵するQueue を形成することができる。
従って、前記ＣＰＵ３１は前記メッセージQueue を経由
してTx＿Cellバッファー１０４の制御データを修正した
り、またはリードすることができる。
【００１８】具体的には、前記ＣＰＵインタフェース１
１１は、前記ＰＣＣ１０３の複数の状態(State) 中前記
ＣＰＵ３１のアクセスの可能なState でRx＿Queue に溜
まったデータをTx＿Cellバッファー１０４に貯蔵する
か、またはTx＿Cellバッファー１０４からデータをリー
ドしてTx＿Queue に貯蔵する動作を遂行する。そして、
セルスイッチング／マルチプレクシング部３３において
は、前記ＣＰＵ３１と前記セル変換部３２とリンクイン
タフェース３４との間で、システムで処理される音声デ
ータCellのスイッチング及び前記ＣＰＵ３１から出力さ
れたＣＰＵデータセルを送受信する機能を同時に行う。
ここで、前記セルスイッチング／マルチプレクシング部
３３に対し、図面に基づいて詳しく説明すると以下のよ
うである。
１１は、前記ＰＣＣ１０３の複数の状態(State) 中前記
ＣＰＵ３１のアクセスの可能なState でRx＿Queue に溜
まったデータをTx＿Cellバッファー１０４に貯蔵する
か、またはTx＿Cellバッファー１０４からデータをリー
ドしてTx＿Queue に貯蔵する動作を遂行する。そして、
セルスイッチング／マルチプレクシング部３３において
は、前記ＣＰＵ３１と前記セル変換部３２とリンクイン
タフェース３４との間で、システムで処理される音声デ
ータCellのスイッチング及び前記ＣＰＵ３１から出力さ
れたＣＰＵデータセルを送受信する機能を同時に行う。
ここで、前記セルスイッチング／マルチプレクシング部
３３に対し、図面に基づいて詳しく説明すると以下のよ
うである。
【００１９】先ず、ＣＰＵインタフェース２０１は、前
記ＣＰＵ３１と接続する機能を行う。そして、ＣＰＵイ
ンタフェースメモリ２０２は、図１０に示したように、
前記ＣＰＵ３１から提供されたコールセットアップ情報
であるメッセージを貯蔵する。且つ、ＳＡＲ(Sgmention
And Reassembly)２０３は、前記ＣＰＵインタフェース
メモリ２０２に貯蔵されたメッセージをハードウェア的
に４８バイトずつ分割してパケットデータセルに変換す
る機能を行う。また、セル変換部インタフェース２０４
は、前記セル変換部３２から入力された音声データセル
（Tx＿Cell）を再びセル変換部３２にスイッチングする
か、またはリンクインタフェース部３４側に出力する機
能と、該リンクインタフェース部３４を経由してＡＴＭ
スイッチング部４０側から伝送されたＡＴＭセルの中か
ら音声データセルのみを前記セル変換部３２側に伝送す
る機能と、を行う。このとき、前記セル変換部３２とセ
ル変換部３２間のインタフェースは９ビットのFIFOを利
用して行われ、ここで、９番目のビットはセルのスター
ト（SOC: Start of Cell）を表す。従って、前記セル変
換部インタフェース２０４は前記ＳＯＣビットを利用し
てセル整列エラーを復旧するようになっている。
記ＣＰＵ３１と接続する機能を行う。そして、ＣＰＵイ
ンタフェースメモリ２０２は、図１０に示したように、
前記ＣＰＵ３１から提供されたコールセットアップ情報
であるメッセージを貯蔵する。且つ、ＳＡＲ(Sgmention
And Reassembly)２０３は、前記ＣＰＵインタフェース
メモリ２０２に貯蔵されたメッセージをハードウェア的
に４８バイトずつ分割してパケットデータセルに変換す
る機能を行う。また、セル変換部インタフェース２０４
は、前記セル変換部３２から入力された音声データセル
（Tx＿Cell）を再びセル変換部３２にスイッチングする
か、またはリンクインタフェース部３４側に出力する機
能と、該リンクインタフェース部３４を経由してＡＴＭ
スイッチング部４０側から伝送されたＡＴＭセルの中か
ら音声データセルのみを前記セル変換部３２側に伝送す
る機能と、を行う。このとき、前記セル変換部３２とセ
ル変換部３２間のインタフェースは９ビットのFIFOを利
用して行われ、ここで、９番目のビットはセルのスター
ト（SOC: Start of Cell）を表す。従って、前記セル変
換部インタフェース２０４は前記ＳＯＣビットを利用し
てセル整列エラーを復旧するようになっている。
【００２０】更に、セル多重化／逆多重化部２０５は、
前記セル変換部インタフェース２０４を経由して入力さ
れた音声データセルと前記ＳＡＲ２０３から出力された
パケットデータセルとを多重化してＡＴＭセルを形成す
る機能と、ＡＴＭスイッチング部４０側から伝送された
ＡＴＭセルを音声データセル及びパケットデータセルに
逆多重化する機能と、を行う。そして、Tx＿Link Inter
face２０６及びRx＿Link Interface２０７は、前記セル
多重化／逆多重化部２０５とリンクインタフェース部３
４間でUTOPIA Interface機能を行う。また、前記リンク
インタフェース部３４においては、STM-1 SONET Framer
により構成されて、前記セル多重化／逆多重化部２０５
と１５５Mbpaの高速リンク４０１間でＡＴＭセルを送受
信する通路としての機能を行う。以下、このように構成
された本発明に係るＡＴＭセル交換システムの動作につ
いて図面を用いて説明する。
前記セル変換部インタフェース２０４を経由して入力さ
れた音声データセルと前記ＳＡＲ２０３から出力された
パケットデータセルとを多重化してＡＴＭセルを形成す
る機能と、ＡＴＭスイッチング部４０側から伝送された
ＡＴＭセルを音声データセル及びパケットデータセルに
逆多重化する機能と、を行う。そして、Tx＿Link Inter
face２０６及びRx＿Link Interface２０７は、前記セル
多重化／逆多重化部２０５とリンクインタフェース部３
４間でUTOPIA Interface機能を行う。また、前記リンク
インタフェース部３４においては、STM-1 SONET Framer
により構成されて、前記セル多重化／逆多重化部２０５
と１５５Mbpaの高速リンク４０１間でＡＴＭセルを送受
信する通路としての機能を行う。以下、このように構成
された本発明に係るＡＴＭセル交換システムの動作につ
いて図面を用いて説明する。
【００２１】先ず、加入者１からコールが発生すると、
ノード３０−１のＣＰＵ３１は該当のCellがグローバル
コールであるか、またはローカルコールであるかを判断
する。次いで、セル変換部３２はハイウェイ３０１を経
由して入力された加入者１の音声データを各taime-slot
別にセル形態に変換してセルスイッチング／マルチプレ
クシング部３３に出力する。このとき、前記セル変換部
３２は基本的にＡＴＭ方式のセルを経由してＶＣ(Virtu
al Connection)を提供し、Cell header の５バイト中、
ヘッダーの誤診検出／制御（ＨＥＣ）を除外した４バイ
トを利用してＶＰ(Virtual path)及びＶＣ(Virtual Cha
nnel) を形成するようになる。即ち、１番目及び２番目
のバイトはビットマップ(Bit Map) 方式を利用した受信
側ノード番号(Destination Node Number) であって、Ａ
ＴＭスイッチング部４０のＡＴＭセルスイッチングチッ
プで用いられてＶＰを形成する。また、３番目及び４番
目のバイトはエンコード(Encode)方式を利用した受信側
ハイウェイ番号及びTime-Slot 番号であって、セル変換
部３２で用いられてＶＣを形成する。このとき、前記Ｖ
Ｃはセル多重化／逆多重化部２０５とのブロードキャス
ト(Broadcast）が可能であるが、前記ＶＣはPoint-to-p
oint接続だけが可能である。
ノード３０−１のＣＰＵ３１は該当のCellがグローバル
コールであるか、またはローカルコールであるかを判断
する。次いで、セル変換部３２はハイウェイ３０１を経
由して入力された加入者１の音声データを各taime-slot
別にセル形態に変換してセルスイッチング／マルチプレ
クシング部３３に出力する。このとき、前記セル変換部
３２は基本的にＡＴＭ方式のセルを経由してＶＣ(Virtu
al Connection)を提供し、Cell header の５バイト中、
ヘッダーの誤診検出／制御（ＨＥＣ）を除外した４バイ
トを利用してＶＰ(Virtual path)及びＶＣ(Virtual Cha
nnel) を形成するようになる。即ち、１番目及び２番目
のバイトはビットマップ(Bit Map) 方式を利用した受信
側ノード番号(Destination Node Number) であって、Ａ
ＴＭスイッチング部４０のＡＴＭセルスイッチングチッ
プで用いられてＶＰを形成する。また、３番目及び４番
目のバイトはエンコード(Encode)方式を利用した受信側
ハイウェイ番号及びTime-Slot 番号であって、セル変換
部３２で用いられてＶＣを形成する。このとき、前記Ｖ
Ｃはセル多重化／逆多重化部２０５とのブロードキャス
ト(Broadcast）が可能であるが、前記ＶＣはPoint-to-p
oint接続だけが可能である。
【００２２】ここで、前記セル変換部３２のセル変換動
作について詳細に説明すると以下のようである。即ち、
図２に示したように、３２個のTx＿Highway ５０１の中
からTx＿Highway を経由して加入者１の音声データが入
力したと仮定すると、先ず、ＳＰＣ１０１は、前記Tx＿
Highway １に対応するSerial-to-Parallel Logic Compo
nentを経由して前記１ビットの音声データを８ビットの
並列データに変換した後、ハイウェイナンバー及びチャ
ンネルナンバーに従ってTx＿Highwayバッファー１０２
の該当領域に順次貯蔵する。このとき、前記ＳＰＣ１０
１が４バイトの音声データを貯蔵する間、ＰＣＣ１０３
が前記Tx＿Highway バッファー１０２から４バイトの音
声データをリードするように、該Tx＿Highway バッファ
ー１０２内の任意のハイウェイ内にはtime slot １個当
たりに総８バイトの貯蔵空間が存在し、全体の大きさは
８Ｋバイトである。ここで、前記Tx＿Highway バッファ
ー１０２及びRx＿Highway バッファー１０９について、
図４に基づいて説明する。
作について詳細に説明すると以下のようである。即ち、
図２に示したように、３２個のTx＿Highway ５０１の中
からTx＿Highway を経由して加入者１の音声データが入
力したと仮定すると、先ず、ＳＰＣ１０１は、前記Tx＿
Highway １に対応するSerial-to-Parallel Logic Compo
nentを経由して前記１ビットの音声データを８ビットの
並列データに変換した後、ハイウェイナンバー及びチャ
ンネルナンバーに従ってTx＿Highwayバッファー１０２
の該当領域に順次貯蔵する。このとき、前記ＳＰＣ１０
１が４バイトの音声データを貯蔵する間、ＰＣＣ１０３
が前記Tx＿Highway バッファー１０２から４バイトの音
声データをリードするように、該Tx＿Highway バッファ
ー１０２内の任意のハイウェイ内にはtime slot １個当
たりに総８バイトの貯蔵空間が存在し、全体の大きさは
８Ｋバイトである。ここで、前記Tx＿Highway バッファ
ー１０２及びRx＿Highway バッファー１０９について、
図４に基づいて説明する。
【００２３】前記Tx＿Highway バッファー１０２は２つ
のグループ、group １，group ２に分離され、その理由
は、前記ＳＰＣ１０１が１つのグループ group１をアク
セスする間、前記ＰＣＣ１０３は別のグループ group２
をアクセスするか、またはその反対に運用するためであ
る。そして、前記各グループは更に３２個のチャンネル
(Channel）領域に構成され、図６に示したように、各Ch
annel 領域は更に３２個のハイウェイ領域に構成されて
いる。このとき、任意のハイウェイ領域１個はLong-wor
d で構成されている。従って、任意のハイウェイ領域１
個を完成するためには、４個のフレームパルス（８Ｋｈ
ｚ同期パルス）に同期に合わせて３２個のチャンネルを
構成するハイウェイの基本単位（周期１２５μｓ）が必
要となるため、結局、前記ＳＰＣ１０１がグループ１を
完成するためには４個のフレームパルス時間を必要とす
る。
のグループ、group １，group ２に分離され、その理由
は、前記ＳＰＣ１０１が１つのグループ group１をアク
セスする間、前記ＰＣＣ１０３は別のグループ group２
をアクセスするか、またはその反対に運用するためであ
る。そして、前記各グループは更に３２個のチャンネル
(Channel）領域に構成され、図６に示したように、各Ch
annel 領域は更に３２個のハイウェイ領域に構成されて
いる。このとき、任意のハイウェイ領域１個はLong-wor
d で構成されている。従って、任意のハイウェイ領域１
個を完成するためには、４個のフレームパルス（８Ｋｈ
ｚ同期パルス）に同期に合わせて３２個のチャンネルを
構成するハイウェイの基本単位（周期１２５μｓ）が必
要となるため、結局、前記ＳＰＣ１０１がグループ１を
完成するためには４個のフレームパルス時間を必要とす
る。
【００２４】次いで、前記ＰＣＣ１０３は前記Tx＿High
way バッファー１０２のグループ２から４バイトずつ音
声データをリードした後、該リードされたデータをハイ
ウェイナンバー及びチャンネルナンバーに従ってTx＿Ca
llバッファー１０４に貯蔵して音声データセルを形成
し、１つの音声データセルが完成される度にTx＿FIFO１
０５を経由してセルスイッチング／マルチプレクシング
部３３に伝送する。ここで、前記Tx＿Cellバッファー１
０４及びTx＿Cellバッファー１０７について、図６に基
づいて説明する。前記Tx＿Cellバッファー１０４は、ハ
イウェイ毎に３２個の領域（Highway ＃０〜Highway ＃
１Ｆ）に分離され、各領域は更に３２個のCellバッファ
ー領域（ＣＢ ＃０〜ＣＢ ＃１Ｆ）にそれぞれ構成さ
れている。
way バッファー１０２のグループ２から４バイトずつ音
声データをリードした後、該リードされたデータをハイ
ウェイナンバー及びチャンネルナンバーに従ってTx＿Ca
llバッファー１０４に貯蔵して音声データセルを形成
し、１つの音声データセルが完成される度にTx＿FIFO１
０５を経由してセルスイッチング／マルチプレクシング
部３３に伝送する。ここで、前記Tx＿Cellバッファー１
０４及びTx＿Cellバッファー１０７について、図６に基
づいて説明する。前記Tx＿Cellバッファー１０４は、ハ
イウェイ毎に３２個の領域（Highway ＃０〜Highway ＃
１Ｆ）に分離され、各領域は更に３２個のCellバッファ
ー領域（ＣＢ ＃０〜ＣＢ ＃１Ｆ）にそれぞれ構成さ
れている。
【００２５】さらに、各Cellバッファー領域において
は、図７に示したように、Cellバッファー制御テーブル
と、実際の４８バイトの音声データ(Payload) の貯蔵さ
れるCellバッファーと、から構成されている。このと
き、前記Cellバッファー制御テーブルはCellバッファー
１個当たり１つずつ存在し、Tx＿Cellバッファー制御テ
ーブルは前記Tx＿Highway バッファー１０２に貯蔵され
た音声データを各チャンネル別にTx＿Cellバッファー１
０４に移動させる過程を調整する情報を有し、Rx＿Cell
バッファー制御テーブルは音声データセルをRx＿Cellバ
ッファー１０７に貯蔵し、また該Rx＿Cellバッファー１
０７に貯蔵されたデータを各チャンネル別にRx＿Highwa
y バッファー１０９に移動させる過程を調整するための
情報を有している。
は、図７に示したように、Cellバッファー制御テーブル
と、実際の４８バイトの音声データ(Payload) の貯蔵さ
れるCellバッファーと、から構成されている。このと
き、前記Cellバッファー制御テーブルはCellバッファー
１個当たり１つずつ存在し、Tx＿Cellバッファー制御テ
ーブルは前記Tx＿Highway バッファー１０２に貯蔵され
た音声データを各チャンネル別にTx＿Cellバッファー１
０４に移動させる過程を調整する情報を有し、Rx＿Cell
バッファー制御テーブルは音声データセルをRx＿Cellバ
ッファー１０７に貯蔵し、また該Rx＿Cellバッファー１
０７に貯蔵されたデータを各チャンネル別にRx＿Highwa
y バッファー１０９に移動させる過程を調整するための
情報を有している。
【００２６】前記Cellバッファー制御テーブル及びCell
バッファーについては図８及び図９に示したように、図
中、 ・ＡＰＶ(Approval)は、セルバッファーの使用許可、ま
たは不可状態を示すビット。 ・ＦＴ(Function Type) は、TOHIC の４種類の動作形態
中１つの動作形態を選択するためのビット。 ・ＷＲＢＰ(Write Buffer Pointer)は、２個の領域に構
成されたセルバッファー中、現在使用中の領域を表すビ
ット。 ・ＣＰ(Copy)は、Point-to-Double point 接続を表すビ
ットであって、１つのセルを２カ所に伝送する機能を行
う。 ・ＳＮ(Sequence Number) は、現在生成中のセル番号で
あって、この値はセルが送信されるときPayload の１番
目バイトに添付される。 ・ＤＲ＿ＩＤ(DTMF Register Identifier)は、ＦＴが｀
１０′であるとき入力されるＤＴＭＦ(Dual Tone Multi
frequency)データを貯蔵するＤＴＭＦレジスタの番号。
バッファーについては図８及び図９に示したように、図
中、 ・ＡＰＶ(Approval)は、セルバッファーの使用許可、ま
たは不可状態を示すビット。 ・ＦＴ(Function Type) は、TOHIC の４種類の動作形態
中１つの動作形態を選択するためのビット。 ・ＷＲＢＰ(Write Buffer Pointer)は、２個の領域に構
成されたセルバッファー中、現在使用中の領域を表すビ
ット。 ・ＣＰ(Copy)は、Point-to-Double point 接続を表すビ
ットであって、１つのセルを２カ所に伝送する機能を行
う。 ・ＳＮ(Sequence Number) は、現在生成中のセル番号で
あって、この値はセルが送信されるときPayload の１番
目バイトに添付される。 ・ＤＲ＿ＩＤ(DTMF Register Identifier)は、ＦＴが｀
１０′であるとき入力されるＤＴＭＦ(Dual Tone Multi
frequency)データを貯蔵するＤＴＭＦレジスタの番号。
【００２７】・ＷＰＴＲ(Write Pointer) は、１つのセ
ルバッファー内におけるデータが現貯蔵される位置情
報。 ・ＷＣＮＴ(Write Count) は、１個のセルバッファー内
におけるＡＰＬまでの残留空間を表示する情報。 ・ＡＰＬ(Available Payload Lenght)は、セルPayload
領域内における有効データの長さを表示する情報。 ・ＣＳＭ＿ＯＰＮ(Output Port Number used on switc
h) は、受信側ノード番号を表示する情報。 ・ＣＰＵは、受信側(Destination) のＣＰＵに発送され
るセルであることを表すビット。 ・ＣＯＭは、Commomバッファーに発送されるセルである
ことを表すビット。 ・Ｈ／Ｗ＃は、受信側のハイウェイナンバー ・ＣＨ＃は、受信側のチャンネルナンバー ・ＣＳＩ(Convergence Sublayer Indicator)はnot Used ・ＳＮＰ(Sequence Number Protection)は、Sequence N
umber のエラーを検査する機能を行う。
ルバッファー内におけるデータが現貯蔵される位置情
報。 ・ＷＣＮＴ(Write Count) は、１個のセルバッファー内
におけるＡＰＬまでの残留空間を表示する情報。 ・ＡＰＬ(Available Payload Lenght)は、セルPayload
領域内における有効データの長さを表示する情報。 ・ＣＳＭ＿ＯＰＮ(Output Port Number used on switc
h) は、受信側ノード番号を表示する情報。 ・ＣＰＵは、受信側(Destination) のＣＰＵに発送され
るセルであることを表すビット。 ・ＣＯＭは、Commomバッファーに発送されるセルである
ことを表すビット。 ・Ｈ／Ｗ＃は、受信側のハイウェイナンバー ・ＣＨ＃は、受信側のチャンネルナンバー ・ＣＳＩ(Convergence Sublayer Indicator)はnot Used ・ＳＮＰ(Sequence Number Protection)は、Sequence N
umber のエラーを検査する機能を行う。
【００２８】従って、前記ＰＣＣ１０３は自体に具備さ
れた状態マシーン(state machine)の状態遷移に従って
セル変換動作を行う。即ち、前記ＰＣＣ１０３は前記Tx
＿Highway バッファー１０２のグループ２から４バイト
ずつ音声データをリードした後、制御テーブルをアクセ
スしハイウェイナンバー及びチャンネルナンバーに該当
するCellバッファーの番号をリードして該当のCellバッ
ファーに音声データを順次貯蔵する。次いで、リードさ
れたCellバッファーの番号をアクセスアドレスとして使
用して、前記セルバッファー制御テーブルからＷＰＴＲ
(write Point) 値及びＡＰＬ(Available Payload Lengh
t)値をリードしてそれらの値を比較する。比較結果、そ
れらＷＲＴＰ値及びＡＰＬ値が同様であると、前記ＰＣ
Ｃ１０３は該当するCellバッファーの１番目のバイトに
ＳＮ(Sequence Number) を記録して１つの音声データセ
ルを完成する。
れた状態マシーン(state machine)の状態遷移に従って
セル変換動作を行う。即ち、前記ＰＣＣ１０３は前記Tx
＿Highway バッファー１０２のグループ２から４バイト
ずつ音声データをリードした後、制御テーブルをアクセ
スしハイウェイナンバー及びチャンネルナンバーに該当
するCellバッファーの番号をリードして該当のCellバッ
ファーに音声データを順次貯蔵する。次いで、リードさ
れたCellバッファーの番号をアクセスアドレスとして使
用して、前記セルバッファー制御テーブルからＷＰＴＲ
(write Point) 値及びＡＰＬ(Available Payload Lengh
t)値をリードしてそれらの値を比較する。比較結果、そ
れらＷＲＴＰ値及びＡＰＬ値が同様であると、前記ＰＣ
Ｃ１０３は該当するCellバッファーの１番目のバイトに
ＳＮ(Sequence Number) を記録して１つの音声データセ
ルを完成する。
【００２９】従って、前記セル変換部３２は、３２個の
2Mbps PCM Serial Date Line（通称、Highway)上の音声
データを各Time-Slot 別にCellに変換し、且つ、Cellを
再び３２個の2Mbps PCM Serial Data Line上のTime-Slo
t データに変換する機能を行う。次いで、セルスイッチ
ング／マルチプレクシング部３３は、前記ＣＰＵインタ
フェース２０１を経由して前記ＣＰＵ３１と接続され、
Tx＿Link Interface２０６及びRx＿Link Interface２０
７を経由してリンクインタフェース３４のＳＴＭ−１ S
ONET Framer との接続のためのUTOPIAインタフェースと
しての機能を行う。更に、ＳＡＲ２０３は、前記ＣＰＵ
３１が前記ＣＰＵインタフェースメモリ２０２に記録し
たメッセージをリードし、ハードウェア的に４８バイト
ずつ分割してパケットデータセルに変換する。即ち、前
記ＣＰＵ３１が前記ＣＰＵインタフェース２０１を経由
して、図１０に示したＣＰＵインタフェースメモリ２０
２に１つのメッセージを貯蔵した後Scmaphore を｀１′
とセットすると、前記ＳＡＲ２０３が感知して、先ずＣ
ＰＵインタフェースメモリ２０２からメッセージの長さ
値をリードし、該メッセージの長さ値に８に加算した値
をパケットデータの長さ値と決定する。前記ＳＡＲ２０
３が前記ＣＰＵインタフェースメモリ２０２からメッセ
ージを１バイトずつリードする度にパケットデータの長
さ値は１ずつ減少し、結局、パケットデータの長さが｀
０′となると減少が停止され、そのときに形成されたセ
ルが該パケットデータの最後セルとなる。
2Mbps PCM Serial Date Line（通称、Highway)上の音声
データを各Time-Slot 別にCellに変換し、且つ、Cellを
再び３２個の2Mbps PCM Serial Data Line上のTime-Slo
t データに変換する機能を行う。次いで、セルスイッチ
ング／マルチプレクシング部３３は、前記ＣＰＵインタ
フェース２０１を経由して前記ＣＰＵ３１と接続され、
Tx＿Link Interface２０６及びRx＿Link Interface２０
７を経由してリンクインタフェース３４のＳＴＭ−１ S
ONET Framer との接続のためのUTOPIAインタフェースと
しての機能を行う。更に、ＳＡＲ２０３は、前記ＣＰＵ
３１が前記ＣＰＵインタフェースメモリ２０２に記録し
たメッセージをリードし、ハードウェア的に４８バイト
ずつ分割してパケットデータセルに変換する。即ち、前
記ＣＰＵ３１が前記ＣＰＵインタフェース２０１を経由
して、図１０に示したＣＰＵインタフェースメモリ２０
２に１つのメッセージを貯蔵した後Scmaphore を｀１′
とセットすると、前記ＳＡＲ２０３が感知して、先ずＣ
ＰＵインタフェースメモリ２０２からメッセージの長さ
値をリードし、該メッセージの長さ値に８に加算した値
をパケットデータの長さ値と決定する。前記ＳＡＲ２０
３が前記ＣＰＵインタフェースメモリ２０２からメッセ
ージを１バイトずつリードする度にパケットデータの長
さ値は１ずつ減少し、結局、パケットデータの長さが｀
０′となると減少が停止され、そのときに形成されたセ
ルが該パケットデータの最後セルとなる。
【００３０】もし、パケットデータの長さ値が４８の定
数倍でないと前記ＳＡＲ２０３は最後セルのPayload 部
分を部分的に｀０′に埋める。更に、該ＳＡＲ２０３は
全体パケットデータに対するchecksum値を生成して、最
後セルの最後バイトに添加する機能も行う。そして、パ
ケットデータセルについては図１１に示したようであ
る。ここで、セルのヘッダー部分はパケットデータのヘ
ッダー部分を利用して生成する。図中、受信ノード指示
者(Destination Node Indicator)はビット対応方式によ
り最大１６個の受信ノード(Destination Node)を表示す
ることができる。且つ、ＣＰＵビットはセルがパケット
データセルであることを表すための情報として｀１′と
セットされ、ＣＯＣＡＨにより生成される音声データセ
ルはＣＰＵビットが｀０′とセットされる。
数倍でないと前記ＳＡＲ２０３は最後セルのPayload 部
分を部分的に｀０′に埋める。更に、該ＳＡＲ２０３は
全体パケットデータに対するchecksum値を生成して、最
後セルの最後バイトに添加する機能も行う。そして、パ
ケットデータセルについては図１１に示したようであ
る。ここで、セルのヘッダー部分はパケットデータのヘ
ッダー部分を利用して生成する。図中、受信ノード指示
者(Destination Node Indicator)はビット対応方式によ
り最大１６個の受信ノード(Destination Node)を表示す
ることができる。且つ、ＣＰＵビットはセルがパケット
データセルであることを表すための情報として｀１′と
セットされ、ＣＯＣＡＨにより生成される音声データセ
ルはＣＰＵビットが｀０′とセットされる。
【００３１】また、ソースノード番号(Source Node #)
は、送信ノードを表示するための情報であって、受信側
のパケットバッファーメモリに貯蔵されるとき参照され
る。更に、Cell Sequence Numberはセルにより伝達され
る複数のメッセージの順番を表すが、実質的には、ＡＴ
Ｍスイッチング部４０の特性上、セルの順番を間違えて
伝達されることは殆どないため、セルの順番を表すより
はセル損失を感知するための目的で用いられる。尚、前
記Cell Sequence Numberは伝送されるパケットデータの
最大大きさが４８０バイトであるため、０〜９の値を有
する。ここで、説明の便宜上、ノード３０−１の内部か
らスイッチングされるローカルコールと、２個のノード
３０−１、３０−２間でスイッチングされるグローバル
コールと、を例に挙げて説明する。
は、送信ノードを表示するための情報であって、受信側
のパケットバッファーメモリに貯蔵されるとき参照され
る。更に、Cell Sequence Numberはセルにより伝達され
る複数のメッセージの順番を表すが、実質的には、ＡＴ
Ｍスイッチング部４０の特性上、セルの順番を間違えて
伝達されることは殆どないため、セルの順番を表すより
はセル損失を感知するための目的で用いられる。尚、前
記Cell Sequence Numberは伝送されるパケットデータの
最大大きさが４８０バイトであるため、０〜９の値を有
する。ここで、説明の便宜上、ノード３０−１の内部か
らスイッチングされるローカルコールと、２個のノード
３０−１、３０−２間でスイッチングされるグローバル
コールと、を例に挙げて説明する。
【００３２】 ローカルコール（Local Call） 先ず、前記ＣＰＵ３１により加入者１のコールがローカ
ルコールであると判別されると、セルスイッチング／マ
ルチプレクシング部３３のセル変換部インタフェース２
０４はセル変換部３２から受信した音声データセル（Tx
＿Cell）を再びセル変換部３２にスイッチングする。次
いで、該セル変換部３２にスイッチングされた音声デー
タセル（Rx＿Cell）はRx＿FIFO１０６を経由してRx＿Ce
llバッファー１０７に順次貯蔵され、ＣＰＵ１０８はハ
イウェイナンバー及びチャンネルナンバーに従って、前
記Rx＿Cellバッファー１０７から４バイトのデータをリ
ードしてRx＿Highway バッファー１０９に貯蔵する。次
いで、ＰＳＣ１１０はハイウェイナンバー, チャンネル
ナンバー及びフレームナンバーにバイト整列(Byte Alig
nment)を合わせて、Rx＿Highway バッファー１０９から
８ビットの並列データをリードして１ビットの直列デー
タに変換する。従って、前記ＰＳＣ１１０により変換さ
れた１ビットの直列データはRx＿Highway ５０２中の１
つ（i.e. Rx＿Highway １）を経由して出力されるた
め、スイッチング／マルチプレクシング部３３からスイ
ッチングされた音声データセル (Rx＿Cell）がハイウェ
イ上のTime-Slot データに変換されて該当の加入者（i.
e.加入者ｎ）に伝送される。
ルコールであると判別されると、セルスイッチング／マ
ルチプレクシング部３３のセル変換部インタフェース２
０４はセル変換部３２から受信した音声データセル（Tx
＿Cell）を再びセル変換部３２にスイッチングする。次
いで、該セル変換部３２にスイッチングされた音声デー
タセル（Rx＿Cell）はRx＿FIFO１０６を経由してRx＿Ce
llバッファー１０７に順次貯蔵され、ＣＰＵ１０８はハ
イウェイナンバー及びチャンネルナンバーに従って、前
記Rx＿Cellバッファー１０７から４バイトのデータをリ
ードしてRx＿Highway バッファー１０９に貯蔵する。次
いで、ＰＳＣ１１０はハイウェイナンバー, チャンネル
ナンバー及びフレームナンバーにバイト整列(Byte Alig
nment)を合わせて、Rx＿Highway バッファー１０９から
８ビットの並列データをリードして１ビットの直列デー
タに変換する。従って、前記ＰＳＣ１１０により変換さ
れた１ビットの直列データはRx＿Highway ５０２中の１
つ（i.e. Rx＿Highway １）を経由して出力されるた
め、スイッチング／マルチプレクシング部３３からスイ
ッチングされた音声データセル (Rx＿Cell）がハイウェ
イ上のTime-Slot データに変換されて該当の加入者（i.
e.加入者ｎ）に伝送される。
【００３３】 グローバルコール（Global Call) 一方、ＣＰＵ３１により加入者１のCellがグローバルコ
ールであることが判別されると、セル変換部インタフェ
ース２０４はセル変換部３２から受信された音声データ
セル（Tx＿Cell）をセル多重化／逆多重化部２０５に出
力し、該セル多重化／逆多重化部２０５は音声データセ
ル（Tx＿Cell）とＳＡＲ２０３から出力されたパケット
データセルとを多重化してＡＴＭセルを形成し、Tx＿Li
nkインタフェース２０４を経由して出力する。その結
果、ＡＴＭセルはリンクインタフェース３４及び高速リ
ンク４０１を経由してＡＴＭスイッチング部４０に伝送
される。ここで、前記セル多重化／逆多重化部２０５は
音声データセル及びパケットデータセルを多重化する方
式として統計的ＴＤＭ方式を使用する。セルスイッチン
グ／マルチプレクシング部３３は、Rx＿Linkインタフェ
ース２０７を経由してリンクインタフェース部３４から
セルを送受信する作業を２．８μｓ単位で行う。ここ
で、該時間をCell time slot（以下、ＣＴＳと略す）と
称し、ＣＴＳの境界を表すパルス信号をＣＴＳ同期信号
と称する。
ールであることが判別されると、セル変換部インタフェ
ース２０４はセル変換部３２から受信された音声データ
セル（Tx＿Cell）をセル多重化／逆多重化部２０５に出
力し、該セル多重化／逆多重化部２０５は音声データセ
ル（Tx＿Cell）とＳＡＲ２０３から出力されたパケット
データセルとを多重化してＡＴＭセルを形成し、Tx＿Li
nkインタフェース２０４を経由して出力する。その結
果、ＡＴＭセルはリンクインタフェース３４及び高速リ
ンク４０１を経由してＡＴＭスイッチング部４０に伝送
される。ここで、前記セル多重化／逆多重化部２０５は
音声データセル及びパケットデータセルを多重化する方
式として統計的ＴＤＭ方式を使用する。セルスイッチン
グ／マルチプレクシング部３３は、Rx＿Linkインタフェ
ース２０７を経由してリンクインタフェース部３４から
セルを送受信する作業を２．８μｓ単位で行う。ここ
で、該時間をCell time slot（以下、ＣＴＳと略す）と
称し、ＣＴＳの境界を表すパルス信号をＣＴＳ同期信号
と称する。
【００３４】即ち、前記セル多重化／逆多重化部２０５
は、前記ＣＴＳ同期信号が印加する度に音声データセル
（Tx＿Cell）を処理すべきであるが、またはパケットデ
ータセルを処理するべきであるかを決定する。ところ
が、セル伝達遅延において、音声データセルがパケット
セルよりも敏感であるため、前記セル多重化部／逆多重
化部２０５は音声データセルに優先権を付与する。次い
で、高速リンク４０１を経由してＡＴＭスイッチング部
４０に入力されたＡＴＭセルはリンクインタフェース部
４１−１を経由してＡＴＭスイッチに入力され、該ＡＴ
Ｍスイッチ４２は入力されたＡＴＭセルのヘッダー情報
を判読して受信地を判別した後、ＡＴＭセルをルーチン
グ処理、即ち、ＡＴＭセルをリンクインタフェース部４
１−２及び高速リンク４０１を経由してノード３０−２
に伝送する。
は、前記ＣＴＳ同期信号が印加する度に音声データセル
（Tx＿Cell）を処理すべきであるが、またはパケットデ
ータセルを処理するべきであるかを決定する。ところ
が、セル伝達遅延において、音声データセルがパケット
セルよりも敏感であるため、前記セル多重化部／逆多重
化部２０５は音声データセルに優先権を付与する。次い
で、高速リンク４０１を経由してＡＴＭスイッチング部
４０に入力されたＡＴＭセルはリンクインタフェース部
４１−１を経由してＡＴＭスイッチに入力され、該ＡＴ
Ｍスイッチ４２は入力されたＡＴＭセルのヘッダー情報
を判読して受信地を判別した後、ＡＴＭセルをルーチン
グ処理、即ち、ＡＴＭセルをリンクインタフェース部４
１−２及び高速リンク４０１を経由してノード３０−２
に伝送する。
【００３５】次いで、該ノード３０−２に伝送されたＡ
ＴＭセルはリンクインタフェース３４を経由してセルス
イッチング／マルチプレクシング部３３に入力され、該
セルスイッチング／マルチプレクシング部３３はＡＴＭ
セルを音声データセル及びパケットデータセルに逆多重
化して、パケットデータセルはＣＰＵ３１に、また、音
声データセルはセル変換部３２にそれぞれ伝送する。即
ち、前記セル多重化／逆多重化部２０５はRx＿Linkイン
タフェース部２０７を経由して入力されたＡＴＭセルを
音声データセル及びパケットデータセルに逆多重化した
後、パケットデータセルはＳＡＲ２０３に出力し、音声
データセルはセル変換部インタフェース２０４を経由し
てセル変換部３２に伝送する。従って、セル変換部３２
のＣＰＵ１０８はRx＿FIFO１０６を経由して音声データ
セル（Rx＿Cell）を受信し、該受信された音声データセ
ル（Rx＿Cell）のヘッダー内の受信側のハイウェイナン
バー及びチャンネルナンバーに従ってRx＿Highway バッ
ファー１０９に貯蔵するため、前記ローカルコールのと
きに同様に、音声データセル（Rx＿Cell）はハイウェイ
上のTime-slot データに変換されてRx＿Highway ５０２
中の１つ（i.e. Rx＿Highway 32) を経由して該当の加
入者（i.e. 加入者ｎ）に伝送される。
ＴＭセルはリンクインタフェース３４を経由してセルス
イッチング／マルチプレクシング部３３に入力され、該
セルスイッチング／マルチプレクシング部３３はＡＴＭ
セルを音声データセル及びパケットデータセルに逆多重
化して、パケットデータセルはＣＰＵ３１に、また、音
声データセルはセル変換部３２にそれぞれ伝送する。即
ち、前記セル多重化／逆多重化部２０５はRx＿Linkイン
タフェース部２０７を経由して入力されたＡＴＭセルを
音声データセル及びパケットデータセルに逆多重化した
後、パケットデータセルはＳＡＲ２０３に出力し、音声
データセルはセル変換部インタフェース２０４を経由し
てセル変換部３２に伝送する。従って、セル変換部３２
のＣＰＵ１０８はRx＿FIFO１０６を経由して音声データ
セル（Rx＿Cell）を受信し、該受信された音声データセ
ル（Rx＿Cell）のヘッダー内の受信側のハイウェイナン
バー及びチャンネルナンバーに従ってRx＿Highway バッ
ファー１０９に貯蔵するため、前記ローカルコールのと
きに同様に、音声データセル（Rx＿Cell）はハイウェイ
上のTime-slot データに変換されてRx＿Highway ５０２
中の１つ（i.e. Rx＿Highway 32) を経由して該当の加
入者（i.e. 加入者ｎ）に伝送される。
【００３６】結局、グローバルコールがＡＴＭスイッチ
ング部４０によりNonblocking 処理されることにより、
ノード３０−１の加入者１とノード３０−２の加入者ｎ
間の多重通信が可能になる。以上、本明細書では説明の
便宜を図るために、ノード３０−１の内部でスイッチン
グされるローカルコール及び２個のノード３０−１，３
０−２間でスイッチングされるグローバルコールを例に
挙げて説明したが、各ノードにおけるローカルコール及
びグローバルコールは上述同様に行われる。且つ、本発
明は音声データ、動映像及び一般データのトラフィック
特性に拘わらず拘束スイッチングを行うことができる。
更に、本発明はＰＣＭデータに限られず、ＭＰＥＧ、Ａ
ＴＭ及びＰＣＳデータなどに対する多重サービス機能を
行う各種ノードを１５５Mbpsの高速リンクを経由してＡ
ＴＭセル形態に連結して使用することもできる。
ング部４０によりNonblocking 処理されることにより、
ノード３０−１の加入者１とノード３０−２の加入者ｎ
間の多重通信が可能になる。以上、本明細書では説明の
便宜を図るために、ノード３０−１の内部でスイッチン
グされるローカルコール及び２個のノード３０−１，３
０−２間でスイッチングされるグローバルコールを例に
挙げて説明したが、各ノードにおけるローカルコール及
びグローバルコールは上述同様に行われる。且つ、本発
明は音声データ、動映像及び一般データのトラフィック
特性に拘わらず拘束スイッチングを行うことができる。
更に、本発明はＰＣＭデータに限られず、ＭＰＥＧ、Ａ
ＴＭ及びＰＣＳデータなどに対する多重サービス機能を
行う各種ノードを１５５Mbpsの高速リンクを経由してＡ
ＴＭセル形態に連結して使用することもできる。
【００３７】
【発明の効果】以上説明したように、本発明にかかるＡ
ＴＭセル交換システムにおいては、既存の回線交換シス
テムにＡＴＭセルスイッチング技術を適用することによ
り、ＡＴＭスイッチング部に実装されるスイッチングボ
ードの数を減少させてシステム構造の単純化及びコスト
低減を図り得るという効果がある。且つ、本発明にかか
るＡＴＭセル交換システムにおいては、従来メインＣＰ
Ｕが担当したコールスイッチングを各ノードのＣＰＵが
担当するようになっているため、完全な分散制御構造を
有し、よって、ＡＴＭスイッチング部に異常が発生して
も全体システムがダウンされる確率が低下してシステム
の性能及び信頼性を向上し得るという効果がある。
ＴＭセル交換システムにおいては、既存の回線交換シス
テムにＡＴＭセルスイッチング技術を適用することによ
り、ＡＴＭスイッチング部に実装されるスイッチングボ
ードの数を減少させてシステム構造の単純化及びコスト
低減を図り得るという効果がある。且つ、本発明にかか
るＡＴＭセル交換システムにおいては、従来メインＣＰ
Ｕが担当したコールスイッチングを各ノードのＣＰＵが
担当するようになっているため、完全な分散制御構造を
有し、よって、ＡＴＭスイッチング部に異常が発生して
も全体システムがダウンされる確率が低下してシステム
の性能及び信頼性を向上し得るという効果がある。
【００３８】また、本発明にかかるＡＴＭセル交換シス
テムにおいては、ＭＰＥＧ、ＡＴＭ及びＰＣＳデータな
どに対する多重サービス機能を行う各種ノードを１５５
Mbpsの高速リンクに接続してＡＴＭセル形態にスイッチ
ングするため、高速スイッチングによる多様なマルチメ
ディアサービスを提供し得るという効果がある。更に、
本発明にかかるＡＴＭセル交換システムにおいては、Ａ
ＴＭスイッチング部により全てのコールがNonbloking処
理されるため、トラフィックに影響されずシステムの信
頼性及び顧客に対する満足度を向上し得るという効果が
ある。
テムにおいては、ＭＰＥＧ、ＡＴＭ及びＰＣＳデータな
どに対する多重サービス機能を行う各種ノードを１５５
Mbpsの高速リンクに接続してＡＴＭセル形態にスイッチ
ングするため、高速スイッチングによる多様なマルチメ
ディアサービスを提供し得るという効果がある。更に、
本発明にかかるＡＴＭセル交換システムにおいては、Ａ
ＴＭスイッチング部により全てのコールがNonbloking処
理されるため、トラフィックに影響されずシステムの信
頼性及び顧客に対する満足度を向上し得るという効果が
ある。
【図１】本発明にかかるＡＴＭセル交換システムを示し
たブロック図である。
たブロック図である。
【図２】図１のセル変換部３２を示したブロック図であ
る。
る。
【図３】図１のセルスイッチング／マルチプレクシング
部３３を示したブロック図である。
部３３を示したブロック図である。
【図４】図２のTx＿Highway バッファー１０２及びRx＿
Highway バッファー１０９を示した詳細図である。
Highway バッファー１０９を示した詳細図である。
【図５】図４のチャンネル領域を示した詳細図である。
【図６】図２のTx＿Cellバッファー１０４及びRx＿Cell
バッファー１０７を示した詳細図である。
バッファー１０７を示した詳細図である。
【図７】図６のセルバッファー領域を示した詳細図であ
る。
る。
【図８】図７の１つのセルバッファー制御テーブルを示
した詳細図である。
した詳細図である。
【図９】図７の１つのセルバッファーを示した詳細図で
ある。
ある。
【図１０】図３のＣＰＵインタフェースメモリ２０２を
示した詳細図である。
示した詳細図である。
【図１１】図３のＳＡＲ２０３により生成されるパケッ
トデータセルを示した詳細図である。
トデータセルを示した詳細図である。
【図１２】従来回線交換システムを示したブロック図で
ある。
ある。
３０−１〜３０−ｎ ノード ３１ ＣＰＵ ３２ セル変換部 ３３ セルスイッチング／マルチプレクシング部 ３４ リンクインタフェース部 ４０ ＡＴＭスイッチング部 ４１−１〜４１−ｎ リンクインタフェース部 １０１ ＳＰＣ(Serial-to-Parallel Converter) １０２ Tx＿Highway バッファー １０３ ＰＣＣ(PCM-to-Cell Converter) １０４ Tx＿Cellバッファー １０５ Tx＿FIFO １０６ Rx＿FIFO １０７ Rx＿Cellバッファー １０８ ＣＰＣ(Cell-to-OCM Converter) １０９ Rx＿Highway バッファー １１０ ＰＳＣ(Parallei-to-Serial Converter) ２０１ ＣＰＵインタフェース ２０２ ＣＰＵインタフェースメモリ ２０３ ＳＡＲ(Segmention And Reassembly) ２０４ セル変換部インタフェース ２０５ セル多重化／逆多重化部 ２０６ Tx＿Link (UTOPIA) インタフェース ２０７ Rx＿Link (UTOPIA) インタフェース ３０１ 2Mbps PCM ハイウェイ ４０１ １５５Mbps高速Link ５０１ Tx＿Highway ５０２ Rx＿Highway
Claims (10)
- 【請求項１】 加入者データを伝送するハイウェイと非
同期伝送方式の高速リンクとの間にそれぞれ接続され
て、加入者データとＡＴＭセルとに変換動作を行う少な
くとも１つ以上のノードと、 高速リンクを経由して前記複数のノード中の１つからＡ
ＴＭセルを受け、該ＡＴＭセルのヘッダー情報から受信
地を判別して前記ノード以外のノードにＡＴＭセルをル
ーチングするＡＴＭスイッチング部と、 を包含して構成されたことを特長とする非同期伝送方式
セル交換システム。 - 【請求項２】 前記ＡＴＭスイッチング部は、 高速リンクに接続され前記複数のノードにそれぞれ対応
する複数のリンクインタフェース部と、 ＡＴＭセルスイッチングチップにより構成され、前記複
数のリンクインタフェース部中１つを経由して入力され
たＡＴＭセルのヘッダー情報を判読し、前記リンクイン
タフェース部以外のインタフェース部にＡＴＭセルをル
ーチングするＡＴＭスイッチと、 を備えて構成されたことを特徴とする請求項１記載の非
同期伝送方式セル交換システム。 - 【請求項３】 前記複数のノードは、 加入者のコールがローカルコールであるかグローバルコ
ールであるかを判断するＣＰＵと、加入者データをセル
に変換するか、または、セルを加入者データに変換する
セル変換部と、 該セル変換部から入力されたセルがローカルコールであ
るときは再びセル変換部にスイッチングし、また、該セ
ル変換部から入力されたセルがグローバルコールである
ときはパケットデータセルと多重化してＡＴＭセルを形
成するセルスイッチング／マルチプレクシング部と、 該セルスイッチング／マルチプレクシング部から出力さ
れたＡＴＭセルを高速リンクに出力するリンクインタフ
ェース部と、 を備えて構成されたことを特徴とする請求項１記載の非
同期伝送方式セル交換システム。 - 【請求項４】 前記セル交換部は、 加入者データを８ビットの並列データに変換するＳＰＣ
と、 該ＳＰＣの出力データを貯蔵するTx＿Highway バッファ
ーと、 Tx＿Cellバッファーと、 Tx＿FIFOと、 前記Tx＿Highway バッファーから４バイトずつデータを
リードし、ハイウェイナンバー及びチャンネルナンバー
に従ってTx＿Cellバッファーに貯蔵するＰＣＣと、 Rx＿FIFOと、 Rx＿Cellバッファーと、 Rx＿Highway バッファーと、 該Rx＿Highway バッファーからリードされた４バイトの
データ、または、Rx＿FIFOを経由して受信された加入者
データセルをRx＿Highway バッファーに貯蔵するＣＰＣ
と、 前記Rx＿Highway バッファーから並列データをリードし
て直列データに変換するＰＳＣと、を備えて構成された
ことを特徴とする請求項３記載の非同期伝送方式セル交
換システム。 - 【請求項５】 前期Tx＿Highway バッファー及び前記Rx
＿Highway バッファーはそれぞれ２つのグループに分離
され、ＳＰＣまたＰＳＣが１つのグループをアクセスす
る間、ＰＣＣまたはＣＰＣは別のグループをアクセスす
ることを特徴とする請求項４記載の非同期伝送方式セル
交換システム。 - 【請求項６】 前記ＣＰＣは、 加入者のコールがローカルコールであるときは、ハイウ
ェイナンバー及びチャンネルナンバーに従って、Rx＿Ce
llバッファーから４バイトのデータをリードしてRx＿Ce
llバッファーに貯蔵し、 加入者のセルがグローバルコールであるときは、Rx＿FI
FOを経由して入力されたセルのヘッダー情報からハイウ
ェイナンバー及びチャンネルナンバーを判読し、該判読
されたハイウェイナンバー及びチャンネルナンバーに従
って入力セルをRx＿Highway バッファーに貯蔵すること
を特徴とする請求項４記載の非同期伝送方式セル交換シ
ステム。 - 【請求項７】 前記セルスイッチング／マルチプレクシ
ング部は、 ＣＰＵインタフェースと、 ＣＰＵから提供されたメッセージを貯蔵するＣＰＵイン
タフェースメモリと、 前記メッセージとパケットデータセルとに変換動作を遂
行するＳＡＲと、 Call判別情報に従って加入者データセルをインタフェー
スするセル変換部インタフェースと、 該セル変換部インタフェースから入力されたセルと前記
ＳＡＲから出力されたパケットデータセルとを多重化／
逆多重化するセル多重化／逆多重化部と、 該多重化／逆多重化部と前記リンクインタフェース部と
をインタフェースさせるTx＿Linkインタフェース及びRx
＿Linkインタフェースと、を備えて構成されたことを特
徴とする請求項３記載の非同期伝送方式セル交換システ
ム。 - 【請求項８】 前記ＳＡＲは、前記ＣＰＵインタフェー
スメモリに貯蔵されたメッセージをハードウェア的に４
８バイトずつ分割してパケットデータセルに変換させ、
それらパケットデータセルを組立しててメッセージを形
成することを特徴とする請求項７記載の非同期伝送方式
セル交換システム。 - 【請求項９】 前記セル変化部インタフェースは、ロー
カルコールであるときはセル変化部から出力されたセル
を再びセル変換部にスイッチングし、グローバルコール
であるときは前記セル変化部から出力されたセルをパス
させるか、または、リンクインタフェース部側から伝送
されたＡＴＭセル中加入者データセルのみを前記セル変
換部側に伝送することを特徴とする請求項７記載の非同
期伝送方式セル交換システム。 - 【請求項１０】 前記セル多重化／逆多重化部は、前記
セル変換部インタフェースから出力されたセルと前記Ｓ
ＡＲから出力されたパケットデータセルとを多重化して
ＡＴＭセルを形成し、前記リンクインタフェース部側か
ら伝送されたＡＴＭセルを加入者データセルとパケット
データセルとに逆多重化することを特徴とする請求項７
記載の非同期伝送方式セル交換システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR46621/1997 | 1997-09-10 | ||
| KR1019970046621A KR100223300B1 (ko) | 1997-09-10 | 1997-09-10 | 분산 제어와 난블로킹 교환 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154960A true JPH11154960A (ja) | 1999-06-08 |
| JP3189954B2 JP3189954B2 (ja) | 2001-07-16 |
Family
ID=19521119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25666498A Expired - Fee Related JP3189954B2 (ja) | 1997-09-10 | 1998-09-10 | 非同期伝送方式セル交換システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6628659B1 (ja) |
| JP (1) | JP3189954B2 (ja) |
| KR (1) | KR100223300B1 (ja) |
| CN (1) | CN1135790C (ja) |
| RU (1) | RU2200367C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006054704A1 (ja) * | 2004-11-18 | 2008-06-05 | 日本電気株式会社 | スイッチ装置、スイッチ方法及びスイッチ制御用プログラム |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6973523B1 (en) * | 2000-03-27 | 2005-12-06 | Interdigital Technology Corp. | Code division multiple access modem interface |
| US7466704B2 (en) * | 2000-09-20 | 2008-12-16 | Broadcom Corporation | Switch assembly having multiple blades in a chassis |
| KR100444828B1 (ko) * | 2001-09-18 | 2004-08-18 | 주식회사 케이티 | 신호점 분할에 의한 대용량 교환기 중계호 분산 처리 방법 |
| US6708148B2 (en) * | 2001-10-12 | 2004-03-16 | Koninklijke Philips Electronics N.V. | Correction device to mark parts of a recognized text |
| US7660275B2 (en) * | 2003-10-24 | 2010-02-09 | Qualcomm Incorporated | Local and wide-area transmissions in a wireless broadcast network |
| US7499452B2 (en) * | 2004-12-28 | 2009-03-03 | International Business Machines Corporation | Self-healing link sequence counts within a circular buffer |
| US8244596B2 (en) * | 2008-01-02 | 2012-08-14 | Pure Verticals | Method and system for monetizing third-party content |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200952A (en) * | 1991-03-28 | 1993-04-06 | Sprint International Communications Corp. | Adaptive VCP control in integrated services networks |
| US5327421A (en) * | 1992-11-06 | 1994-07-05 | At&T Bell Laboratories | Apparatus for interfacing between telecommunications call signals and broadband signals |
| US5600643A (en) * | 1993-09-23 | 1997-02-04 | Bell Communications Research, Inc. | Broadband intelligent telecommunications network and method providing enhanced capabilities for customer premises equipment |
| US5757783A (en) | 1995-06-15 | 1998-05-26 | Lucent Technologies Inc. | Method and apparatus for routing ATM cells in an AD-ATM LAN |
| JPH0936871A (ja) * | 1995-07-17 | 1997-02-07 | Sony Corp | データ伝送システムおよびデータ伝送方法 |
| FI102132B1 (fi) | 1995-12-01 | 1998-10-15 | Nokia Mobile Phones Ltd | ATM-solun otsikkokenttien käyttö radiovälitteisessä ATM-tiedonsiirrossa |
| US5859850A (en) * | 1995-12-28 | 1999-01-12 | Lucent Technologies Inc. | Elastic store circuit for composite cells switched through an ATM network |
| US6205143B1 (en) * | 1996-03-14 | 2001-03-20 | Telefonaktiebolaget L M Ericsson | System supporting variable bandwidth asynchronous transfer mode network access for wireline and wireless communications |
| JP3600353B2 (ja) * | 1996-03-15 | 2004-12-15 | 富士通株式会社 | Ａｔｍ網に接続する音声情報サービス装置 |
| US6151325A (en) * | 1997-03-31 | 2000-11-21 | Cisco Technology, Inc. | Method and apparatus for high-capacity circuit switching with an ATM second stage switch |
-
1997
- 1997-09-10 KR KR1019970046621A patent/KR100223300B1/ko not_active IP Right Cessation
-
1998
- 1998-09-09 RU RU98116957A patent/RU2200367C2/ru not_active IP Right Cessation
- 1998-09-10 US US09/150,745 patent/US6628659B1/en not_active Expired - Lifetime
- 1998-09-10 JP JP25666498A patent/JP3189954B2/ja not_active Expired - Fee Related
- 1998-09-10 CN CNB981177743A patent/CN1135790C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006054704A1 (ja) * | 2004-11-18 | 2008-06-05 | 日本電気株式会社 | スイッチ装置、スイッチ方法及びスイッチ制御用プログラム |
| JP4623010B2 (ja) * | 2004-11-18 | 2011-02-02 | 日本電気株式会社 | スイッチ装置、スイッチ方法及びスイッチ制御用プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6628659B1 (en) | 2003-09-30 |
| CN1135790C (zh) | 2004-01-21 |
| JP3189954B2 (ja) | 2001-07-16 |
| KR19990025120A (ko) | 1999-04-06 |
| RU2200367C2 (ru) | 2003-03-10 |
| CN1212543A (zh) | 1999-03-31 |
| KR100223300B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031838A (en) | ATM switching system | |
| EP0858240B1 (en) | Cell assembly and multiplexing device, and demultiplexing device | |
| US5555243A (en) | Self routing exchange and exchange system | |
| Pattavina | Switching Theory | |
| US5513178A (en) | Cell multiplexing apparatus in ATM network | |
| US6621828B1 (en) | Fused switch core and method for a telecommunications node | |
| US7636358B1 (en) | Asynchronous transfer mode (ATM) switch and method for switching ATM traffic | |
| EP0674457B1 (en) | Switching equipment | |
| CA2315692C (en) | Aal2 processing device and method for atm network | |
| US6519261B1 (en) | Asynchronous transfer mode adaptation arrangements | |
| US20040028051A1 (en) | System and method for implementing combined packetized TDM streams and TDM cross connect functions | |
| US6944153B1 (en) | Time slot interchanger (TSI) and method for a telecommunications node | |
| US6760327B1 (en) | Rate adjustable backplane and method for a telecommunications node | |
| US6128301A (en) | Architecture for distribution of voice over ATM networks | |
| US6628657B1 (en) | Method and system for transporting synchronous and asynchronous traffic on a bus of a telecommunications node | |
| US6920156B1 (en) | Method and system for transporting synchronous and asynchronous traffic on a synchronous bus of a telecommunications node | |
| US6289018B1 (en) | ATM switching system supporting N-ISDN traffic and method for controlling the same | |
| US6778529B1 (en) | Synchronous switch and method for a telecommunications node | |
| US6023465A (en) | Communications system | |
| EP0355797A2 (en) | Signalling apparatus for use in an ATM switching system | |
| JP3189954B2 (ja) | 非同期伝送方式セル交換システム | |
| US6137795A (en) | Cell switching method and cell exchange system | |
| US7443863B2 (en) | Cell switching method and system | |
| KR100314564B1 (ko) | 통계적데이터압축방법 | |
| US6452939B1 (en) | ATM interface device with double header conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |