JPH0927815A

JPH0927815A - ヘッダ変換方式

Info

Publication number: JPH0927815A
Application number: JP8105463A
Authority: JP
Inventors: Yoshihiro Uchida; 佳宏内田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-05-08
Filing date: 1996-04-25
Publication date: 1997-01-28

Abstract

(57)【要約】【課題】メモリの使用効率を高めることによって交換
機のハードウェア規模を小さくし、セルのヘッダの変換
機能を低コストで実現する。【解決手段】回線インタフェース装置１０は入力回線
＃０〜＃３を収容する。入力回線＃０〜＃３ごとに変換
制御部１６−０〜１６−３を設ける。変換制御部１６−
０〜１６−３に対して共有変換テーブル２０を設ける。
共有変換テーブル２０は、入力セルのヘッダに格納され
ているVPI/VCI に対応づけて内部VPI/VCIを格納してい
る。各変換制御部１６−０〜１６−３は、入力回線＃０
〜＃３を介してセルを受信すると、そのセルのヘッダか
ら抽出したVPI/VCI に用いて共有変換テーブル２０をア
クセスして内部VPI/VCI を取り出し、その内部VPI/VCI
を上記入力セルのヘッダに設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固定長パケットを交換
するシステムにおいて固定長パケットのヘッダを変換す
る方式に係わり、特に、ATM 交換システムにおけるATM
セルのヘッダの変換機能に関する。

【０００２】

【従来の技術】近年、音声データ、テキストデータ等の
伝送に加えて、より高速な伝送速度をが要求される画像
データを含めた様々な形態の通信を統一的に扱うサービ
スが不可欠となってきているが、その中核技術がATM
（非同期転送モード）である。

【０００３】ATM は、情報を４８オクテット毎の固定長
に区切ったペイロードに、ヘッダと呼ばれる５オクテッ
トの制御情報（ルーティング情報など）を付加した構成
をデータ転送単位（データ交換単位）とする。このデー
タ転送単位は、セルと呼ばれる。

【０００４】図２０は、ATM セルのフォーマットを示す
構成図である。ATM セルは、通常、UNI (User-Network
Interface)上で規定されるフォーマットと、NNI(Networ
k-Network Interface)上で規定されるフォーマットとが
異なる。UNI は、加入者とATM 交換機との間のインタフ
ェース点であり、NNI は、ATM 交換機間あるいは局間の
インタフェース点である。

【０００５】図２０(a) は、UNI におけるATM セルのフ
ォーマットである。ヘッダの先頭の４ビットは、UNI 上
でのセル同士の衝突を回避するための制御に用いられる
GFC(General Flow Control)を格納する領域である。続
いて、仮想パスを識別するための８ビットのVPI (Virtu
al Path Identifier) および仮想チャネルを識別する１
６ビットのVCI (Virtual Channel Identifier)を格納す
る領域が設けられている。さらに、PTI （ペイロードタ
イプ表示）およびHEC （ヘッダ誤り制御）を格納する領
域が設けられる。そして、上記構成のヘッダにペイロー
ドが続く。

【０００６】図２０(b) は、NNI におけるATM セルのフ
ォーマットである。NNI 上でのATMセルは、GFC を持た
ない。また、NNI におけるATM セルには、１２ビットの
VPIが設定される。VCI 、PTI 、HEC については、UNI
上でのATM セルと同じビット数が割り当てられる。

【０００７】なお、VPI は、仮想パスを識別するための
情報であり、VCI は、仮想チャネルを識別するための情
報なので、これらの識別情報VPI/VCI は、ルーティング
情報である。

【０００８】図２１は、ATM 交換システムの構成図であ
る。この交換システムは、スイッチの入力側及び出力側
にVCC （Virtual Channel Conversion：仮想チャネル変
換機能）を有する構成である。すなわち、ATM スイッチ
１０２の入力側において、入力セルのヘッダに格納され
ているVPI/VCI （入力VPI/VCI ）を交換機内で使用する
VPI/VCI （内部VPI/VCI ）に変換する。また、ATM スイ
ッチ１０２の出力側では、スイッチから出力されたセル
のヘッダに格納されている内部VPI/VCI をセルを出力回
線に出力するときのVPI/VCI （出力VPI/VCI ）に変換す
る。交換機内において内部VPI/VCI を用いる方式は、交
換システム内における処理の高速化を図るための手法と
して導入している。

【０００９】入力回線インタフェース装置１０１−１〜
１０１−３は、加入者回線または他の交換機との間の回
線を収容する。加入者線におけるデータ伝送は、UNI に
よって規定され、図２０(a) に示したフォーマットのAT
M セルが転送される。また、他の交換機との間の回線に
おけるデータ伝送は、NNI によって規定され、図２０
(b) に示したフォーマットのATM セルが転送される。入
力回線インタフェース装置１０１−１〜１０１−３は、
それら回線を介して入力されるセルのヘッダ変換処理
（入力VPI/VCI を内部VPI/VCI に変換する）などを行っ
て、そのセルをATMスイッチ１０２へ転送する。

【００１０】入力回線インタフェース装置１０１−１〜
１０１−３は、それぞれ複数の入力回線を収容してお
り、各入力回線ごとにVCC （Virtual Channel Conversi
on：仮想チャネル変換機能）を有する。入力回線インタ
フェース装置１０１−１〜１０１−３内に設けられる各
VCC は、それぞれ入力セルのヘッダに格納されている入
力VPI/VCI をキーとしてATM 交換機内でのセルのヘッダ
情報として内部VPI/VCIを取り出し、入力VPI/VCI を内
部VPI/VCI に書き換える。すなわち、ATM 交換機に入力
する全てのセルはいずれかのVCC によりヘッダ情報が変
換され、ATM スイッチ１０２に転送される。

【００１１】ATM スイッチ１０２は、セルフルーティン
グスイッチであり、入力セルのヘッダ情報に従ってその
セルをハードウェア自律で交換し、所定の出力回線イン
タフェース装置１０３−１〜１０３−３へ転送する。各
出力回線インタフェース装置１０３−１〜１０３−３
は、ATM スイッチ１０２によって交換されたセルをその
ヘッダ情報に従って所定の出力回線へ出力する。

【００１２】各出力回線インタフェース装置１０３−１
〜１０３−３は、それぞれ出力回線を収容し、出力回線
ごとにVCC を有している。そして、そのVCC においてAT
M スイッチ１０２から出力されたセルのヘッダに格納さ
れている内部VPI/VCI を出力VPI/VCI に変換して出力回
線に出力する。

【００１３】このように、ATM 交換機に入力されたセル
は、入力回線インタフェース装置１０１−１〜１０１−
３、および出力回線インタフェース装置１０３−１〜１
０３−３においてヘッダ情報が変換され、VPI/VCI によ
って指定される出力回線へと出力される。

【００１４】図２２は、入力回線インタフェース装置１
０１の構成図である。入力回線インタフェース装置１０
１は、複数の入力回線＃０〜＃３を収容する個別部１１
０とヘッダ情報の変換処理および多重可処理を行う共通
部１２０とを有する。個別部１１０は、入力回線ごとに
回線終端部１１１（＃０〜＃３）を有する。共通部１２
０は、障害発生時やメンテナンス時にも交換機の処理を
停止させないように２重化系構成（０系共通部１２１、
１系共通部１２２）となっている。０系共通部１２１
は、個別部１１０の各回線終端部１１１（＃０〜＃３）
に対応してＶＣＣ１２３（＃０〜＃３）を有する。例え
ば、回線終端部１１１（＃０）を介して入力されるセル
は、ＶＣＣ１２３（＃０）によってヘッダ情報が変換さ
れて、ATMスイッチ１０２に対して出力される。１系共
通部１２２は、０系共通部１２１と同じ構成である。２
つの共通部１２１、１２２は、並行して同じ処理を実行
し、その一方の出力がATMスイッチ１０２へ転送される
構成である。

【００１５】図２３は、出力回線インタフェース装置１
０３の構成図である。出力回線インタフェース装置１０
３は、出力回線毎にＶＣＣ１５１（＃０〜＃３）を有す
る。各出力回線は、回線終端部１５２（＃０〜＃３）に
よって終端される。ＶＣＣ１５１（＃０〜＃３）は、図
示していないが、ＶＣＣ１２３（＃０〜＃３）と同様に
２重化系である。

【００１６】図２４は、VCC １２３の構成図である。こ
の構成は、各＃０〜＃３に共通である。ＶＣＣ１２３
は、ヘッダ情報の変換処理を制御する変換制御部CNV １
３０、および上記変換処理で使用するデータを格納する
VPI/VCI 変換テーブルVCT １４０（以下、変換テーブ
ル）から構成される。ＶＣＣ１２３にセルが入力する
と、変換制御部１３０内の入力ヘッダ解析部１３１がそ
の入力セルのヘッダ情報を解析する。テーブルアクセス
制御部１３２は、その解析されたヘッダ情報に基づいて
生成したアドレスを用いて変換テーブル１４０内に設け
られたメモリ１４１にアクセスする。即ち、入力セルの
ヘッダに格納されている入力VPI/VCI をアドレスとし
て、変換テーブル１４０からヘッダ情報（内部VPI/VCI
）を読み出す。この読み出されたヘッダ情報はヘッダ
変換部１３４に転送される。一方、上記入力セルは、遅
延回路１３３によって所定時間だけ遅延された後にヘッ
ダ変換部１３４に転送される。そして、ヘッダ変換部１
３４において入力セルのヘッダ情報が変換テーブル１４
０から読み出されたヘッダ情報に書き換えられる。な
お、変換テーブル１４０の内容は、ATM 交換機の制御系
（CPR ）により逐次書き換えられている。

【００１７】図２５は、ＶＣＣ１５１の構成図である。
ＶＣＣ１５１の構成は、基本的にＶＣＣ１２３と同じで
ある。ただし、ＶＣＣ１５１内の変換テーブルは、ATM
スイッチ１０２から出力されたセルのヘッダに格納され
ている内部VPI/VCI をアドレスとして、セルを出力回線
に出力する際のルーティング情報である出力VPI/VCIを
格納している。

【００１８】このように、従来のATM 交換機は、回線ご
とにVCC を設けてヘッダ変換を行うVCC 分散配置構成で
あった。

【００１９】

【発明が解決しようとする課題】しかしながら、VCC を
分散配置させた構成では以下に述べる問題点がある。以
下では、ATM スイッチ１０２の入力側について説明する
が、出力側でも同じ問題が発生する。 1)ハードウェアの使用効率が低い上述したように、VCC を入力回線ごとに分散配置する
と、変換制御部１３０及び変換テーブル１４０を各入力
回線ごとに設けることになる。このような構成とする
と、変換制御部１３０の回路規模は比較的小さく構成で
きるが、変換テーブル１４０の規模は大きくなる。例え
ば、UNI (User-Network Interface)におけるVPI/VCI の
ビット長は、図２０(a) に示すように、それぞれ８ビッ
ト／１６ビットなので、全ての入力VPI/VCI に対して変
換用のヘッダ情報（内部VPI/VCI ）を設定する場合、そ
の組合わせは２⁸×２¹⁶＝２²⁴＝１６，７７７，２１６
通りとなる。また、NNI (Network-Network interface)
VPI/VCI のビット長は、図２０(b) に示すように、それ
ぞれ１２ビット／１６ビットであるので、この場合の組
合わせは、２¹²×２¹⁶＝２²⁸＝２６８，４３５，４５６
通りとなる。

【００２０】このような膨大な量のヘッダ情報を格納す
るためには、非常に大きなテーブル（メモリ）が必要に
なるので、このテーブルを入力回線毎に配置するのは現
実的でない。このため、実際には、入力回線の平均使用
率などを基に、同時に通信を行うVPI/VCI 数をシミュレ
ーション等によって算出し、その算出結果に従って必要
となる変換テーブルの大きさ（メモリ容量）を決定して
各入力回線ごとに設けている。

【００２１】ところが、ATM 交換システムでは、特定の
回線の使用率が高くなるような状態が起こり得る。例え
ば、ある回線に障害が発生すると、その回線を介して転
送されていたセルを他の回線に迂回させて通信を行うの
で、特定の回線の使用率が高くなる。このように、ある
回線の使用率が高くなると、その回線上で同時に通信が
行われるVPI/VCI 数が増加するので、それらすべてのVP
I/VCI を変換するためのヘッダ情報を格納できるように
変換テーブルの大きさに余裕を持たせておく必要があ
る。そして、このような回線使用率の変化は、任意の回
線に発生する可能性があるので、すべての回線で確実に
ヘッダ変換を行うためには、すべての回線の変換テーブ
ルの大きさに余裕を持たせておく必要がある。

【００２２】しかしながら、各回線の使用率は、通常、
平均使用率程度であるので、すべての回線の変換テーブ
ルのメモリ容量に余裕をもたせると、大部分の変換テー
ブルにおいてメモリの未使用領域が多くなり、メモリ使
用効率の低下を招く。換言すれば、変換テーブルのため
に必要以上のメモリを設けていることになり、各回線ご
とのハードウェアが大規模になるとともに、交換機全体
のコストを高くしてしまう。 (2) 二重化構成に対しての適用性が低い上述したように、VCC が配置される入力回線インタフェ
ース装置１０１は、通常、ハードウェア障害などによる
交換サービスの中断を極力避けるために、図２２に示す
ように共通部１２０を二重化構成としている。また、セ
ルのヘッダ変換処理は、入力回線インタフェース装置１
０１内のＶＣＣ１２３で行われるが、ヘッダ変換に関す
る障害が発生すると、セルの誤交換・廃棄などが起こり
サービスに重大な障害を与える恐れがあるので、このよ
うな障害を回避するためにも共通部１２０を二重化構成
としている。即ち、１系共通部１２２は、０系共通部１
２１と同じ構成であり、各入力回線＃０〜＃３に対応し
てＶＣＣ１２３（＃０〜＃３）を有する。そして、０系
共通部１２１または１系共通部１２２のうちの一方をア
クティブ状態とし、他方をスタンバイ状態として動作さ
せる。

【００２３】上記構成において障害等が発生したときに
即座に系切換えをするためには、０系共通部１２１と１
系共通部１２２が常に同じ動作をしている必要がある。
すなわち、０系共通部１２１および１系共通部１２２の
各対応するＶＣＣ１２３（＃０〜＃３）が常に同じヘッ
ダ変換処理をしている必要がある。たとえば、０系共通
部１２１のＶＣＣ１２３（＃０）と１系共通部１２２の
ＶＣＣ１２３（＃０）とは同じ状態でなければならな
い。具体的には、両系の各ＶＣＣ１２３（＃０〜＃３）
が有する変換テーブルの内容、すなわち０系および１系
の変換テーブルに格納される入力VPI/VCI と内部VPI/VC
I との対応関係が、互いに一致していなければならな
い。なお、各変換テーブルは、通常、交換機の制御系ソ
フトウェアによって０系／１系に対して同一の設定が行
われる。

【００２４】上記二重化構成の入力回線インタフェース
装置１０１において、例えば、０系共通部１２１のＶＣ
Ｃ１２３（＃０）に障害が発生すると、０系共通部１２
１はアウトオブサービス（Out Of Service）状態とな
る。この後、０系共通部１２１のハードウェアの修理・
交換をなど行い、共通部１２０の二重化を再構築するた
めに０系共通部１２１をインサービス（In Service) 状
態に戻すとき、０系共通部１２１のＶＣＣ１２３に、１
系共通部１２２のＶＣＣ１２３と同じ内容を設定する必
要がある。このように、一方の共通部をインサービス化
するときに、そのVCC の内容を他方のVCC の内容と一致
させる処理をVCC コピーと呼ぶ。

【００２５】VCC コピーを実現する方式の１つとして
は、交換機の制御系ソフトウェア（交換機全体を管理・
制御するプロセッサCPR が処理する）が、１系共通部１
２２のVCC に対して行った設定と同じ設定を０系共通部
１２１のVCC に対して行う処理が考えられる。この方式
は、VCC コピーを行うために特別なハードウェアを設け
る必要がないが、すべての処理を交換機の制御系ソフト
ウェアが行うため、交換機が収容する入力回線数が増加
すると、その回線数に比例して制御系の負担が増加して
しまう。すなわち、交換機の制御系は、VCC コピーの処
理のためのその資源が使用されてしまうので、交換処理
能力が低下してしまう。このため、VCC コピーでは、交
換機の制御系の処理を出来るだけ小さくし、かつ短時間
で行われる方式が望まれる。

【００２６】この要求を満たすための方式としては、図
２６に示すように、共通部１２０において両系のVCC 間
でVCC コピーを行うための交絡（相互接続）を持つハー
ドウェアを設ける方式が実施されている。この交絡構成
は、対応するVCC 毎に（VCC＃０、VCC ＃１、VCC ＃
２、VCC ＃３毎に）設けられるが、一般にそのハードウ
ェア規模は大きく、また、VCC コピーを処理するために
プロセッサを持つことが通常であり、そのためのファー
ムウェアも必要となる。従って、入力回線ごとにVCC を
設ける構成では、交換機が収容する回線数が増加するこ
とによってVCC の数が増加すると、VCC コピーのための
ハードウェアが大きくなり、そのためのコストも増加す
る。

【００２７】このように、回線毎にVCC を設けるVCC 分
散配置構成では、ハードウェア、特にVCC 内に設けるメ
モリの使用効率が低く、また、交換機の制御系の処理を
少なく抑えてVCC コピーを行う構成を低コストで実現す
ることはできなかった。

【００２８】本発明は、このような問題を解決するもの
であり、ハードウェア使用効率を高めることによって交
換機のハードウェア規模を小さくし、セルのヘッダ変換
機能を低コストで実現することを目的とする。

【００２９】

【課題を解決するための手段】本発明の手段について図
１を参照しながら説明する。本発明のヘッダ変換方式
は、データフィールドとそのデータフィールドを自律的
にルーティングさせるためのルーティング情報を含むヘ
ッダとからなる固定長パケットを交換するシステムを前
提とする。この交換システムをATM ネットワークとする
と、上記ルーティング情報は、VPI/VCI （仮想パス識別
子／仮想チャネル識別子）である。本発明のヘッダ変換
方式は、以下の各手段を有する。

【００３０】ヘッダ解析手段１−１，・・・，１−ｎ
は、入力回線ごとに設けられ、各入力回線に接続される
各入力ポートで受信される固定長パケットのヘッダを解
析してルーティング情報を取り出す。

【００３１】記憶手段２は、ヘッダ解析手段１−１，・
・・，１−ｎが取り出したルーティング情報（第１のル
ーティング情報）と、固定長パケットを出力するときに
そのヘッダに付加するルーティング情報（第２のルーテ
ィング情報）とを対応付けて格納する。ヘッダ解析手段
１−１，・・・，１−ｎは、第１のルーティング情報を
用いて記憶手段２にアクセスし、第２のルーティング情
報を取り出す。

【００３２】変換手段３−１，・・・，３−ｎは、入力
ポートごとに設けられ、ヘッダ解析手段１−１，・・
・，１−ｎによって記憶手段２から取り出された第２の
ルーティング情報を受け取り、第１のルーティング情報
を第２のルーティング情報に書き換えるヘッダ変換を行
う。

【００３３】記憶手段２は、ヘッダ解析手段１−１，・
・・，１−ｎ及び変換手段３−１，・・・，３−ｎから
分離した装置（またはボード）内に設ける。また、記憶
手段２を二重化系構成とする。

【００３４】複数の入力回線から入力される固定長パケ
ットのヘッダ変換に用いる情報を記憶手段２に集中させ
て格納し、上記複数の入力回線ごとに設けたヘッダ解析
手段１−１，・・・，１−ｎからこの記憶手段２にアク
セスする構成としている。このため、記憶手段２の使用
効率が向上する。特に、各入力回線の使用状況に応じ
て、記憶手段２の記憶領域を各入力回線に割り当てる構
成とし、例えば、同時に転送されるチャネル数が多い入
力回線に対して大きな記憶領域を割り当てるように制御
すれば、各入力回線における未使用記憶領域が小さくな
る。

【００３５】記憶手段２を二重化系構成とすると、記憶
手段２内に設けられる２つの系の内容を互いに一致させ
る必要があり、必要に応じて両系の間でコピー（一方の
系に格納されている情報を他方の系へコピーする）を行
うが、記憶手段２は、ヘッダ解析手段１−１，・・・，
１−ｎおよび変換手段３−１，・・・，３−ｎから分離
されているので、たとえば、ヘッダ解析手段１−１，・
・・，１−ｎまたは変換手段３−１，・・・，３−ｎを
修理・交換等するときには、上記コピーを行う必要がな
い。したがって、メンテナンス時間を短縮できる。

【００３６】

【発明の実施の形態】本発明の実施形態について図面を
参照しながら説明する。以下では、本発明のヘッダ変換
方式をATM に適用した例を説明する。ATM 交換システム
としては、図２１の構成を前提とし、ATM スイッチ１０
２の入力側および出力側にVCC(Virtual channel conver
sion )を有する構成である。すなわち、ATM スイッチ１
０２の入力側において、入力セルのヘッダに格納されて
いるVPI/VCI （入力VPI/VCI ）を交換機内で使用するVP
I/VCI （内部VPI/VCI ）に変換する。また、ATM スイッ
チ１０２の出力側では、ATM スイッチ１０２から出力さ
れたセルのヘッダに格納されている内部VPI/VCI をセル
を出力回線に出力するときのVPI/VCI （出力VPI/VCI ）
に変換する。

【００３７】なお、実施例ではATM スイッチの入力側お
よび出力側にVCC を設ける構成を示すが、本発明は、AT
M スイッチの入力側のみにVCC を設け、そのVCC にセル
を出力回線に出力するときのVPI/VCI （出力VPI/VCI ）
を格納しておき、そのVCC が入力セルのヘッダに格納さ
れているVPI/VCI （入力VPI/VCI ）を出力VPI/VCI に変
換する構成にも適用される。

【００３８】図２は、ATM 交換システムにおいて、ATM
スイッチの入力側に設けられたVCCの構成図である。VCC
は、"Virtual Channel Conversion"の略であり、VPI/V
CIを変換することが主機能であるが、ヘッダ変換機能あ
るいはヘッダ情報変換機能と呼ばれることも多い。本実
施例のヘッダ変換機能部は、回線インタフェース装置内
に設けられる変換制御部CNV と回線インタフェース装置
の外部に設けられる共有変換テーブルとからなる。

【００３９】図２に示す本実施例のヘッダ変換機能部
は、図２２に示す従来の構成と比較すると、以下の点が
異なる。すなわち、従来の構成では、入力回線ごとに設
けられるＶＣＣ１２３内に変換テーブルを設けていた
が、本実施例の構成では、入力回線インタフェース措置
１０の外部に共有変換テーブル２０を設けている。共有
変換テーブル２０は、複数の入力回線に対して１つ設け
られる。

【００４０】本実施例のヘッダ変換機能部は、入力回線
からセルを受信すると、共有変換テーブル２０からヘッ
ダ情報（内部VPI/VCI ）を取り出して、ヘッダ変換（入
力セルのVPI/VCI を内部VPI/VCI に書き換える）を行
い、そのセルをATM スイッチへ転送する。

【００４１】回線インタフェース装置１０は、個別部１
１及び共通部１３とから構成され、４本の入力回線＃０
〜＃３から入力されるセルを多重化してATM スイッチへ
転送する。個別部１１は、４本の入力回線＃０〜＃３を
それぞれ終端する回線終端部＃０〜＃３（１２−０〜１
２−３）を有する。回線終端部１２−０〜１２−３は入
力回線を介して転送されてくるセルを受信する入力ポー
トである。

【００４２】共通部１３は、互いに同一構成の０系共通
部１４及び１系共通部１５からなる二重化構成である。
０系共通部１４は、各回線終端部＃０〜＃３（１２−０
〜１２−３）にそれぞれ対応する変換制御部CNV ＃０〜
＃３（１６−０〜１６−３）を有する。各変換制御部CN
V ＃０〜＃３（１６−０〜１６−３）は、それぞれ共有
変換テーブル２０にアクセスして入力セルに格納されて
いる入力VPI/VCI に対応する内部VPI/VCI を取り出す。
そして、その内部VPI/VCI を用いてヘッダを変換し、そ
のヘッダを変換したセルを多重化部１７へ転送する。

【００４３】１系共通部１５は、０系共通部１４と同じ
処理を行う。すなわち、回線終端部＃０〜＃３（１２−
０〜１２−３）から出力されたセルは、１系共通部１５
の各変換制御部CNV ＃０〜＃３（不図示）によって受信
され、同様のヘッダ変換処理を行う。

【００４４】多重化部１７は、変換制御部CNV ＃０〜＃
３（１６−０〜１６−３）から出力されたセルを多重化
する。そして、０系共通部１４および１系共通部１５の
うちの一方（アクティブ系）の出力セルがATM スイッチ
へ転送される。

【００４５】共有変換テーブル２０は、共通部１３と同
様に二重化構成であり、互いに同一構成の０系共有変換
テーブル２１および１系共有変換テーブル２２からな
る。各共有変換テーブル２１および２２には、入力VPI/
VCI をキーアドレスとしてセルのヘッダ変換に使用され
るヘッダ情報（内部VPI/VCI ）が格納されている。両共
有変換テーブル２１および２２に格納されるヘッダ情報
は互いに同じである。

【００４６】０系共通部１４および１系共通部１５と、
０系共有変換テーブル２１および１系共有変換テーブル
２２との間の接続は、図２においては、０系どうしおよ
び１系どうしが接続された構成であるが、０系と１系と
が交絡してもよい。即ち、たとえば、０系共通部１４が
１系共有変換テーブル２２をアクセスすることも可能で
ある。

【００４７】各変換制御部CNV ＃０〜＃３（１６−０〜
１６−３）と共有変換テーブル２０との間の接続は、そ
れぞれ個別の接続線を設ける構成、図３(a) に示すよう
なバス接続構成、または、図３(b) に示すようなリング
接続構成が可能である。バス接続構成またはリング接続
構成における通信は、マルチプロセッサシステムのプロ
セッサ間の通信プロトコルまたはLAN プロトコルなどで
実現する。なお、本実施例では、各変換制御部CNV ＃０
〜＃３（１６−０〜１６−３）と共有変換テーブル２０
との間をシリアルバスで接続する構成とする。

【００４８】図２においては、１つの回線インタフェー
ス装置１０が収容する回線＃０〜＃３に対して共有変換
テーブル２０を設けているが、複数の回線インタフェー
ス装置に対して１つの共有変換テーブル２０を設ける構
成としてもよい。

【００４９】前述したように、従来のヘッダ変換機能部
（VCC ）は、図２２または図２３に示したように、回線
ごとに変換テーブルを設ける構成であったが、本実施例
のヘッダ変換機能は、複数の回線に対して１つの共有変
換テーブル２０を設ける構成である。図２に示す共有変
換テーブル２０には、複数の入力回線からそれぞれ入力
されるセルのヘッダ変換に使用する内部VPI/VCI が設定
されている。そして、回線ごとに設けられた変換制御部
部CNV ＃０〜＃３（１６−０〜１６−３）がそれぞれ共
有変換テーブル２０をアクセスする。

【００５０】図４は、ATM スイッチの出力側に設けられ
たVCC の構成図である。ATM スイッチの出力側に設けら
れるVCC は、出力回線ごとに変換制御部５１が設けらる
構成であり、基本的に、図２に示した入力側のVCC と同
じ構成である。ただし、共有変換テーブル５２は、内部
VPI/VCI に対応づけられて出力VPI/VCI を格納してい
る。すなわち、出力側のVCC は、ATM スイッチから出力
されたセルのヘッダに格納されている内部VPI/VCI を出
力VPI/VCI に変換するヘッダ変換を実行する。なお、図
４に示す回線終端部は、出力回線を介してセルを転送す
る出力ポートである。

【００５１】図５は、ATM スイッチの入力側の回線イン
タフェース装置内に設けられる変換制御部１６の構成図
である。なお、変換制御部１６は、変換制御部CNV ＃０
〜＃３（１６−０〜１６−３）を代表するものである。

【００５２】変換制御部１６は、入力回線毎に設けら
れ、各入力回線から入力されるセルのヘッダ情報に基づ
いて生成されるアドレスを用いて共有変換テーブル２０
をアクセスする。共有変換テーブル２０には、複数の入
力回線からそれぞれ入力されるセルのヘッダ変換に使用
する内部VPI/VCI が設定されている。そして、変換制御
部１６は、上記アドレスをキーとして共有変換テーブル
２０から内部VPI/VCI を取り出し、入力セルのヘッダに
格納されているVPI/VCI を共有変換テーブル２０から取
りだした内部VPI/VCI に書き換えるヘッダ変換を行う。

【００５３】共有変換テーブル２０の設定は、交換機全
体の呼制御処理を行うプロセッサ及びそのプロセッサ上
で実行されるソフトウェアプログラム（以下、交換機の
制御系（CPR ）と呼ぶ）によって書き込まれる。交換機
の制御系（CPR ）は、共有変換テーブル２０に対して直
接設定を行うことができることに加え、変換制御部１６
を介して共有変換テーブル２０上の所定アドレスに出力
ヘッダ情報、すなわち内部VPI/VCI を書き込むこともで
きる。また、交換機の制御系（CPR ）は、必要に応じて
共有変換テーブル２０の内容を参照するが、この場合
も、共有変換テーブル２０を直接アクセスする方法の他
に、変換制御部１６を介して共有変換テーブル２０へア
クセスを行うこともでききる。

【００５４】このように、変換制御部１６は、入力セル
のヘッダ変換に際して共有変換テーブル２０から内部VP
I/VCI を取り出す機能、および交換機の制御系（CPR ）
からの設定・参照要求に従って共有変換テーブル２０へ
アクセスする機能を有する。以下、変換制御部１６の各
ブロックの機能を説明する。

【００５５】入力ヘッダ解析部４１は、入力セルのヘッ
ダ部を参照して、共有変換テーブル２０にアクセスする
ためのアドレスを生成する。すなわち、まず、入力セル
のヘッダに収容されるVPI/VCI をラッチする。そして、
図６(a) に示すように、その入力VPI （１２ビット）を
MSB １２ビットに、入力VCI （１６ビット）をLSB １６
ビットに置くアドレス（合計２８ビット）を生成する。
この生成されたアドレスは、テーブルアクセス制御部３
０の入力セルアドレスレジスタ３１に保持される。

【００５６】テーブルアクセス制御部３０は、入力ヘッ
ダ解析部４１が生成したアドレスまたは交換機制御系
（CPR ）からのアクセス要求に際して転送されてくるア
ドレスを用いて共有変換テーブル２０へのリード／ライ
ト・アクセスを制御する。テーブルアクセス制御部３０
の各ブロックの機能は以下の通りである。

【００５７】制御系インタフェース部３２は、交換機の
制御系（CPR ）との間のバスを終端する。交換機の制御
系（CPR ）からのアクセス要求は、共有変換テーブル２
０に内部VPI/VCI を設定するためのライトアクセス要求
または共有変換テーブル２０の内容を参照するリードア
クセス要求であり、それらアクセス要求は、例えば、図
６(b) に示すようなフォーマットである。「R/W ビッ
ト」は、交換機の制御系（CPR ）からのアクセス要求が
リードアクセスであるのかライトアクセスかを示すビッ
トであり、たとえば、リードで「０」、ライトで「１」
とする。設定アドレスは、共有変換テーブル２０に内部
I/VCI を設定するときの共有変換テーブル２０への書込
みアドレス(SRA) である。参照アドレスは、共有変換テ
ーブル２０の内容を参照するときの読出しアドレス(RR
A) である。設定データは、共有変換テーブル２０に設
定する内部VPI/VCI であり、上記の設定アドレスに書き
込まれる。なお、共有変換テーブル２０の内容を参照す
るリードアクセスの場合はデータを転送する必要がない
ので、設定データは「ドント・ケア」である。

【００５８】変換制御部１６から交換機の制御系（CPR
）へ応答する場合は、例えば、図６(c) に示すような
フォーマットでデータが転送される。「R/W ビット」
は、このデータ転送が交換機の制御系（CPR ）からのリ
ードアクセスに対する応答であるので、リードに固定さ
れる。読出しデータは、入力セルのヘッダ変換に際して
のリードアクセスまたは交換機の制御系（CPR ）からの
リードアクセスによって共有変換テーブル２０から読み
出されたデータ（RRD ）であり、内部VPI/VCI である。

【００５９】交換機の制御系（CPR ）が共有変換テーブ
ル２０の設定のためのアクセス要求を発行すると、制御
系インタフェース３２は、ライトアクセスを指定するR/
W 指示信号をリード／ライト制御部３５に転送するとと
もに、設定アドレスおよび設定データをそれぞれ設定ア
ドレスレジスタ３３および設定データレジスタ３４に設
定する。一方、交換機の制御系（CPR ）が共有変換テー
ブル２０を参照するためのアクセス要求を発行すると、
制御系インタフェース３２は、リードアクセスを指定す
るR/W 指示信号をリード／ライト制御部３５に転送する
とともに、参照アドレスを設定アドレスレジスタ３３に
設定する。また、共有変換テーブル２０から読み出した
データを受信した場合にはそのデータを交換機の制御系
（CPR ）へ転送する。

【００６０】リード／ライト制御部３５は、共有変換テ
ーブル２０へのアクセスのタイミングを制御する。すな
わち、リード／ライト制御部３５は、入力セルの転送タ
イミングと同期をとりながら制御系インタフェース３２
が出力するR/W 指示信号に従って、アドレスセレクタ３
６への選択信号を生成するとともに、送受信制御部３７
に対してリードアクセスまたはライトアクセスを通知す
る。

【００６１】ところで、一般的に、変換制御部１６へセ
ルが流入するタイミングと、交換機の制御系（CPR ）か
ら共有変換テーブル２０へのアクセス要求が発生するタ
イミングとは互いに非同期である。したがって、入力セ
ルのヘッダ変換のためのアクセスと上記交換機の制御系
（CPR ）からのアクセスとが同時に要求されることが起
こり得る。このような場合には、入力セルのヘッダ変換
のアクセスに対して高い優先度を与えることにより、入
力セルのヘッダ変換を確実に行えるようにする必要があ
る。

【００６２】このため、リード／ライト制御部３５は、
入力ハイウェイ（図２における個別部１１と共通部１３
との間の伝送路）上でセルと同期しながらそのセルにパ
ラレルに転送されそのセルの先頭位置タイミングを示す
セルフレーム信号を用いて各セルのタイミングを認識す
る。そして、リード／ライト制御部３５は、図７に示す
ように、ATM 交換機内において各セルに対して割り当て
られる時間である１セルスロット期間（５３τ）を、入
力セルのヘッダ変換に伴うアクセスのための期間（期間
）と、交換機の制御系（CPR ）から要求に伴うアクセ
スのための期間（期間）とに振り分ける。期間で
は、入力セルのヘッダ情報から生成したアドレスをキー
として共有変換テーブル２０から内部VPI/VCI を読み出
す処理を行う。また、期間では、交換機の制御系（CP
R ）からのアクセス要求によって共有変換テーブル２０
へのアクセスを行う。

【００６３】リード／ライト制御部３５は、アドレスセ
レクタ３６に対して、上記期間および期間のタイミ
ングを通知するセレクト信号を転送する。また、リード
／ライト制御部３５は、交換機の制御系（CPR ）からの
アクセス要求がライトアクセス（共有変換テーブル２０
への設定）であったときに、そのライトアクセスを受信
した直後の期間において送受信制御部３７に対してラ
イトアクセス要求を転送し、それ以外の場合は、すべて
リードアクセス要求を転送する。すなわち、入力セルの
ヘッダ変換に伴うアクセスのために割り当てられている
期間および交換機の制御系（CPR ）からのアクセス要
求がリードアクセス（共有変換テーブル２０の内容の参
照）であったときには、送受信制御部３７に対してリー
ドアクセス要求を転送する。

【００６４】アドレスセレクタ３６は、リード／ライト
制御部３５から期間および期間のタイミング示すセ
レクト信号を受信する。期間においては、入力セルア
ドレスレジスタ３１に格納されているアドレス（入力セ
ルのVPI/VCI ）を選択して送受信制御部３７へ転送す
る。一方、期間においては、設定アドレスレジスタ３
２に格納されているアドレス（交換機の制御系（CPR ）
から転送されてきたアドレス）を選択して送受信制御部
３７へ転送する。したがって、変換制御部１６にセルが
入力すると、そのセルに対する期間において、共有変
換テーブル２０へのリードアクセスアドレスとしてその
入力セルのVPI/VCI が送受信制御部３７へ転送される。
また、交換機の制御系（CPR ）からの要求により共有変
換テーブル２０へのアクセスが発生すると、期間にお
いて交換機の制御系（CPR ）が指示するアドレス（設定
アドレスまたは参照アドレス）および設定データが送受
信制御部３７へ転送される。

【００６５】送受信制御部３７は、上記アドレス、デー
タ、およびR/W アクセス要求に従って共有変換テーブル
２０へのアクセスを実行する。図８(a) は、入力セルの
ヘッダ変換に際して共有変換テーブル２０から内部VPI/
VCI を読出すためのアクセスにおいて、送受信制御部３
７から共有変換テーブル２０へ転送されるアクセス要求
のフォーマットである。ここで、「R/W ビット」はリー
ドアクセスを示す状態に設定され、「入力VPI/VCI 」は
入力セルのヘッダから取り出したVPI/VCI である。ま
た、「回線番号」は、図２において、回線終端部１２を
介して変換制御部１６に接続される回線の番号であり、
たとえば、変換制御部＃０（１６−０）から共有変換テ
ーブル２０へ転送されるアクセス要求には「０」が設定
される。なお、各入力回線はそれぞれ回線終端部１２に
収容されるので、この「回線番号」は、各回線終端部を
識別するための番号（入力ポート番号）と同じである。

【００６６】図８(b) は、交換機の制御系（CPR ）から
の要求によって共有変換テーブル２０へアクセスすると
きに、送受信制御部３７から共有変換テーブル２０へ転
送されるアクセス要求のフォーマットである。「R/W ビ
ット」、「設定アドレスまたは参照アドレス」および
「設定データ」は、交換機の制御系（CPR ）から転送さ
れてきたものと同じである。

【００６７】図８(a) または(b) に示すアクセス要求
は、共有変換テーブル２０と変換制御部１６とを接続す
るバス上に出力される。共有変換テーブル２０は、図８
(a) に示すアクセス要求を受信すると、そのアクセス要
求に設定されている「入力VPI/VCI 」をキーとして内部
VPI/VCI を読み出す。また、図８(b) に示すアクセス要
求のうち「R/W ビット」がリードアクセスを示す状態に
設定されたものを受信すると、その「参照アドレス」を
キーとして内部VPI/VCI を読み出す。そして、共有変換
テーブル２０は、図８(c) に示すように、読み出した内
部VPI/VCI （読出しデータ）に、上記アクセス要求を発
行した変換制御部１６の回線番号（ポート番号）を付加
して、共有変換テーブル２０と変換制御部１６とを接続
するバス上に出力する。

【００６８】なお、共有変換テーブル２０は、図８(b)
に示すアクセス要求のうち「R/W ビット」がライトアク
セスを示す状態に設定されたものを受信すると、その設
定アドレスに対応する領域に「設定データ」を書き込
む。

【００６９】変換制御部１６の送受信制御部３７は、共
有変換テーブル２０からバスを介して転送されてくる図
８(c) に示すデータを受信すると、そこに格納されてい
る回線番号が自己の回線番号と一致した場合にそのデー
タを取り込む。送受信制御部３７は、共有変換テーブル
２０からの読出しデータが、入力セルのヘッダ変換のた
めのデータであるのか、交換機の制御系（CPR ）からの
要求によって読み出されたデータであるのかを認識して
いる。そして、入力セルのヘッダ情報変換のためのデー
タを受信した場合には、そのデータをヘッダ変換部４３
へ転送し、そこでセルのヘッダ変換を行う。すなわち、
入力セルのVPI/VCI を共有変換テーブル２０から読み出
した内部VPI/VCI に書き換える。なお、変換制御部１６
に入力したセルは、遅延回路４２によって共有変換テー
ブル２０へのアクセスに要する時間だけ遅延されてヘッ
ダ変換部４３へ転送される。交換機の制御系（CPR ）か
らの要求によって読み出されたデータを受信した場合に
は、その読出しデータを制御系インタフェース３２を介
して交換機の制御系（CPR ）へ転送する。

【００７０】変換制御部１６から共有変換テーブル２０
へのアクセス制御についてまとめたものを以下に示す。・入力セルのヘッダに格納されている入力VPI/VCI を用
いて共有変換テーブル２０にリードアクセスを行い、対
応する内部VPI/VCI を得る。・交換機の制御系（CPR ）が共有変換テーブル２０に内
部VPI/VCI を設定するときには、交換機の制御系（CPR
）が発行するアクセス要求に格納されている設定アド
レスを用いて共有変換テーブル２０へライトアクセスを
行い、その設定アドレスに対応する領域に設定データを
書き込む。・交換機の制御系（CPR ）が共有変換テーブル２０の内
容を参照するときには、交換機の制御系（CPR ）が発行
するアクセス要求に格納されている参照アドレスを用い
て共有変換テーブル２０へリードアクセスを行い、その
参照アドレスに対応する領域からデータ（内部VPI/VCI
）を読み出す。

【００７１】なお、上記実施例では、内部VPI/VCI を２
８ビットの情報として説明したが、サーチを容易にする
ために、２８ビットよりも短い情報に圧縮するような構
成としてもよい。

【００７２】図９は、ATM スイッチの出力側の回線イン
タフェース装置内に設けられる変換制御部５１の構成図
である。変換制御部５１は、基本的に変換制御部１６と
同じ構成である。変換制御部５１は、共有変換テーブル
５２にアクセスし、ATM スイッチから出力されたセルの
ヘッダに格納されている内部VPI/VCI を出力VPI/VCIに
変換して出力回線へ出力する。

【００７３】次に、複数の変換制御部１６と共有変換テ
ーブル２０との間のインタフェースを説明する。なお、
以下では、ATM スイッチの入力側のVCC について説明を
するが、ATM スイッチの出力側のVCC についても基本的
に同じである。すなわち、変換制御部５１と共有変換テ
ーブル５２との間のインタフェースについても同様の構
成である。

【００７４】図１０は、変換制御部１６と共有変換テー
ブル２０との間のインタフェースを説明する図である。
変換制御部＃０〜＃３（１６−０〜１６−３）は、それ
ぞれシリアルバス６５に接続されている。一方、共有変
換テーブル２０は、変換制御部＃０〜＃３（１６−０〜
１６−３）にそれぞれ対応してインタフェース部＃０〜
＃３（６０−０〜６０−３）を有し、各インタフェース
部＃０〜＃３（６０−０〜６０−３）がシリアルバス６
５に接続されている。

【００７５】変換制御部＃０（１６−０）は、共有変換
テーブル２０へアクセスするとき、図８(a) または(b)
に示すフォーマットのアクセス要求をシリアルバス６５
上に出力する。このアクセス要求には、回線番号（入力
ポート番号）として「０」が設定されている。このアク
セス要求は、インタフェース部＃０〜＃３（６０−０〜
６０−３）に転送されるが、その回線番号が「０」であ
るので、インタフェース部＃０（６０−０）のみによっ
て取り込まれる。

【００７６】インタフェース部＃０（６０−０）が上記
アクセス要求を取り込むと、テーブル制御部７１がその
旨を認識し、そのアクセス要求に従ってテーブル７２を
アクセスする。そして、上記アクセス要求がリードアク
セスであった場合には、テーブル７２から読み出したデ
ータをインタフェース部＃０（６０−０）に渡す。

【００７７】インタフェース部＃０（６０−０）は、図
８(c) に示すフォーマットのデータを作成してシリアル
バス６５上に出力する。ここで、回線番号は「０」が設
定されている。インタフェース部＃０（６０−０）から
出力されたデータは、変換制御部＃０〜＃３（１６−０
〜１６−３）に転送されるが、その回線番号が「０」で
あるので、変換制御部＃０（１６−０）のみによって取
り込まれる。

【００７８】このようにして、変換制御部＃０（１６−
０）から共有変換テーブル２０へアクセスが実行され
る。なお、変換制御部＃１〜＃３（１６−１〜１６−
３）から共有変換テーブル２０へのアクセスも同じであ
る。

【００７９】図１０において、変換制御部＃０〜＃３
（１６−０〜１６−３）は、例えば、回線インタフェー
ス装置１０の共通部１３内の０系共通部１４に属する。
また、図１０に示す共有変換テーブル２０は、０系共有
変換テーブル２１または１系共有変換テーブル２２のう
ちの一方であり、ここでは、０系共有変換テーブル２１
とする。この場合、０系共通部１４内の各変換制御部＃
０〜＃３（１６−０〜１６−３）が０系共有変換テーブ
ル２１へアクセスすると同時に、１系共通部１５内の各
変換制御部＃０〜＃３は、１系共有変換テーブル２２へ
全く同じアクセスを行う。

【００８０】図１１は、共有変換テーブル２０の構成図
である。共有変換テーブル２０は、変換制御部＃０〜＃
３（１６−０〜１６−３）に対応して、すなわち回線＃
０〜＃３に対応して４個のインタフェース部＃０〜＃３
（６０−０〜６０−３）を有する。各インタフェース部
＃０〜＃３（６０−０〜６０−３）は、基本的に同じ動
作をするので、ここでは、インタフェース部＃０（６０
−０）の動作を説明する。

【００８１】インタフェース部＃０（６０−０）は、変
換制御部＃０〜＃３（１６−０〜１６−３）からシリア
ルバス６５を介して転送される図８(a) または(b) に示
す形式のデータを受信すると、「回線番号」をチェック
し、その回線番号が「０」であるデータのみを取り込
む。すなわち、変換制御部＃０（１６−０）から出力さ
れたデータを取り込む。

【００８２】シリアル／パレラル変換部６１は、上記取
り込んだ受信データをパラレル形式に変換し、受信デー
タレジスタ６２に格納すると同時に、テーブル制御部７
１に対して受信割込み信号を転送する。受信データレジ
スタ６２は、テーブル制御部７１内のプロセッサ７４の
プロセッサバス７３の配下に収容されており、プロセッ
サ７４によってリードアクセスされる。送信データレジ
スタ６３およびパラレル／シリアル変換部６４について
は、後述する。

【００８３】テーブル制御部７１は、出力ヘッダ情報を
格納するテーブル７２に対してリード／ライトアクセス
を行うブロックであり、インタフェース部＃０〜＃３
（６０−０〜６０−３）が受信したデータの入力VPI/VC
I （または設定アドレス）をキーアドレスとして、テー
ブル７２からヘッダ情報を検索し、そのヘッダ情報をイ
ンタフェース部＃０〜＃３（６０−０〜６０−３）へ転
送する。

【００８４】割込み制御部７５は、インタフェース部＃
０〜＃３（６０−０〜６０−３）から転送される割込み
信号を調停し、プロセッサ７４に対して割込みをかけ
る。たとえば、上述のようにしてインタフェース部＃０
（６０−０）が受信割込み信号を転送すると、割込み制
御部７５は、プロセッサ７４に割込みをかけることによ
ってその旨を通知する。プロセッサ７４は、この割込み
によって、インタフェース＃０が変換制御部＃０（１６
−０）からデータを受信したことを認識し、インタフェ
ース部＃０（６０−０）内の受信データレジスタ６２か
らデータを読み出す。そして、その読み出したデータの
入力VPI/VCI （または設定アドレス）に従ってテーブル
７２をアクセスし、ヘッダ情報（内部VPI/VCI ）を取り
出す。さらに、プロセッサ７４は、このヘッダ情報（内
部VPI/VCI ）をインタフェース部＃０（６０−０）内の
送信データレジスタ６３に書き込む。なお、メモリ７６
は、上記処理におけるプロセッサ７４の作業用RAM であ
るが、テーブル７２をアクセスするためのインデックス
メモリとしても使用される。インデックスメモリについ
ては後述する。

【００８５】送信データレジスタ６３は、プロセッサバ
ス７３の配下にある。そして、送信データレジスタ６３
は、テーブル制御部７１のプロセッサ７４によって書き
込まれたヘッダ情報（内部VPI/VCI ）を保持する。パラ
レル／シリアル変換部６４は、送信データレジスタ６３
に格納されたデータをシリアルデータに変換して、シリ
アルバス６５に送出する。この送出が完了したら、テー
ブル制御部７１のプロセッサ７４に対して送信割込みを
かける。

【００８６】尚、テーブル制御部７１は、交換機の制御
系（CPR ）ともインタフェースし、テーブル７２へのデ
ータ追加・削除を行う。すなわち、この実施例のヘッダ
変換機能部（VCC ）は、変換制御部１６を介してテーブ
ル７２のデータ書換えを行うだけででなく、交換機の制
御系（CPR ）から変換制御部１６を介することなくテー
ブル７２のデータ書換えを行うことも可能である。ま
た、テーブル制御部７１は、二重化された他系のテーブ
ル制御部ともインタフェースし、後述するVCC コピーを
行う。すなわち、図１１に示す共有変換テーブル２０が
０系共有変換テーブル２１であるとすると、同図に示す
テーブル制御部７１は、１系共有変換テーブル２２内に
設けられるテーブル制御部７１と接続する。

【００８７】次に、ヘッダ情報（内部出力VPI/VCI ）を
格納するテーブルの構成方法を説明する。すなわち、図
１０または図１１に示すテーブル７２の構成を説明す
る。テーブル７２は、複数の入力回線を介して入力され
るセルのヘッダ変換のためのヘッダ情報（内部VPI/VCI
）を格納する。テーブル７２のハードウェア構成とし
ては、様々な方式が考えられるが（例えば、直線的にア
ドレスを割りつけたメモリ、或いはインデックスメモリ
をもつ二段構成メモリなど）、これはATM 交換機の規模
に応じて自由に設計できる。以下では、テーブル７２の
記憶領域を各回線に固定的に割り当てる固定割当方式、
および各回線の使用状況に応じてテーブル７２の記憶領
域を動的変化させながらに割り当てる動的割当方式につ
いて説明する。

【００８８】図１２は、固定割当方式におけるテーブル
構成を説明する図である。固定割当方式では、図１２
(a) に示すように、テーブル７２の記憶領域を一定アド
レス毎に分割し、各記憶領域を各回線（図２では、＃０
〜＃３）に固定的に割り当てる。本実施例では、テーブ
ル７２の記憶領域をその先頭から３２アドレス毎のブロ
ックに分割し、それら各記憶領域を回線＃０〜＃３に対
して占有的に割り当てる。この構成によれば、各回線ご
とに３２種類の入力VPU/VCIについてのヘッダ変換を行
うことができる。

【００８９】テーブル７２のデータフィールドは、図１
２(b) に示すように、５７ビット長であり、セットビッ
ト、入力ヘッダ情報、変換情報（出力ヘッダ情報）から
構成される。

【００９０】セットビットは、テーブル７２のアドレス
に対応して設定するビットであり、そのアドレスに有効
な情報が設定されているか否かを表示し、有効データが
格納されているときに「１」が設定される。一方、セッ
トビットが「０」である場合は、そのアドレスにはヘッ
ダ情報が未設定であることを表す。テーブル制御部７１
がテーブル７２のあるアドレスにヘッダ情報を設定する
ときに、そのアドレスに対応するセットビットに「１」
が書き込まれ、そのアドレスの設定を解除（削除）する
時に「０」が書き込まれる。

【００９１】変換テーブル７２のデータフィールドは、
入力ヘッダ情報と出力ヘッダ情報とを１組にして格納す
る。そして、テーブル制御部７１は、受信データレジス
タ６２から読み出したデータの入力VPI/VCI とデータフ
ィールド内の入力ヘッダ情報とが一致するレコードを検
索する。たとえば、回線＃０からセルが入力され、イン
タフェース部＃０（６０−０）が受信割込み信号を発生
させると、テーブル制御部７１のプロセッサ７４は、イ
ンタフェース部＃０（６０−０）の受信データレジスタ
に格納されている上記入力セルの入力VPI/VCI を読み出
してメモリ７６に格納する。続いて、変換テーブル７２
において回線＃０に対して割り当てられている記憶領域
（アドレス０〜１Ｆ）を検索する。この時、セットビッ
トが「１：有効データが格納されている」に設定されて
いるレコードのみを検索する。そして、上記入力セルの
入力VPI/VCI とテーブル７２のデータフィールド内の入
力VPI/VCI とが一致するレコードの出力ヘッダ情報を取
り出す。この出力ヘッダ情報は、上記入力セルのヘッダ
変換に使用する内部VPI/VCI であり、インタフェース部
＃０（６０−０）を介して変換制御部１６−０へ転送さ
れる。

【００９２】このように、固定割当方式では、入力セル
の入力VPI/VCI を用いてテーブルを直接参照して内部VP
I/VCI を取り出す。このため、プロセッサ７４に処理
は、簡単になる。

【００９３】図１３は、第１の動的割当方式におけるテ
ーブル構成を説明する図である。第１の動的割当方式で
は、テーブル制御部７１内のメモリ７６を用いてインデ
ックステーブルを設け、そのインデックステーブルを利
用してテーブル７２の所定領域にアクセスする。ここで
は、８本の入力回線＃０〜＃７に対して共有変換テーブ
ル２０を設け、それら８本の入力回線＃０〜＃７から入
力されるセルのヘッダ変換に使用する内部VPI/VCI をそ
の共有変換テーブル２０内のテーブル７２に格納した場
合を０として説明する。

【００９４】第１の動的割当方式では、図１３に示すよ
うに、テーブル７２を対応する入力回線数よりも多くの
ブロックに分割している。すなわち、入力回線数８本に
対してテーブル７２を１６ブロックに分割している。そ
して、各入力回線＃０〜＃７に対してブロック０〜１５
を割り当てる。また、必要に応じて、１本の入力回線に
対して複数のブロックを割り当てることができる。

【００９５】上記方式でブロックの割当を行う場合、各
入力回線＃０〜＃７とブロック０〜１５との対応関係は
固定されていないので、その対応関係をインデックステ
ーブルに格納し、割当がかわるごとにそのインデックス
テーブルを書き換える方式を採用する。

【００９６】インデックステーブルは、回線番号（カー
ド）＃０〜＃７ごとに１６ビットのデータフィールドが
設けられ、そのデータフィールドの各ビットがテーブル
７２の各ブロック０〜１５に対応している。即ち、各デ
ータフィールドのMSB がブロック１５に対応し、LSB が
ブロック０に対応している。図１３に示す例では、入力
回線＃０に対してテーブル７２の３つのブロック０、８
および９が割当てられている。また、インデックステー
ブルは、テーブル７２の各ブロックへのポインタを格納
している。したがって、たとえば、入力回線＃０を介し
て受信した入力セルのヘッダ変換に伴ってテーブル７２
をアクセスする場合、インデックステーブルを参照する
ことにより、ブロック０、８および９を指すポインタを
取り出すことができる。

【００９７】第１の動的割当方式のテーブル７２の各ブ
ロックに格納されるデータは、図１２を用いて説明した
固定割当て方式のデータ構成と同じである。すなわち、
入力ヘッダ情報と出力ヘッダ情報とが１組みになって格
納されている。そして、上述のように、入力回線＃０に
対してブロック０、８、９が割当てられている場合、入
力回線＃０から入力するセルの入力VPI/VCI とそのセル
のヘッダ変換に使用する内部VPI/VCI とが１組に対応づ
けられてブロック０、８、９のいずれかに格納される。

【００９８】第１の動的割当方式の各ブロックは、図１
２に示した固定割当方式の各ブロックよりも小さく、た
とえば、各ブロック０〜１５は、それぞれ８個のレコー
ドを持つものとし、以下にブロックの割当て方法を説明
する。

【００９９】テーブル７２は、呼の設定時に交換機の制
御系（CPR ）によって入力VPI/VCIとその入力VPI/VCI
に対応する内部VPI/VCI とが１組になって書き込まれ
る。そして、呼の切断時に、その呼の対して書き込まれ
たデータが削除される。たとえば、入力回線＃１に対し
てブロック１が割当てられている場合、入力回線＃１上
に新たに呼を設定するときにブロック１内の空きレコー
ドに、その呼に対応する入力VPI/VCI および内部VPI/VC
I が書き込まれる。ここで、各ブロックは８レコード構
成なので、入力回線＃１上に同時に８種類以上の呼を設
定する場合には、未使用ブロック（たとえば、ブロック
１５）を入力回線＃１に割り当てる。

【０１００】１本の回線に対して複数のブロックが割当
てられている期間に、呼の切断等によってその回線上に
同時に設定される呼の数が減少した場合には、レコード
の「並べ替え」を行う。例えば、入力回線＃１に対して
ブロック１および１５が割当てられているときに、ブロ
ック１に７つの入力VPI/VCI および内部VPI/VCI が設定
され、ブロック１５に１つの入力VPI/VCI および内部VP
I/VCI が設定されているとすると、ブロック１５に設定
されている入力VPI/VCI および内部VPI/VCI をブロック
１に書き込む。そして、ブロック１５を入力回線＃１か
ら開放し、他の任意の入力回線に割り当てられる状態に
する。この結果、入力回線＃１に対しては、ブロック１
のみが割り当てられた状態となる。

【０１０１】このように、第１の動的割当方式では、各
回線の使用状況に応じてテーブル７２のブロックが割り
当てられる。第１の動的割当方式におけるテーブル７２
へのアクセス動作を説明する。ここでは、テーブル７２
は１６ブロックに分割され、各ブロックは８アドレス
（８レコード）を持つ。そして、入力回線＃０から入力
されたセルのヘッダ変換を行う場合を説明する。

【０１０２】入力回線＃０からセルが入力されると、そ
のセルのヘッダに格納されている入力VPI/VCI がリード
アクセス要求とともに共有テーブル２０に転送される。
共有テーブル２０では、インタフェース部＃０（６０−
０）が上記データを受信し、上記セルの入力VPI/VCI を
受信データレジスタ６２に格納するとともに、プロセッ
サ７４に対して受信割込み信号を転送する。プロセッサ
７４は、この受信割込み信号により、受信データレジス
タ６２から入力VPI/VCI を読み出してメモリ７６に格納
する。そして、インデックステーブルの回線番号（カー
ド）が「０」に設定されているブロックをリードし、ブ
ロック０、８および９について「１」が設定されている
ことを認識すると、プロセッサ７４は、テーブル７２の
ブロック０、８および９に対してアクセスし、上記入力
VPI/VCI に対応する内部VPI/VCIを取り出す。なお、ブ
ロック内の検索方法は、図１２を用いて説明した固定割
当方式の場合と同様である。テーブル７２から取り出さ
れた内部VPI/VCI は、インタフェース部＃０（６０−
０）を介して変換制御部＃０（１６−０）に転送され
る。そして、変換制御部＃０（１６−０）は、入力VPI/
VCI を内部VPI/VCI に書き換えるヘッダ変換を行う。

【０１０３】第１の動的割当方式におけるテーブル７２
の大きさ（メモリ容量）について説明する。ここでは、
各入力回線（＃０〜＃７）から入力されるセルのVPI/VC
I 数（同時に設定される呼の数）の平均値及び最大値が
わかっているものとする。

【０１０４】図２２〜図２５を参照しながら説明した従
来の方式（入力回線毎に内部VPI/VCI を格納するテーブ
ルを設ける構成）では、各入力回線ごとにすべてのヘッ
ダ変換を確実に行うためには、任意の入力回線おいて入
力セルのVPI/VCI 数がその最大値になる可能性があるこ
とを考慮し、上記最大値に対応する数の内部VPI/VCIを
各テーブルに格納できるようにしておかなければならな
い。

【０１０５】一方、第１の動的割当方式では、各回線に
対して必要に応じてテーブル７２のブロックを割り当て
るので、各回線に対して無駄なメモリ領域を割り当てる
ことはない。また、すべての回線（＃０〜＃７）の使用
率が同時に高くなることは稀であり、使用率が高い回線
と低い回線とが混在するのが一般的であるので、上記８
本の回線から入力されるセルのVPI/VCI 数（同時に設定
される呼の数）の合計を上記平均値の８倍と見なすこと
ができる。このため、上記８本の回線に対してテーブル
７２を設ける構成では、そのメモリ容量を、上記VPI/VC
I 数の平均値の８倍に対応する数の内部VPI/VCI を格納
できる程度の大きさとすればよい。したがって、テーブ
ル７２の大きさ（メモリ容量）を小さくできる。

【０１０６】図１４は、第２の動的割当方式におけるテ
ーブル構成を説明する図である。第２の動的割当方式
は、第１の動的割当方式と同様に２段検索ではあるが、
１段目にCAM (Contents Addressable Memory) を用い、
テーブル７２を複数のブロックには分割しない。また、
図１４(a) に示すように、CAM のアドレスとテーブル７
２のアドレスとを１対１に対応させる。CAM は、たとえ
ば、メモリ７６内に設ける。

【０１０７】CAM のデータフィールドには、「回線番号
＋入力ヘッダ情報」を格納する。この「回線番号＋入力
ヘッダ情報」は、図１４(b) に示すように、４ビットの
回線番号（ポート番号）、１２ビットの入力VPI 、およ
び１６ビットの入力VCI とから構成される。この実施例
では、回線番号を識別するために４ビットが割り当てら
れており、最大１６本の回線（１６個の変換制御部）に
よってテーブルが共有される。

【０１０８】テーブル７２のデータフィールドには、変
換情報のみを格納する。この変換情報は、図１４(c) に
示すように、ヘッダ変換に使用される内部VPI/VCI であ
り、そのデータ長は２８ビットである。

【０１０９】第２の動的割当方式におけるテーブル７２
へのアクセス動作を説明する。初めに、交換機の制御系
（CPR ）がテーブル７２に対して変換情報を設定する場
合を説明する。以下では、入力VPI=A および入力VCI=B
を持ったセルが回線＃Ｘから入力されたときに、その入
力VPI/VCI を内部VPI=C および内部VCI=D に変換させる
ための情報をテーブル７２に設定する。 (1) 交換機の制御系（CPR ）から受信した情報をもと
に、テーブル制御部７１のプロセッサ７４は、CAM に設
定するデータフィールドを作成する。すなわち、データ
「XAB 」を作成する。ここで、Ｘは回線番号であり、Ａ
Ｂは入力VPI/VCI である。 (2) データ「XAB 」をCAM に設定する。すなわち、CAM
にデータ「XAB 」を書き込む。CAM は空きデータフィー
ルドにデータ「XAB 」を設定し、同時にそのデータを設
定したアドレスを出力する。この時のアドレスを「２」
とする。 (3) プロセッサ７４は、CAM から得られたアドレス
「２」を用いてテーブル７２においてアドレス「２」が
示すデータフィールドに交換機の制御系（CPR ）から受
信した変換情報を設定する。すなわち、データ「CD」を
書き込む。

【０１１０】次に、変換制御部１６が入力セルのヘッダ
変換に際して、入力VPI/VCI をキーとしてテーブル７２
から内部VPI/VCI を取り出す処理を説明する。以下で
は、回線＃Ｘから入力VPI=A および入力VCI=B を持った
セルが入力し、そのセルのヘッダ変換を行うために内部
VPI/VCI を取り出すときの処理を示す。 (1) 回線＃Ｘから上記セルが入力すると、変換制御部＃
Ｘ（１６）は、図８(a)に示す形式のデータに入力VPI/V
CI として「AB」を格納して共有変換テーブル２０に転
送する。そして、共有変換テーブル２０のインタフェー
ス部＃Ｘは、テーブル制御部７１のプロセッサ７４に対
して受信割込み信号を転送して割り込みをかける。 (2) プロセッサ７４は、インタフェース部＃Ｘの受信デ
ータレジスタ６２に格納されているデータを読み出し、
入力ヘッダ情報（入力VPI ＝A および入力VCI=B）を得
る。 (3) プロセッサ７４は、上記(2) で得られた情報を基
に、CAM を検索するためのデータフィールド値を作成す
る。本例の場合は、回線＃Ｘから入力されたセルのヘッ
ダ変換であるので、データ「XAB 」が作成される。 (4) プロセッサ７４は、データ「XAB 」を用いてCAM に
リードアクセスを行う。CAM はデータ「XAB 」に一致す
るデータフィールドのアドレスを出力する。本例では、
アドレス「２」が得られたとする。 (5) プロセッサ７４は、テーブル７２においてアドレス
「２」に対応するデータフィールドをリードし、出力ヘ
ッダ情報「CD」 (内部VPI=C および内部VCI=D ）を得
る。 (6) プロセッサ７４は、上記(5) で得られた出力ヘッダ
情報をインタフェース部＃Ｘの送信データレジスタ６３
に設定する。そして、インタフェース部＃Ｘは、送信デ
ータレジスタ６３に格納されているデータを変換制御部
＃Ｘ（１６）へ転送し、転送が完了したときにプロセッ
サ７４に送信割込み信号を転送することによって送信割
込をかける。 (7) プロセッサ７４が上記送信割込を受けると、共有変
換テーブル２０の処理は終了する。

【０１１１】この後、変換制御部＃Ｘ（１６）は、入力
セルのVPI/VCI をテーブル７２から読み出した出力ヘッ
ダ情報 (内部VPI=C および内部VCI=D ）に書き換えるヘ
ッダ変換を行う。

【０１１２】このように、第２の動的割当方式では、CA
M を用い、CAM のアドレスとテーブル７２のアドレスと
を１：１に対応させているので、プロセッサ７４は出力
ヘッダ情報を検索するときにテーブル７２をサーチする
必要がない。このため、出力ヘッダ情報を取り出すため
の処理が高速化される。

【０１１３】上述のように、第１または第２の動的割当
方式でテーブル７２を構成すれば、各回線（回線終端
部）の使用率がそれぞれ時間経過とともに変化する場合
においても、その使用率に応じてテーブル７２の記憶領
域を適切に割り振ることができる。このため、任意の回
線に対して割り当てたテーブルの未使用記憶領域が少な
くなり、従来の構成のように回線ごとにテーブルを設け
る構成と比べてメモリの規模を小さくすることができ
る。尚、テーブルの記憶領域を動的に割り当てることに
より、各変換制御部１６から受信した入力ヘッダ情報を
そのままアドレスとして使用することはできなくなる
が、この場合、入力ヘッダ情報からテーブルの実アドレ
スへ変換する処理はテーブル制御部７１で一括して行わ
れる。このように、共有変換テーブル２０を各回線で共
用することにより、従来の分散配置構成と比べて共有変
換テーブル２０の使用効率を高くすることができる。

【０１１４】なお、上記実施例では、ATM スイッチの入
力側におけるヘッダ変換を説明したが、出力側において
も同じである。次に、０系共有変換テーブル２１と１系
共有変換テーブル２２との間でのVCCコピーについて説
明する。

【０１１５】共有変換テーブル２０は、図２に示したよ
うに、互いに同一のデータを格納した０系共有変換テー
ブル２１および１系共有変換テーブル２２から構成され
ている。ところが、たとえば、１系共有変換テーブル２
２をメンテナンス等にためにいったんアウトオブサービ
ス状態にし、修理または交換した後に１系共有変換テー
ブル２２をインサービス状態とするような場合がある。
このとき、１系共有変換テーブル２２のテーブル７２
（７２−１とする）の内容は、０系共有変換テーブル２
１のテーブル７２（７２−０とする）の内容と一致して
いない（通常、１系共有変換テーブル２２はリセットさ
れている）。このため、０系共有変換テーブル２１およ
び１系共有変換テーブル２２の各テーブルの内容を一致
させるために、テーブル７２−０の内容をテーブル７２
−１に書き込む処理が必要となる。この処理をVCC コピ
ーを呼ぶ。以下では、両系の間の交絡バスを分離・接続
する方式、およびデュアルポートメモリを用いる方式に
ついて説明する。

【０１１６】図１５は、０系のテーブルと１系のテーブ
ル間を交絡バスを用いて接続する方式を説明する図であ
る。０系共有変換テーブル２１と１系共有変換テーブル
２２との間は、両系のテーブル制御部７１どうしが交絡
バス７７によって相互に接続されている。図１５におい
て、各系のプロセッサ７４をそれぞれ７４−０および７
４−１をする。そして、プロセッサ７４−０とテーブル
７２−０との間、プロセッサ７４−１とテーブル７２−
１との間はそれぞれスイッチ７８−０および７８−１を
介して接続されている。また、両系の間は、スイッチ７
９−０および７９−１を介して接続されている。これら
各スイッチの開閉は、交換機の制御系（CPR ）からの指
示によって制御される。

【０１１７】図１５(a) は、通常状態を示す。通常状態
においては、スイッチ７８−０および７８−１が接続状
態となっており、スイッチ７９−０および７９−１が分
離状態となっている。このため、各系のテーブル７２−
０、７２−１は、それぞれ自系のプロセッサ７４−０、
７４−１の配下にある。

【０１１８】図１５(b) は、０系から１系へのVCC コピ
ー時の状態を示す図である。０系から１系へのVCC コピ
ー時には、スイッチ７８−０、７９−０、７９−１を接
続状態とし、スイッチ７８−１を分離状態とする。すな
わち、両系のテーブル７２−０、７２−１が０系のプロ
セッサ７４−０の配下になる。０系のプロセッサ７４−
０は、交換機の制御系（CPR ）からのVCC コピー開始指
示に従って、自系のテーブル７２−０データを読みして
そのデータを他系のテーブル７２−１へ書き込む。

【０１１９】図１６は、０系と１系との間にデュアルポ
ートメモリを設けてVCC コピーをする方式を説明する図
である。この方式では、０系共有変換テーブル２１およ
び１系共有変換テーブル２２がそれぞれデュアルポート
メモリ８０−０、８０−１を有する。

【０１２０】図１６(a) は、通常状態を示す。通常状態
においては、各系のプロセッサ７４−０、７４−１は、
それぞれ自系のテーブル７２−０、７２−１に対しての
みアクセスし、デュアルポートメモリ８０−０、８０−
１にはアクセスしない。

【０１２１】図１６(b) は、０系から１系へのVCC コピ
ー時の状態を示す図である。０系から１系へのVCC コピ
ー時には、両系のプロセッサ７４−０及び７４−１は、
それぞれ交換機の制御系（CPR ）からのVCC コピー開始
指示に従って、以下の処理を行う。すなわち、プロセッ
サ７４−０は、自系のテーブル７２−０からデータを読
み出し、そのデータを１系のデュアル・ポートメモリ８
０−１へ書き込む。一方、プロセッサ７４−１は、１系
デュアル・ポートメモリ８０−１からデータを読み出
し、そのデータを自系テーブル７２−１へ書き込む。

【０１２２】このように、本実施形態の共有変換テーブ
ル方式においてVCC コピーを行う場合、交換機の制御系
（CPR ）は、プロセッサ７４−０及び７４−１に対して
VCCコピー開始を指示するのみであり、以降の処理は、
０系共有変換テーブル２１および１系共有変換テーブル
２２内に設けられた各プロセッサ７４−０および７４−
１が行う。

【０１２３】また、図２に示すように、共有変換テーブ
ル２０を回線インタフェース装置１０から分離して設け
たので、回線インタフェース装置１０のメンテナンスを
行う場合や、０系共通部１４または１系共有部１５の修
理・交換を行う場合、０系共有変換テーブル２１および
１系共有変換テーブル２２に格納されている情報は保持
されるので、０系共有変換テーブル２１と１系共有変換
テーブル２２との間でVCC コピーをする必要がない。一
般に、回線インタフェース装置１０の処理を停止してア
ウトオブサービス状態とする要因としては、装置の増設
などの共有変換テーブル２０とは直接関係のない処理に
よることが多いので、そのような処理に際してVCC コピ
ーを不要とすることは、交換機全体の保守時間の短縮に
大きく寄与する。

【０１２４】さらに、上述したように、複数の回線に対
して１つの共有変換テーブル２０を設け、特に、各回線
に対してテーブル７２の記憶領域を動的に割り当てる
と、ヘッダ変換情報を格納するテーブルが小さくなるの
で、VCC コピー時間が短縮される。また、VCC コピーに
際して、一方の系のテーブル７２に格納されている全デ
ータをコピーするのではなく、例えば、図１２に示した
「セットビット」を用いて、有効データが格納されてい
るレコードのみをコピーするようにすれば、さらにVCC
コピー時間を短縮できる。

【０１２５】図１７は、ATM スイッチの入力側に設けら
れる変換制御部１６の他の実施例の構成図である。図５
および図１７において、同じ符号は同じブロックを示
す。図１７において、送受信制御部９１は、図５に示す
送受信制御部３７の機能に加えて、キャッシュメモリ９
２へのアクセス制御を行う。キャッシュメモリ９２は、
共有変換テーブル２０内のテーブル７２と比べて遥かに
小さい記憶容量にメモリであり、テーブル７２から読み
だしたヘッダ情報を格納する。

【０１２６】以下、図１８のフローチャートを参照しな
がら、図１７に示す変換制御部１６の動作を説明する。
ステップＳ１は、回線からセルが入力されるのを待つ。
セルが入力されると、ステップＳ２において、入力ヘッ
ダ解析部４１はその入力セルのヘッダ情報を解析し、入
力VPI/VCI を取り出す。つづいて、ステップＳ３におい
て、送受信制御部９１は、上記入力VPI/VCI に対応する
データがキャッシュメモリ９２に格納されているか否か
をチェックする。

【０１２７】入力VPI/VCI に対応するデータがキャッシ
ュメモリ９２に格納されていれば（キャッシュヒッ
ト）、ステップＳ４において、送受信制御部９１は、キ
ャッシュメモリ９２から上記入力VPI/VCI に対応する出
力ヘッダ情報（内部VPI/VCI ）を取り出して、ヘッダ変
換部４３へ転送する。そして、ステップＳ５において、
入力セルのヘッダの入力VPI/VCI を内部VPI/VCI に書き
換えるヘッダ変換を行い次の入力セルを待つためにステ
ップＳ１へ戻る。

【０１２８】一方、ステップＳ３で、入力VPI/VCI に対
応するデータがキャッシュメモリ９２に格納されていな
い（キャッシュミス）と判断された場合は、ステップＳ
１１において、送受信制御部９１は、共有変換テーブル
２０から出力ヘッダ情報（内部VPI/VCI ）を読み出す。
続いて、ステップＳ１２では、キャッシュメモリ９２に
空領域があるか否かをチェックする。キャッシュメモリ
９２に空領域がなければ、ステップＳ１３において、キ
ャッシュメモリ９２内に格納されているデータの一部を
廃棄する。キャッシュメモリ９２に空領域があれば、ス
テップＳ１３の処理をスキップする。ステップＳ１４に
おいて、送受信制御部９１は、共有変換テーブル２０か
ら読み出した出力ヘッダ情報（内部VPI/VCI ）をキャッ
シュメモリ９２に書き込み、上記ステップＳ５に進んで
ヘッダ変換処理を行う。

【０１２９】なお、上記ステップＳ１３において、デー
タ廃棄を行っているが、どのデータを廃棄するのかを決
定するアルゴリズムとしては、最も遠い過去にアクセス
した情報を廃棄する方式、あるいは、キャッシュメモリ
９２の先頭番地に戻って順次廃棄する方式で行う。ま
た、ランダムに廃棄する方式や、アクセス回数が少ない
データを廃棄するようにしてもよい。

【０１３０】このように、図１７に示す回線インタフェ
ース装置１０内の変換制御部１６に小容量のキャッシュ
メモリ９２を設け、そこに出力ヘッダ情報（内部VPI/VC
I ）を格納するので、ヘッダ変換に必要なデータがキャ
ッシュメモリ９２に格納されていた場合には、共有変換
テーブル２０へのアクセスは実行されない。したがっ
て、複数の回線によって共有される共有変換テーブル２
０およびシリアルバス６５の輻輳を防ぐことができる。

【０１３１】また、キャッシュメモリ９２の容量は小さ
いので、格納できる出力ヘッダ情報（内部VPI/VCI ）の
数は少ないが、一般に、ATM においては、同一VPI/VCI
を持ったセルが連続して転送されることが非常に多いの
で、キャッシュメモリ９２にヒットする確率は高く、共
有変換テーブル２０が輻輳することはない。

【０１３２】ところで、前述したように、回線インタフ
ェース装置１０の共通部１３は、０系共通部１４および
１系共通部１５からなる２重化構成であり、０系共通部
１４および１系共通部１５それぞれに対して同一回線に
対応する変換制御部１６が設けられるので、回線インタ
フェース装置１０は、０系変換制御部および１系変換制
御部を有することになる。そして、０系変換制御部およ
び１系変換制御部はそれぞれキャッシュメモリ９２を有
する。ここで、０系共通部１４および１系共通部１５の
うちの一方を、例えば修理・交換等によっていったんア
ウトオブサービス状態とした後にインサービス状態に戻
す場合、そのキャッシュメモリ９２の内容が消去される
が、両系のキャッシュメモリ９２間でのコピーは行わな
い。これは、インサービス化に要する時間を長くしない
ためである。

【０１３３】図１９は、ATM スイッチの出力側に設けら
れる変換制御部５１の他の実施例の構成図である。図１
９に示す変換制御部５１は、基本的に図１７に示す変換
制御部１６と同じ構成である。また、図１９に示す変換
制御部５１は、ATM スイッチから出力されたセルのヘッ
ダに格納されている内部VPI/VCI を、そのセルを出力回
線に出力する際に付与される出力VPI/VCI に変換する
が、内部VPI/VCI をキーとして出力VPI/VCI を取り出す
ときの処理は、図１８のフローチャートを参照しながら
説明した通りである。

【０１３４】

【発明の効果】本発明によれば、セルのヘッダ変換に必
要な情報を格納するテーブルを複数の回線に対して１つ
設ける構成としたので、そのテーブルの使用効率が向上
し、ハードウェア規模が小さくなる。また、この構成に
おいて、回線の使用状況に応じて上記テーブルの記憶領
域を各回線に対して割り当てるので、各回線ごとの未使
用記憶領域を小さくすることができ、テーブルの使用効
率がさらに向上する。この結果、コストが低下する。

【０１３５】２重化系構成の交換システムにおいて、上
記テーブルを回線インタフェース装置から分離して設け
たので、回線インタフェース装置の修理・交換等に際し
て一方の系のテーブルの内容を他方の系のテーブルにコ
ピーする処理が不要となり、システムの保守時間を大幅
に短縮できる。

【図面の簡単な説明】

【図１】本発明の原理を説明する図である。

【図２】本発明の一実施例の構成図であり、スイッチの
入力側に設けられたヘッダ変換機能部を示す。

【図３】変換制御部と共有変換テーブルとの間の接続構
成を説明する図であり、(a) はバス接続、(b) はリング
接続を示す。

【図４】本発明の一実施例の構成図であり、スイッチの
出力側に設けられたヘッダ変換機能部を示す。

【図５】スイッチの入力側に設けられる変換制御部の構
成図である。

【図６】(a) は入力セルから抽出されたデータ、(b) は
交換機の制御系から転送されたデータ、(c) テーブルか
ら読み出したデータのフォーマットを示す図である。

【図７】変換制御部内において、入力セルに対する処理
に使用する期間および交換機の制御系の処理に使用する
期間のタイミングを示す図である。

【図８】変換制御部と共有変換テーブルとの間で転送さ
れるデータのフォーマットを示す図であり、(a) は入力
セルヘッダ変換に対するリードアクセス、(b) は交換機
の制御系からの要求に対するリード／ライトアクセス、
(c) はリードアクセスによって共有変換テーブルから読
み出されたデータを示す。

【図９】スイッチの出力側に設けられる変換制御部の構
成図である。

【図１０】変換制御部と共有変換テーブルとのインタフ
ェースを説明する図である。

【図１１】本発明の一実施例の共有変換テーブルの内部
構成図である。

【図１２】固定割当方式におけるテーブル構成を説明す
る図であり、(a) はアドレス割当を示し、(b) はテーブ
ルに格納されるデータを示す。

【図１３】第１の動的割当方式におけるテーブル構成を
説明する図である。

【図１４】第２の動的割当方式におけるテーブル構成を
説明する図であり、(a) はテーブル構成図、(b) はCAM
に格納するデータの構成図、(c) はテーブル格納するデ
ータの構成図である。

【図１５】両系の間の交絡バスを分離・接続する方式を
説明する図であり、(a) は通常状態、(b) VCC コピー状
態を示す。

【図１６】両系の間にデュアルポートメモリを設ける方
式を説明する図であり、(a) は通常状態、(b) VCC コピ
ー状態を示す。

【図１７】スイッチの入力側に設けられる変換制御部の
他の形態の構成図である。

【図１８】図１７に示す変換制御部の動作フローチャー
トである。

【図１９】スイッチの出力側に設けられる変換制御部の
他の形態の構成図である。

【図２０】ATM セルのフォーマットを示す図であり、
(a) はUNI におけるフォーマット、(b) はNNI における
フォーマットである。

【図２１】ATM 交換システムの構成図である。

【図２２】従来の入力回線インタフェース装置の構成図
である。

【図２３】従来の出力回線インタフェース装置の構成図
である。

【図２４】従来の入力側のVCC （仮想チャネル変換機
能）の構成図である。

【図２５】従来の出力側のVCC （仮想チャネル変換機
能）の構成図である。

【図２６】二重化系における系間接続を説明する図であ
る。

【符号の説明】

１−１〜１−ｎヘッダ解析手段２記憶手段３−１〜３−ｎ変換手段

Claims

【特許請求の範囲】

【請求項１】情報フィールドとルーティング情報を含
むヘッダとを有する固定長パケットを交換するシステム
においてその固定長パケットのルーティング情報を変換
するヘッダ変換方式であって、入力回線ごとに設けられ、該入力回線から受信した固定
長パケットのヘッダを解析し、第１のルーティング情報
を取り出す複数のヘッダ解析手段と、上記受信した固定長パケットのヘッダから取り出した第
１のルーティング情報と、その第１のルーティング情報
から変換されるべき情報である第２のルーティング情報
とを対応づけて格納し、上記複数のヘッダ解析手段によ
ってアクセスされる記憶手段と、上記複数のヘッダ解析手段のうちの少なくとも１つに対
して設けられ、上記受信した固定長パケットのヘッダに
格納されている第１のルーティング情報を上記記憶手段
から取り出した第２のルーティング情報に変換する変換
手段と、を有することを特徴とするヘッダ変換方式。
【請求項２】上記各ヘッダ解析手段によって取り出さ
れた第１のルーティング情報を上記記憶手段の実アドレ
スに変換することを特徴とする請求項１に記載のヘッダ
変換方式。
【請求項３】受信した固定長パケットのヘッダから取
り出した第１ルーティング情報およびその固定長パケッ
トを転送してきた入力回線を識別する情報に基づいて上
記記憶手段へアクセスすることを特徴とする請求項１に
記載のヘッダ変換方式。
【請求項４】上記各入力回線の使用状況に応じて、各
入力回線に対して上記記憶手段の記憶領域を動的に割り
当てることを特徴とする請求項１に記載のヘッダ変換方
式。
【請求項５】上記記憶手段を複数のブロックに分割
し、上記各入力回線の使用状況に応じて、各入力回線に
対して上記ブロックを所定個数だけ割り当てることを特
徴とする請求項１に記載のヘッダ変換方式。
【請求項６】上記記憶手段を２重化系構成とし、第１
の系に格納されているデータを第２の系へコピーするコ
ピー制御部を上記記憶手段に設けることを特徴とする請
求項１に記載のヘッダ変換方式。
【請求項７】上記コピー制御部は、上記第１の系に格
納されている有効データのみを選択的に第２の系へコピ
ーすることを特徴とする請求項６に記載のヘッダ変換方
式。
【請求項８】上記各ヘッダ解析手段に上記記憶手段か
ら取り出した第２のルーティング情報を格納するメモリ
を設け、上記各ヘッダ解析手段は、受信した固定長パケットから
取り出した第１のルーティング情報を用いて上記メモリ
をアクセスして第２のルーティング情報を抽出し、上記
第１のルーティング情報に対応する第２のルーティング
情報が上記メモリに格納されていない場合にのみ上記記
憶手段にアクセスすることを特徴とする請求項１に記載
のヘッダ変換方式。
【請求項９】上記各ヘッダ解析手段は、上記記憶手段
にアクセスすることによって第２のルーティング情報を
抽出した場合、その抽出した第２のルーティング情報を
上記メモリに格納することを特徴とする請求項８に記載
のヘッダ変換方式。
【請求項１０】上記記憶手段から抽出した第２のルー
ティング情報を上記メモリに格納するときに、該メモリ
に空き領域がなかった場合には、該メモリにおいて最も
遠い過去にアクセスした情報を廃棄することを特徴とす
る請求項９に記載のヘッダ変換方式。
【請求項１１】上記記憶手段から抽出した第２のルー
ティング情報を上記メモリに格納するときに、該メモリ
に空き領域がなかった場合には、該メモリの先頭アドレ
スから順次情報を廃棄することを特徴とする請求項９に
記載のヘッダ変換方式。
【請求項１２】上記各ヘッダ解析手段を二重化系構成
とし、第１の系のヘッダ解析手段を停止状態から運転状
態に変更するときに、第２の系のヘッダ解析手段のメモ
リに格納されているデータを上記第１の系のヘッダ解析
手段のメモリへコピーしないことを特徴とする請求項８
に記載のヘッダ変換方式。
【請求項１３】上記複数のヘッダ解析手段と上記記憶
手段との間をバス接続することを特徴とする請求項１に
記載のヘッダ変換方式。
【請求項１４】上記複数のヘッダ解析手段と上記記憶
手段をリング状に接続することを特徴とする請求項１に
記載のヘッダ変換方式。
【請求項１５】情報フィールドとルーティング情報を
含むヘッダとを有する固定長パケットを受信する複数の
入力ポートおよび上記固定長パケットを転送する複数の
出力ポートを有し、上記固定長パケットをそのヘッダに
格納されているルーティング情報に従ってルーティング
する交換システムであって、上記複数の入力ポートおよび複数の出力ポートのうちの
少なくとも一方に対して設けられ、上記複数の入力ポー
トおよび複数の出力ポートのうちの少なくとも一方が受
信した固定長パケットのヘッダに格納されている第１の
ルーティング情報を変換する複数のヘッダ変換手段と、上記固定長パケットのヘッダに格納されている第１のル
ーティング情報から変換されるべき情報である第２のル
ーティング情報を格納し、上記複数のヘッダ解析手段に
よってアクセスされる記憶手段とを有し、上記各ヘッダ解析手段は、第１のルーティング情報に基
づいて上記記憶手段から第２のルーティング情報を取り
出し、受信した固定長パケットのヘッダに格納されてい
る第１のルーティング情報を第２のルーティング情報へ
変換することを特徴とする交換システム。
【請求項１６】 ATM セルのヘッダに格納されているル
ーティング情報を変換するヘッダ変換方式であって、 ATM スイッチに収容される複数本の入力回線から入力さ
れるセルのヘッダに格納されているルーティング情報を
変換する複数のヘッダ変換手段と、上記複数のヘッダ変換手段に対して設けられ、入力セル
のヘッダに格納されているルーティング情報に対応づけ
てそのルーティング情報から変換されるべきルーティン
グ情報を格納する共有テーブル手段とを有し、上記各ヘッダ変換手段は、入力セルのヘッダに格納され
ているルーティング情報を用いて上記共有テーブル手段
から上記変換されるべきルーティング情報を取り出し上
記入力セルのヘッダに設定するヘッダ変換方式。
【請求項１７】 ATM セルのヘッダに格納されているル
ーティング情報を変換するヘッダ変換方式であって、 ATM スイッチに収容される複数本の出力回線に対して設
けられ、上記ATM スイッチから出力されたセルのヘッダ
に格納されているルーティング情報を変換する複数のヘ
ッダ変換手段と、上記複数のヘッダ変換手段に対して設けられ、ATM スイ
ッチからの出力セルのヘッダに格納されているルーティ
ング情報に対応づけてそのルーティング情報から変換さ
れるべきルーティング情報を格納する共有テーブル手段
とを有し、上記各ヘッダ変換手段は、ATM スイッチからの出力セル
のヘッダに格納されているルーティング情報を用いて上
記共有テーブル手段から上記変換されるべきルーティン
グ情報を取り出し上記ATM スイッチからの出力セルのヘ
ッダに設定するヘッダ変換方式。
【請求項１８】情報フィールドとルーティング情報を
含むヘッダとを有する固定長パケットを交換するシステ
ムにおいてその固定長パケットのヘッダに格納されてい
るルーティング情報を変換するヘッダ変換方法におい
て、スイッチに収容される複数の入力回線から入力される固
定長パケットのルーティング情報を変換するための情報
を共有変換テーブルに格納するステップと、上記入力回線毎に上記共有変換テーブルを参照して固定
長パケットのヘッダに格納されているルーティング情報
を書き換えるステップと、ルーティング情報が書き換えられた固定長パケットを上
記スイッチへ転送するステップと、を有するヘッダ変換方法。
【請求項１９】情報フィールドとルーティング情報を
含むヘッダとを有する固定長パケットを交換するシステ
ムにおいてその固定長パケットのヘッダに格納されてい
るルーティング情報を変換するヘッダ変換方法におい
て、スイッチに収容される複数の出力回線へ転送する固定長
パケットのルーティング情報を変換するための情報を共
有変換テーブルに格納するステップと、上記出力回線毎に上記共有変換テーブルを参照して固定
長パケットのヘッダに格納されているルーティング情報
を書き換えるステップと、ルーティング情報が書き換えられた固定長パケットを上
記複数の出力回線のうちの少なくとも１本に出力するス
テップと、を有するヘッダ変換方法。
【請求項２０】情報フィールドとルーティング情報を
含むヘッダとを有する固定長パケットを交換するシステ
ムにおいてその固定長パケットのヘッダに格納されてい
るルーティング情報を変換するヘッダ変換方法におい
て、固定長パケットを受信する複数の入力ポートにおいて受
信された固定長パケットのヘッダを解析し、そのヘッダ
から第１のルーティング情報を取り出すステップと、上記複数の入力ポートに対して設けられた共有ルーティ
ング情報格納部から上記第１のルーティング情報に基づ
いて第２のルーティング情報を抽出するステップと、上記第１のルーティング情報を上記第２のルーティング
情報に変換するステップと、を有するヘッダ変換方法。
【請求項２１】情報フィールドとルーティング情報を
含むヘッダとを有する固定長パケットを交換するシステ
ムにおいて該システムはスイッチおよびそのスイッチに
接続される複数の出力ポートを有しており、上記固定長
パケットのヘッダに格納されているルーティング情報を
変換するヘッダ変換方法において、上記複数の出力ポートを介して転送される固定長パケッ
トのヘッダを解析し、そのヘッダから第１のルーティン
グ情報を取り出すステップと、上記複数の出力ポートに対して設けられた共有ルーティ
ング情報格納部から上記第１のルーティング情報に基づ
いて第２のルーティング情報を抽出するステップと、上記第１のルーティング情報を上記第２のルーティング
情報に変換するステップと、を有するヘッダ変換方法。