SU1653181A1

SU1653181A1 - Устройство объединени асинхронных цифровых сигналов

Info

Publication number: SU1653181A1
Application number: SU884629063A
Authority: SU
Inventors: Владимир Павлович Чуркин
Original assignee: Предприятие П/Я М-5308
Priority date: 1988-12-30
Filing date: 1988-12-30
Publication date: 1991-05-30

Abstract

Изобретение относитс к технике многоканальной электросв зи. Цель изобретени - уменьшение краевых искажений объедин емых сигналов. Устройство содержит N блоков 1 вьщеле- ни фронтов, блок 2 пам ти адресов, N регистров 3, где N - число мультиплексируемых каналов, счетчик 4 кода времени, m мультиплексоров 5, где m - число выходных информационных разр дов регистра 3, счетчик 6 адреса . Цель достигаетс за счет того, что в устройстве момент по влени асинхронного цифрового сигнала (АЦС) фиксируетс кодом времени непосредственно в регистре 3, обслуживающем только один цифровой канал. Поступающий на регистр 3 АЦС снабжаетс кодом времени с выхода счетчика 4 в моменты обнаружени изменени пол рности сигнала (1 или 0) и с выхода регистра- 3 АЦС, и соответствующий ему код времени через мультиплексоры 5 подаетс па выход устройства. С помощью счетчика 6 адреса производитс последовательна коммутаци сигналов всех регистров 3 на выход. Блок 2 пам ти адресов, работающий синхронно со счетчиком 6 адреса, выдает на выход устройства адрес той исход щей лишш, в которую необходимо направить скоммутированный мультиплексорами 5 в данный момент сигнал . 2 ил. 9 k/

Description

Изобретение относится к технике многоканальной электросвязи и может быть использовано в системах цифровой коммутации,,

Цель изобретения -уменьшение краевых искажений объединяемых сигналов.

На фиг.1 представлена структурная электрическая схема устройства объединения асинхронных цифровых сигналов; на фиг.2 - структурная электрическая схема блока памяти адресов.

Устройство объединения асинхронных цифровых сигналов содержит, блоки 1 выделения фронтов, блок 2 памяти адресов, регистры 3, счетчик 4 кода времени, мультиплексоры 5,счетчик 6 адреса. Количество регистров 3 и блоков 1 выделения фронтов равно количеству мультиплексируемых каналов, а количество мультиплексоров 5 равно количеству информационных выходных разрядов регистров 3.

Блок 2 памяти адресов содержит блок 2-1 памяти, выходной регистр

2-2, схему 2--3 сравнения и схему И 2-4.

Устройство объединения асинхронных цифровых сигналов работает следующим образом.

По входящим линиям связи передаются асинхронные цифровые сигналы, поступающие на первый вход регистров 3 и на первый вход блоков 1 выделения фронтов. Последний выдает на второй вход регистра 3 управляющий сигнал разрешения записи нового кода времени и кода поступившего сигнала в моменты выявления переднего или заднего фронта входного сигнала, т.е. при изменении знака. Код времени поступает с выхода счетчика 4 кода времени. Этот код времени фиксирует момент поступления в регистр 3 асинхронного цифрового сигнала. Краевые искажения при этом будут определяться длительностью такта работы счетчика 4 кода времени, которая задается частотой , поступающей на вход счетчика 4 кода времени.

Далее поступивший асинхронный цифровой сигнал (1 или 0) вместе с кодом времени передается параллельным кодом через m мультиплексоров 5 на выход устройства. При этом код времени будет сопровождать код сигнала до момента его выдачи в соот ветствующую исходящую линию связи. При этом общая задержка информации в предлагаемом устройстве и в коммутационной системе всегда будет постоянна и равна циклу работы счетчика 4 кода времени, так как аналогичный счетчик, работающий асинхронно и синфазно со счетчиком 4 кода времени, установлен в блоках исходящих линий (на чертеже не показаны) ,

Управление работой мультиплексоров 5 и блока 2 памяти адресов осуществляет счетчик 6 адреса, который, благодаря синхронизирующей частоте f_o,поступающей на его вход, вырабатывает адреса обслуживаемых входящих линий связи и их регистров 3 и выдает эти адреса на вторые (управляющие) входы мультиплексоров 5 и блока 2 памяти адресов. При этом соотношение частот f_{ и f₀ должно быть таково, что за один такт счетчика 4 кода времени все информационные входы мультиплексоров 5 должны быть просмотрены.

С помощью адресов А входящих линий связи, вырабатываемых счетчиком 6 адреса, производится последовательная во времени (циклическая) выдача информации из регистров 3 через мультиплексоры 5 на выход устройства, а также считывание ячеек памяти блока 2 памяти адресов, в которых записаны адреса исходящих линий связи, скоммутированных с соответствующими входящими линиями. Номера ячеек памяти блока памяти адресов закреплены за входящими линиями связи, поэтому с помощью адреса А i-й (i = 1, 2,...,Ν) входящей линии связи, вырабатываемого счетчиком 6 адреса, осуществляется обслуживание i-ro регистра 3 и i-й ячейки памяти блока 2 памяти адресов. При этом информация из i-ro регистра и адрес исходящей линии связи, которой принадлежит эта информация, считанный из i-й -ячейки памяти блока 2 памяти адресов, выдаются параллельным кодом в i-й временной позиции группового тракта.

Счетчик 6 адреса вырабатывает кроме адресов А входящих линий связи также и такты записи “с у и чтения 0_гт,которые выдаются в блок 2 памяти адресов. Счетчик 6 адреса имеет к+1 разрядов, из которых к старших разря1653181 дов определяют адрес ячейки памяти блока 2 памяти адресов и один младший разряд - триггер вырабатывает со своего правого плеча (нулевого) сигнал чтения £_Чг, а с левого - сигнал записи 'ty За одно обращение к блоку 2 памяти адресов производится вначале считывание информации из i-ii ячейки памяти, а затем запись в эту же i-ю ячейку памяти. Записываемая в ячейке памяти блока 2 памяти адресов информация поступает из устройства управления коммутационной системы (УУ) в сопровождении адреса А ячейки памяти блока 2 памяти адресов и сигнала Об ( см. фиг.2). При этом адрес Л из устройства управления коммутационной системы и адрес А из счетчика 6 адреса поступают на схему

2-3 сравнения. Если адреса одинаковые, то сигналом /3=1 с выхода схемы сравнения 2-3 открывается схема И 2-4, на которую поступают также сигнал ¢0 = 1 и такт £., С помощью

А ’ такта L у осуществляется запись в i-ю ячейку блока 2 памяти адресов номера (адреса) исходящей линии связи, который коммутируется с этого момента с i-ft входящей линией.

Считываемая из блока 2 памяти адресов информация с помощью адреса А и такта чтения 0^ из счетчика адиз УУ реса 6 (см. фиг.2) записывается на выходной регистр 2-2, на которой информация сохраняется до следующего гакта 0ц_Г.

Claims

Формула изобретения

Устройство объединения асинхронных цифровых сигналов, содержащее N регистров, п первых выходов которых соединены с соответствующими первыми входами m мультиплексоров, вторые входы которьгх соединены с первым выходом счетчика адреса, а также счетчик кода времени и блок памяти адресов, о т л и ч а ю щ е е с я тем, что, с целью уменьшения краевых искажений объединяемых сигналов, в него введены М блоков вьщелепия фронтов, первый вход каждого из которых соединен с первым входом, соответствующего регистра, второй вход каждого из которых соединен с выходом соответствующего блока выделения фронтов, второй вход каждого из которых соединен с вторым выходом соответствующего регистра, третий вход каждого из которых соединен с выходом счетчика кода времени, а первый, второй и третий выходы счетчика адреса соединены соответственно с первым, вторым и третьим входами блока памяти адресов.