SU1062704A1 - Устройство управлени сообщени ми - Google Patents

Abstract

УСТРОЙСТВО УПРАВЛЕНИЯ СООБЩЕНИЯМИ , содержащее первый, второй и третий элементы ИЛИ, первый счетчик , дешифратор, блок , триггер , первый и второй э.1ементы И, причем группа информационных входов устройства соединена с группой информационных Ёходов блока пам ти и с группой входов первого элемента ИЛИ, выход которого подключен к суммирующему входу первого счетчика, сбросовый вход которого подключен к первому входу второго элемента ИЛИ и к выходу третьего элемента ИЛИ, вычитающий вход первого счетчика соединен с входом обратной выборки устройства и с вторым входом второго эле элемента ИЛИ, выход которого подключен к установочному входу триггера, сбросовый вход которого подключен к выходу переполнени  первого счетчика , единичный выход триггера соединен с первым входом первого элемента И, выход которого подключен к первому сигнальному выходу устройства и к первому входу третьего элемента ИЛИ, второй вход которого соединен с установочным входом устройства , нулевой выход триггера подключен к первому входу второго элемента И, выход которого соединен с вторым сигнальным выходом устройства , группа информационных выходов блока пам ти соединена с - руппой информационных выходов устройства, отличающеес  тем, что, с целью сокращени  оборудовани , устройство содержит второй счетчик, коммутатор, схему сравнени , четвертый и п тый элементы 11ЛИ, причем первый вход четвертого элемента ИЛИ подключен к управл ющему входу записи блока пам ти и к выходу.первого элемента ИЛИ, второй вход четвертого элемента ИЛИ подключен к первому входу п того элемента ИЛИ и к входу обратной выборки устройства, выход четвертого элемента ИЛ1 сое5 динен с первым управл ющим входом коммутатора, перва  группа входов которого соединена с первой группой входов схемы сравнени  и с группой выходов первого счетчика, втора  группа входов кoм тyтaтopa соединена с второй группой входов схемы сравнени  и с группой выходов второго счетчика, группа выходов коммутатора соединена с группой входов дешифратора , группа выходов которого соединена с группой адресных входов блока пам ти, управл ющий вход чтени  которого подключен к выходу п того элемента ИЛИ, второй вход которого соединен с вторым управл ю4: щим входом коммутатора, с сумлтрующим входом второго счетчика и с входом пр мой выборки устройства, сбросовый вход второго счетчика подключен к выходу третьего элемента ИЛИ, выход переполнени  второго счетчика соединен с третьим входом третьего элемента ИЛИ,.выход схемы сравнени  подключен к вторым входам первого и второго элементов и.

Description

Изобретение относитс  к вычислительной технике, в частности к системам коллективного пользовани  и может быть использовано з системе обмена информацией. Характе эной чертой функционировани  р да автоматизированных систем управлени  (ДСУ)  вл етс  прием, хранение и обработка сообщений . Решение этой задачи осуществл етс , как правило, с помощью аппаратно-программных средств. Пре имущества внедрени  в АСУ аппаратных средств управлени  сообщени ми очевидны. Однако основным недос татком существующих устройств обра ботки сообщений  вл ютс  большие аппаратурные затраты, необходимые дл  их реализации. Известно устройство управлени  сообщени ми, содержащее счетчик, дешифратор, элемент ИЛИ, блок пам ти (каналЕл . Устройство позвол ет управл т з сообщени ми согласно дисциплине обслуживани  первый пр и1ел - первый обслужен ij . Однако недостатком данного устройства  вл ютс  большие аппаратур ные затраты, нeoбxoди ыe дл  его реализации. Это объ сн етс  тем, что дл  управлени  считыванием соо щений используетс  кольцевой регистр сдвига, а дл  управлени  их записью - счетчик. Это приводит к тому, что один и тот адрес сообщени  в блоке пам ти интерпретируетс различными кодами Дл  приведени  адресов данн1э1х к одинаковому представлению требуютс  дополнительные элементы. Наиболее 15лизким по технической сущности и достигаемому результату к изобретению  вл етс  устройство управлени  ссзобщени .ми, содержащее элементы ИЛИ,, реверсивный счетчик, дешифратор, блок пам ти, триггер, первый и второй элементы И, причем группа инфop aциoнныx входов устрой ства соединена с группой информационнЕлх входов блока пам ти и с группой входов первого элемента ИЛИ выход которого подключен к счетному входу реверсивного счетчика, сбросо вый вход которого подключен к перво му входу третьего элемента ИЛИ и к выходу п того элемента ИЛИ, а вычитающий вход - к управл ющему входу обратной выборки устройства и к второму входу третьего элемента ИЛИ выход которого подключен к установо ному входу триггера, сбросовый вход которого подключен к первому входу первого элемента И, выход которого подключен к второму управл ющему, выходу устройства и к первому входу п того элемента ИЛИ, второй вход которого соединен с установочнЕлм входом устройства, нулевой выход тр гера подключен к первому входу второго элемента И, выход которого соединен с первым управл ющим выходом устройства, группа информационных выходов блока пам ти соединена с группой информационных выходов устройства . Устройство позвол ет организовать управление сообщени ми как в пор дке их 1юступлени , так и в обратном пор дке   . Однако недостатком данного.устройства  вл ютс  большие аппаратурные затраты, необходимые дл  его реализации. Целью изобретени   вл етс  сокращение оборудовани  устройства. Поставленна  цель достигае.тс  тем, что Е устройство управлени  со-общени ми , содержащее первый, второй третий элементы ИЛИ, первый счетчик, дешифратор, блок пам ти, триггер, первый и второй элементЕз И, причем группа информационных входов устройства соединена с группой информацион ных входов блока пам ти и с группой входов первого элемента ИЛИ, выход которого пот:ключен к cy л иpyющeмy входу первого счетчика, сбросовый вход которого подключен к первому входу второго элемента ИЛИ и к выходу третьего элемента ИЛИ, вычитающий вход первого счетчика соединен с вхо дом обратной выборки устройства и с вторым входом второго элемента ИЛИ выход которого подключен к установочному входу триггера, сбросовый вход которого подключен к выходу переполнени  первого счетчика, единичный выход триггера соединен с первым входом первого элемента И, выход которого подключен к первому сигнальному выходу устройства и к первому входу третьего элемента ИЛИ, второй вход которого соединен с установочным входом устройства, нулевой выход триггера подключен к пер вому второго элемента И, выход которого соединен с вторым сигнальным выходом устройства, группа информациоЕШых выходов блока пам ти соединена с группой информационных выходов устройства, введены второй счетчик, кочмутатор, схема сравнени , четвертый и п тый элементы ИЛИ, причем первый вход четвертого элемента ИЛИ подключен к управл ющему входу записи блока пам ти и к выходу первого элемента ИЛИ, второй вход четвертого элемента ИЛИ подключен к первому входу п того элемента ИЛИ и к входу обратной выборки устройства , выход четвертого элемента ИЛИ ; .соединен с первым управл ющим входом коммутатора, перва  группа входов которого соединена с первой груп-пой входов схемы сравнени  и с группой выходов первого счетчика, втора  группа входов коммутатора соеди йена с второй группой входов схемы сравнени  и с группой выходов второго счетчика, группа выходов коммутатора соединена с группой входов дешифратора, группа выходов которого соединена с группой адресных входов блока пам ти, управл ющий вход чтени  которого подключен к выходу п того элемента ИЛИ, второй вход которого соединен с вторым управл ющим входом коммутатора, с суммирующим входом второго счетчика и с входом пр мой выборки устройства, сбросов ,1й вход второго счетчика подключен к выходу третьего элемента ИЛИ, выход переполнени  второго счетчика соединен с третьим входом третьего элемента ИЛИ, выход схемы сравнени  подключен к вторым входам первого и второго элементов И.

Функциональна  схема устройства управлени  сообщени ми приведена на чертеже.

Устройство содержит элемент ИЛИ счетчики 2 и 3, элемент ИЛИ 4, коммутатор 5, схему б сравнени , элемент ИЛИ 7, дешифратор 8, триггер 9, первый 10 и второй 11 элементы И блок 12 пам ти, элементы ИЛИ 13 и 14, Группу информационных входов 15 устройства, входы обратной 16 и пр мой 17 выборки устройства, установочный вход 18 устройства, группу информационных выходов 19 устрой ства, сигнальные выходы 20 и 21 устройства.

Устройство работает следующим образом.

В исходном состо нии устройство сброшено сигналом начальной установ ки по входу 18. При этом состо ние счетчика 2 и счетчика 3 нулевое. Триггер 9 установлен в единичное со то ние, создава  условие дл  выработки сигнала Очередь свободна по выходу 21 устройства.

Код сообщени  поступает в устрой ство по группе информационных входов 15, соединенной со входами элемента ИЛИ 1 и группой информационны входов блока 12 пам ти. С выхода ИЛ 1 сигнал поступает на управл ющий вход записи блока пам ти 18, счетный вход счетчика 2 и первый вход элемента ИЛИ 4. С выхода элемента ИЛИ 4 сигнал поступает на первый управл ющий вход коммутатора 5 и подключает выход счетчика 2 к входу дешифратора адреса 8, который формирует адресные сигналы дл  записи поступившего кода сообщени  в очередную свободную  чейку блока 12 пам ти. Код счетчика 2 после записи поступивидего сообщени  увеличиваетс  на единицу. Таким образом , код счетчика 2 всетда определ ет адрес очередной свободной  чейки очереди.

После записи очередного кода сообщени  в последнюю  чейку блока 12 пам ти происходит переполнение счетчика 2 и сигнал переполнени  с его выхода сбрасывает в нулевое состо ние триггер 9, создава  условие дл  элемента И 11 выработки сигнала Очередь заполнена.

0

При по влении сигналов выборки в том или ином направлении показани  счетчиков 2 и 3 соответственно измен ютс , исчезает сигнал Равно с выхода схемы 6 сравнени  и сигнал Очередь заполнена.

5

Предположим, что начали поступать только сигналы выборки в направлении обратном поступлению, на вход 16. По этому сигналу происходит установка в единичное состо ние тригге0 ра 9 через элемент ИЛИ 7 дл  сн ти  услови  Очередь заполнена, уменьшение на единицу показани  счет чика 2. Так определ етс  адрес  чейки очереди, котора  выделена очеред5 ному поступившему сообщению. Кроме того, сигнал выборки проходит через элемент ИЛИ 4 дл  управлени  коммутатором 5 и через элемент ИЛИ 13 дл  формировани  управл ющего сиг0 нала чтени  из блока 12 пам ти. Считанный код сообщени  поступает на группу информационных выходов устройства -19.

5

Когда очередь будет исчерпана сиг налами выборки в обратном направлении , поступающими на вход 16 устройства , счетчик 2 обнул етс , что приводит к равенству состо ний счетчиков 2 и 3. Это в свою очередь при0 водит к возникновению сигнала на выходе схемы 6 сравнени  и далее через э;:емент И 10 на выходе 21 в качестве сигнала Очередь свободна.

В случае поступлени  параллельно

5 сигналов выборки на управл ющий вход 17, считывающих сообщени  в пор дке их поступлени  в устройство, освобождение очереди происходит раньше . Сигнал Очередь свободна через

0 элемент ИЛИ 14 поступает на начальную установку устройства.

Предположим, что после заполнени  очереди начинают поступать только сигналы выборки в пр мом направлении.

5 Первый сигнал поступает на второй управл ющий вход коммутатора 5 и подключает выход счетчика 3 к дешифратору 8, который формирует адресный сигнал чтени  кода сообщени  из

0 блока 12 пам ти. Кроме этого, сигнал выборки через элемент ИЛИ 13 формирует управл ющий сигнал чтени  дл  блока 12 пам ти. После чтени  кода сообщени  содержимое счетчика 3 увеличиваетс  на единицу. Таким образом.

5

показани  счетчика 3 всегда определ ют адрес  чейки, котора  читаетс  по следующему сигналу выборки .

При выборке из последней  чейки очереди происходит переполнение счетчика 3. Сигнал переполнени  через элемент ИЛИ 7 устанавливает в состо ние 1 триггер 9. Одновременно сравнение показаний счетчиков приводит к выборке сигнала Очередь свободна.

При отсутствии сигнала Очередь заполнена возможен прием новых кодов сообщений в очередь по адресу , определ емому показанием счетчика 2. Если заполнение свободных мест в очереди происходит с первой  чейки, то при наличии зан тых  че во всех остальных старших адресах возможна ситуаци  переполнени  оче реди по равенству показаний счетчиков , предварительно подготовленна  сигналом переполнени  счетчика Если происходит заполнение  чеек.

освободившихс  под действием сигнала выборки в направлении, обратном поступлению, и при имевшихс  сигналах выборки в пр мом направлении

ненулевое показание счетчика 3 , сигнал Очередь заполнена не вырабатываетс  после записи в последнюю  чейку блока 12 пам ти, а происходит циклический переход записи сообщени  в начало очереди.

Применение изобретени  позвол ет сократить аппаратурные затраты, необходимые дл  реализации устройства . Управление считыванием сообщений в пор ,дке их поступлени  в устройство осуществл етс  с помощью счетчика. Это приводит к тому, что один и тот же адрес сообщени  в блоке пам ти интерпретируетс  одинаковыми кодами, хран щимис  в счетчике и реверсивном счетчике. Поэтом не требуетс  дополнительных элементой дл  приведени  адресов данных к одинаковому представлению.

16

16 17

Claims (1)

1. УСТРОЙСТВО УПРАВЛЕНИЯ СООБЩЕНИЯМИ, содержащее первый, второй и третий элементы ИЛИ, первый счетчик, дешифратор, блок памяти, триггер, первый и второй элементы И, причем группа информационных входов устройства соединена с группой информационных входов блока памяти и с группой входов первого элемента ИЛИ, выход которого подключен к суммирующему входу первого счетчика, сбросовый вход которого подключен к первому входу второго элемента ИЛИ и к выходу третьего элемента ИЛИ, вычитающий вход первого счетчика соединен с входом обратной выборки устройства и с вторым входом второго эле элемента ИЛИ, выход которого подключен к установочному входу триггера, сбросовый вход которого подключен к выходу переполнения первого счетчика, единичный выход триггера соединен с первым входом первого элемента И, выход которого подключен к первому сигнальному выходу устройства и к первому входу третьего элемента ИЛИ, второй вход которого соединен с установочным входом устройства, нулевой выход триггера подключен к первому входу второго элемента И, выход которого соединен с вторым сигнальным выходом устройства, группа информационных выходов блока памяти соединена с -руппой информационных выходов устройства, отличающееся тем, что, с целью сокращения оборудования, устройство содержит второй счетчик, коммутатор, схему сравнения, четвертый и пятый элементЕ-j ИЛИ, причем первый вход четвертого элемента ИЛИ подключен к управляющему входу записи блока памяти и к выходу.первого элемента ИЛИ, второй вход четвертого элемента ИЛИ подключен к пер вому входу пятого элемента ИЛИ и к входу обратной выборки устройства, выход четвертого элемента ИЛИ соединен с первым управляющим входом коммутатора, первая группа входов которого соединена с первой группой входов схемы сравнения и с группой выходов первого счетчика, вторая группа входов коммутатора соединена о с второй группой входов схемы срав- ⁼ нения и с группой выходов второго счетчика, группа выходов коммутатора соединена с группой входов дешифратора, группа выходов которого соединена с группой адресных входов блока памяти, управляющий вход чтения которого подключен к выходу пятого элемента ИЛИ, второй вход которого соединен с вторым управляющим входом коммутатора, с суммирующим входом второго счетчика и с входом прямой выборки устройства, сбросовый вход второго счетчика подключен к выходу третьего элемента ИЛИ, выход переполнения второго счетчика соединен с третьим входом третьего элемента ИЛИ,.выход схемы сравнения подключен к вторым входам первого и второго элементов И.