JP5550844B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP5550844B2 JP5550844B2 JP2009081317A JP2009081317A JP5550844B2 JP 5550844 B2 JP5550844 B2 JP 5550844B2 JP 2009081317 A JP2009081317 A JP 2009081317A JP 2009081317 A JP2009081317 A JP 2009081317A JP 5550844 B2 JP5550844 B2 JP 5550844B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- substrate
- internal node
- well
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
従来のLCDは、液晶パネル50と、液晶パネル50を駆動するドライバ59により構成されている。液晶パネルは、例えば、スーパーツイストネマチック(Super-twisted nematic、以下「STN」という。)液晶を用い、画素毎に区切られた液晶セル53を有している。この液晶セル53は、複数の平行した電極により形成されたセグメント(例えば、SEG)線51と、SEG線51と直交する複数の平行した電極により形成されたコモン(例えば、COM)線52の交差点における画素を表示するものである。SEG線51及びCOM線52は、所定の電圧を印加することにより液晶セル53を駆動するものであり、この入力側は、ドライバ59に接続されている。
図2は、本発明の実施例1における半導体集積回路で構成されたLCD1を示めす概略の構成図である。
図1−1は、本発明の実施例1における半導体集積回路で構成されたLCD1の概略の回路図である。
図1−2は、図1−1の概略の断面図である。
図2における液晶パネル10は、走査データCD1〜CDmに基づく電圧をコモン電極12(12−1〜12−m)に印加し、表示データSD1〜SDnのデータに基づく電圧をセグメント電極11(11−1〜11−n)に印加する。セグメント電極11とコモン電極12との交差点にある液晶セル13は、印加されたセグメント電極11とコモン電極12の電圧により表示が制御される。
簡単にするため、コモン信号(例えば、COM)1〜3とし、セグメント信号(例えばSEG)1〜2として説明する。図3の横軸は時間軸であり、走査されたコモン電極12に対応して、COM1制御、COM2制御、及びCOM3制御と、順次、コモン電極12−1〜12−3を走査しているものとする。COM1〜3の走査は、コモン線の電圧を電圧V4又は電圧V1にすることにより行う。この選択されたコモン線に対して、SEG1〜2の電圧を選択することで液晶セル13の点灯/非点灯を制御する。一方、コモン線が電圧V3又は電圧V2のときは、液晶セル13を非点灯に制御するものである。例えば、COM1制御では、COM1が電圧V4になる。この時、SEG1〜2は、共に電圧V3であり、液晶セル13の両端に、電圧(V4−V3)が発生する。この電圧(V4−V3)は非点灯である。このため、COM1とSEG1〜2たが交差する液晶セル13は非点灯に制御される。
図1−1及び図1−2を参照しながらセグメントドライバ20に電磁妨害波EMIが侵入したときの動作説明する。
本実施例1によれば、次のような効果がある。
図4−1は、図1−1の変形例を示す回路図である。図4−2は、図4−1の概略の断面図である。
実施例1の半導体集積回路は、セグメント端子26と内部ノードN3とを接続する配線25を、数kΩ(3k〜6kΩ程度)のメタル層やポリシリコン層などにより形成されたものである。実施例1と同様に、セグメント端子26に入力される入射ノイズIW1を、ESD保護回路24により電源電圧VDD又は電源電圧VSSにクランプされない振幅まで減衰するように、配線抵抗42の抵抗値を設定する。これにより、内部ノードN3の電圧が、ESD保護回路24により電源電圧VDD又は電源電圧VSSに制限されることがなくなる。
本実施例1の変形例によれば、次のような効果がある。
図5−1は、本発明の実施例2の半導体集積回路で構成されたLCD1の回路図である。図5−2は、図5−1中のX部分を示す拡大平面図である。図5−3は、図5−2中のA1−A2断面図である。
N型ウエル40は、半導体基板21との間に寄生ダイオード43(=43a、43b…)が発生する。寄生ダイオード43は、半導体基板21にアノードを形成し、N型ウエル40にカソードを形成する。更に、半導体基板21がVSS端子に接続されているため、寄生ダイオード43によるクランプが発生する。そこで、吸出層45をN型ウエル40から離すことで、吸出層45から寄生ダイオード43までの抵抗44を増大させることができる。このため、寄生ダイオード43に流れる電流は減少して、寄生ダイオード43によるセグメント端子26における電圧のクランプは緩やかなものになる。
本実施例2によれば、次のような効果がある。
図6−1は、本発明の実施例3における半導体集積回路で構成したLCD1の回路図である。図6−2は、図6−1中のY部分を示す拡大平面図である。図6−3は、図6−2中のB1−B2断面図である。
実施例3は、実施例2におけるN型ウエル40に平行して容量電極47を設けたため、元々あるセグメント端子26と半導体基板21との間の容量46aの他、容量電極47と絶縁膜39を介して対抗する半導体基板21との間に容量46bが加わって、容量46を形成する。この容量46は、寄生ダイオード43に並列に形成されるため、電磁妨害波EMIにより発生する入射ノイズIW1が重畳されてN型ウエル40に入力されても、N型ウエル40近傍の半導体基板21の電圧を同相で変動させることになる。このため、寄生ダイオード43のカソード側の電圧が接地電圧VSSよりも下回っても、寄生ダイオード43のアノード側電圧も同時に接地電圧VSSよりも下回る。そのため、寄生ダイオード43によるクランプが起こり難くなる。
本実施例によれば、次の(a)及び(b)のような効果がある。
本発明は、上記実施例1〜3に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(A)〜(B)のようなものがある。
11,11−1〜11−n セグメント電極
12,12−1〜12−n コモン電極
13 液晶セル
20 セグメントドライバ
21,31 半導体基板
22,32 分圧回路
23,33 出力段回路
24,34 ESD保護回路
25 配線
26,26−1〜26−N セグメント端子
30 コモンドライバ
36,36−1〜36−N コモン端子
40 N型ウエル
41 Nウエル抵抗
41a,41b N型アクティブ層
42 配線抵抗
43a,43b 寄生ダイオード
44 抵抗
45 吸出層
46a,46b 容量
47 容量電極
Claims (5)
- 半導体素子が形成された基板と、
前記基板に形成され、所定の電圧を発生して内部ノードに供給する電圧発生回路と、
前記基板に形成され、前記内部ノードに電気的に接続された出力端子と、
前記基板に形成され、前記内部ノードに接続され、前記内部ノードに生じる過電圧を制限する電圧制限回路と、
一方の端部が前記内部ノードに接続され、他方の端部が前記出力端子に接続され且つ前記基板の導電型とは異なる導電型のウエルを含み、前記出力端子に侵入した電圧を減衰させる電圧減衰手段と、
前記ウエルとの間に抵抗を形成する、前記基板に所定の電位を与えるためのノードと、
を含み、
前記抵抗の大きさは、前記ウエルと前記ノードとの間の距離に応じて定まり、
前記ウエルと前記ノードとの間の距離は、前記ウエルと前記基板とによって形成される寄生ダイオードによる前記出力端子における電圧のクランプが緩やかになるように定められている
半導体集積回路。 - 前記ノードは、前記基板の前記ウエルから離間した位置に設けられ且つ前記基板と同一の導電型を有する半導体層を含む請求項1に記載の半導体集積回路。
- 半導体素子が形成された基板と、
前記基板に形成され、所定の電圧を発生して内部ノードに供給する電圧発生回路と、
前記基板に形成され、前記内部ノードに電気的に接続された出力端子と、
前記基板に形成され、前記内部ノードに接続され、前記内部ノードに生じる過電圧を制限する電圧制限回路と、
一方の端部が前記内部ノードに接続され、他方の端部が前記出力端子に接続され且つ前記基板の導電型とは異なる導電型のウエルを含み、前記出力端子に侵入した電圧を減衰させる電圧減衰手段と、
前記ウエルとの間に抵抗を形成する、前記基板に所定の電位を与えるためのノードと、
前記ウエルと前記基板とによって形成される寄生ダイオードに並列接続された容量と、
を含み、
前記容量は、
前記基板と、前記基板上に形成された絶縁膜と、前記絶縁膜上に形成された前記出力端子と、により形成される第1の容量と、
前記基板と、前記基板上に形成された絶縁膜と、前記絶縁膜上に形成され且つ前記出力端子に接続された容量電極と、により形成される第2の容量と、を含む
半導体集積回路。 - 前記容量電極は、前記ウエルに平行して延在している請求項3に記載の半導体集積回路。
- 前記出力端子は、表示パネルに接続される請求項1から請求項4のいずれか1項に記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009081317A JP5550844B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体集積回路 |
US12/724,716 US8749291B2 (en) | 2009-03-30 | 2010-03-16 | LCD driving circuit with ESD protection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009081317A JP5550844B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010232606A JP2010232606A (ja) | 2010-10-14 |
JP5550844B2 true JP5550844B2 (ja) | 2014-07-16 |
Family
ID=42783570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009081317A Active JP5550844B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8749291B2 (ja) |
JP (1) | JP5550844B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8654488B2 (en) * | 2010-07-12 | 2014-02-18 | Nxp B.V. | Secondary ESD circuit |
KR101728550B1 (ko) * | 2010-11-26 | 2017-04-19 | 엘지이노텍 주식회사 | 전자기간섭 노이즈 저감회로 |
KR20150089832A (ko) * | 2014-01-28 | 2015-08-05 | 삼성전자주식회사 | Esd 인가 시 스캔 데이터를 처리하는 장치 및 방법 |
JP6081385B2 (ja) | 2014-01-30 | 2017-02-15 | 株式会社東芝 | ドライバ回路、および、インピーダンス調整回路 |
EP3196599B1 (en) * | 2014-09-16 | 2019-06-19 | Hitachi Automotive Systems, Ltd. | Sensor device |
TWI626660B (zh) * | 2017-04-21 | 2018-06-11 | 瞻誠科技股份有限公司 | 記憶體裝置及其製作方法 |
JP7316034B2 (ja) * | 2018-11-14 | 2023-07-27 | ローム株式会社 | ドライバ回路 |
CN113192450B (zh) * | 2021-04-27 | 2023-10-31 | 京东方科技集团股份有限公司 | 一种显示装置以及使用方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4066918A (en) * | 1976-09-30 | 1978-01-03 | Rca Corporation | Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits |
NL8100242A (nl) * | 1981-01-20 | 1982-08-16 | Philips Nv | Overspanningsbeveiliging van een lijncircuit. |
JPS6037156A (ja) * | 1983-08-08 | 1985-02-26 | Nec Corp | 出力保護回路 |
US4990802A (en) * | 1988-11-22 | 1991-02-05 | At&T Bell Laboratories | ESD protection for output buffers |
JPH02297966A (ja) * | 1989-05-11 | 1990-12-10 | Fuji Electric Co Ltd | 集積回路装置の電界効果トランジスタ保護構造 |
JP2838836B2 (ja) * | 1990-04-26 | 1998-12-16 | 富士通株式会社 | 半導体集積回路及び半導体集積回路装置 |
JPH04239763A (ja) * | 1991-01-23 | 1992-08-27 | Nec Corp | 出力バッファ |
JPH04247654A (ja) * | 1991-02-04 | 1992-09-03 | Nissan Motor Co Ltd | 入出力保護回路 |
JPH05160341A (ja) * | 1991-12-11 | 1993-06-25 | Fuji Electric Co Ltd | 集積回路装置のノイズ除去用キャパシタ |
US5264723A (en) * | 1992-04-09 | 1993-11-23 | At&T Bell Laboratories | Integrated circuit with MOS capacitor for improved ESD protection |
JP2003257971A (ja) | 2002-02-27 | 2003-09-12 | Seiko Epson Corp | 半導体装置 |
JP4839736B2 (ja) * | 2005-06-30 | 2011-12-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US8395914B2 (en) * | 2007-05-10 | 2013-03-12 | Nxp B.V. | DC-to-DC converter comprising a reconfigurable capacitor unit |
US8855784B2 (en) * | 2009-12-31 | 2014-10-07 | Cardiac Pacemakers, Inc. | Implantable medical device including controllably isolated housing |
US8755886B2 (en) * | 2009-12-31 | 2014-06-17 | Cardiac Pacemakers, Inc. | Implantable device with bias for MRI |
US8946943B2 (en) * | 2011-07-27 | 2015-02-03 | Infineon Technologies Ag | High side switch |
US20130089199A1 (en) * | 2011-10-11 | 2013-04-11 | Zarlink Semiconductor (U.S.) Inc. | Communication System in a Package Formed on a Metal Microstructure |
-
2009
- 2009-03-30 JP JP2009081317A patent/JP5550844B2/ja active Active
-
2010
- 2010-03-16 US US12/724,716 patent/US8749291B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8749291B2 (en) | 2014-06-10 |
JP2010232606A (ja) | 2010-10-14 |
US20100245342A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5550844B2 (ja) | 半導体集積回路 | |
US11296125B2 (en) | Array substrate and display panel | |
KR101995714B1 (ko) | 표시장치 | |
CN100476912C (zh) | 半导体器件、显示装置以及电子设备 | |
US8159267B2 (en) | Semiconductor device, display device, and electronic device | |
US20130120334A1 (en) | Display driving device and display system with improved protection against electrostatic discharge | |
CN106448562A (zh) | 显示面板及显示设备 | |
US7545450B2 (en) | Display device comprising electrostatic discharge protection circuits, each circuit having one end connected to first and second conducting wires and another end connected to a corresponding signal line | |
US20080106835A1 (en) | Active device array substrate having electrostatic discharge protection capability | |
CN101350180A (zh) | 驱动设备、具有其的显示装置及驱动显示装置的方法 | |
CN112255847B (zh) | 一种显示模组、显示装置及显示模组的驱动方法 | |
CN110992861B (zh) | 显示面板以及显示装置 | |
WO2018068183A1 (en) | Display panel, display apparatus, and method of repairing a signal line thereof | |
US10872571B2 (en) | Display device | |
KR20010094921A (ko) | 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법 | |
CN111627976A (zh) | 有机发光显示装置 | |
CN100370352C (zh) | 图像显示装置 | |
KR102625979B1 (ko) | 정전기 방지 회로를 포함하는 터치형 표시패널 및 표시장치 | |
US20040027508A1 (en) | Liquid crystal display apparatus | |
CN107505788B (zh) | 触控显示装置 | |
US9261742B2 (en) | Display substrate, mother substrate for manufacturing the same and method of manufacturing the display substrate | |
CN112835217A (zh) | 显示装置及其驱动方法 | |
CN107808653B (zh) | 显示面板供电装置、制造方法、供电方法及显示装置 | |
US20090128469A1 (en) | Display Device and Electronic Device Provided with Same | |
CN113406830B (zh) | 一种阵列基板、液晶显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120323 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130708 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5550844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |